JP2580939B2 - Method of forming embedded metal wiring - Google Patents

Method of forming embedded metal wiring

Info

Publication number
JP2580939B2
JP2580939B2 JP4276866A JP27686692A JP2580939B2 JP 2580939 B2 JP2580939 B2 JP 2580939B2 JP 4276866 A JP4276866 A JP 4276866A JP 27686692 A JP27686692 A JP 27686692A JP 2580939 B2 JP2580939 B2 JP 2580939B2
Authority
JP
Japan
Prior art keywords
aqueous solution
groove
metal
polishing
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4276866A
Other languages
Japanese (ja)
Other versions
JPH06295892A (en
Inventor
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4276866A priority Critical patent/JP2580939B2/en
Publication of JPH06295892A publication Critical patent/JPH06295892A/en
Application granted granted Critical
Publication of JP2580939B2 publication Critical patent/JP2580939B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、ポリッシング方法及び
その方法を用いた埋め込み金属配線の形成方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polishing method and a method for forming a buried metal wiring using the polishing method.

【0002】[0002]

【従来の技術】近年、半導体集積回路を構成する半導体
素子の微細化により、それらを結ぶ金属配線の幅が0.
5μm以下になりつつある。従来一般的に行われてきた
金属配線の形成では、まずスパッタリング法あるいはC
VD法により絶縁膜表面に金属薄膜層を形成し、フォト
リソグラフィで形成したレジストパターンをマスクとし
て金属薄膜をドライエッチングする。しかる後、レジス
トマスクを除去する。
2. Description of the Related Art In recent years, due to the miniaturization of semiconductor elements constituting a semiconductor integrated circuit, the width of a metal wiring connecting them has been reduced to 0.1 mm.
It is becoming smaller than 5 μm. In the conventional formation of metal wiring, first, a sputtering method or C
A metal thin film layer is formed on the insulating film surface by the VD method, and the metal thin film is dry-etched using a resist pattern formed by photolithography as a mask. After that, the resist mask is removed.

【0003】しかしながら、この従来の金属配線形成工
程の問題点が配線幅の微小化に伴い顕在化してきた。ま
ず、ドライエッチング後の金属腐食(コロージョン)の
問題がある。例えば、Al膜配線を形成する場合、塩素
系ガスを用いてドライエッチングを行うが、ドライエッ
チング後Al配線側壁に吸着している塩素が空気中の水
分と反応して形成される塩酸により、Alの溶解および
再析出が生じる。この析出物を介して、微細ピッチで並
んでいるAl配線間がショートしてしまう。また、レジ
ストマスクの除去方法にも課題がある。Alのエッチン
グ後配線上に残るレジスト側面には、下地絶縁膜である
シリコン酸化膜表面の一部がスパッタリングされて飛ん
でくるシリコン酸化物とレジスト中の炭素等からなる側
壁堆積膜が存在する。配線上に残留するレジストが完全
に炭化水素化合物のみから構成される場合は、酸素プラ
ズマでAl配線に損傷を与えることなく除去することが
できる。しかしながら、シリコンを含む側壁堆積膜を除
去するには、酸素に塩素系ガス(例えば、CF4 )を加
えたプラズマガスで処理しなければならない。当然のこ
とながら、塩素を含むプラズマガスはAlおよびシリコ
ン酸化膜をもエッチングしてしまうため、Al配線の断
線や下地シリコン酸化膜厚の減少が生じてしまう。これ
らの課題は、配線幅がサブミクロン領域になるに従って
特に顕在化してきたものである。
[0003] However, the problem of the conventional metal wiring forming process has become apparent with the miniaturization of the wiring width. First, there is a problem of metal corrosion (corrosion) after dry etching. For example, when an Al film wiring is formed, dry etching is performed using a chlorine-based gas. After dry etching, chlorine adsorbed on the side wall of the Al wiring reacts with moisture in the air to generate Al. Dissolution and reprecipitation occurs. Short-circuiting occurs between the Al wirings arranged at a fine pitch via the precipitates. There is also a problem in a method for removing a resist mask. On the side surface of the resist remaining on the wiring after the etching of Al, there is a sidewall deposition film made of silicon oxide and carbon or the like in the resist, which is a part of the surface of the silicon oxide film which is a base insulating film and is sputtered off. When the resist remaining on the wiring is entirely composed of only a hydrocarbon compound, it can be removed by oxygen plasma without damaging the Al wiring. However, in order to remove the sidewall deposition film containing silicon, it is necessary to perform treatment with a plasma gas obtained by adding a chlorine-based gas (for example, CF 4 ) to oxygen. Naturally, the plasma gas containing chlorine also etches the Al and the silicon oxide film, so that the Al wiring is disconnected and the underlying silicon oxide film thickness is reduced. These problems have been particularly apparent as the wiring width has become submicron.

【0004】そこで、金属膜のドライエッチングを用い
ない、すなわちポリッシング技術を利用した配線形成方
法が提案されている。たとえば、ベイヤーらは(K.
D.Beyer,et.al.),米国特許第4944
836号において、溝パターン3の形成された絶縁膜2
に蒸着あるいはスパッタリング法により少なくとも溝パ
ターンよりも厚いAl膜5を形成し(図7(a))、溝
領域以外に形成されたAl膜をポリッシングにより除去
し、溝3がAlで埋め込まれた構造の配線層6を得たと
している(図7(b))。ここでは、通常の蒸着あるい
はスパッター法によりAl膜を形成しているため、ポリ
ッシング前のAl膜の表面形状は下地絶縁膜の形状を反
映して溝領域がくぼんでいる。にもかかわらず、アルミ
ナ粒子を添加した酸性水溶液(H2 SO4 ,HNO3
たはCH3 COOHの水溶液)を加工液としたポリッシ
ングで、溝領域にのみAlを残すことができるとしてい
る。同特許のなかでは、KOHからなるアルカリ水溶液
にコロイダルシリカ粒子を分散させたスラリーを加工液
として用いると、アルミよりも絶縁膜の加工速度が逆に
大きくなり、アルミ配線上に絶縁膜を選択的に除去でき
ると述べられている。すなわち、絶縁膜を加工のストッ
パーとしてAl膜を選択的に除去するには、固体粒子を
含む酸性水溶液である必要が述べられている。
Therefore, a wiring forming method that does not use dry etching of a metal film, that is, uses a polishing technique has been proposed. For example, Bayer et al.
D. Beyer, et. al. ), U.S. Pat.
No. 836, an insulating film 2 having a groove pattern 3 formed thereon.
An Al film 5 thicker than at least the groove pattern is formed by vapor deposition or sputtering (FIG. 7 (a)), the Al film formed outside the groove region is removed by polishing, and the groove 3 is filled with Al. (FIG. 7B). Here, since the Al film is formed by ordinary vapor deposition or sputtering, the surface shape of the Al film before polishing reflects the shape of the underlying insulating film, so that the groove region is depressed. Nevertheless, it is stated that Al can be left only in the groove region by polishing using an acidic aqueous solution (aqueous solution of H 2 SO 4 , HNO 3 or CH 3 COOH) to which alumina particles are added as a processing liquid. According to the patent, when a slurry in which colloidal silica particles are dispersed in an alkaline aqueous solution of KOH is used as a processing liquid, the processing speed of the insulating film is higher than that of aluminum, and the insulating film is selectively formed on the aluminum wiring. It is stated that it can be removed. That is, in order to selectively remove the Al film using the insulating film as a processing stopper, it is necessary to use an acidic aqueous solution containing solid particles.

【0005】ロエールらはブイ・エム・アイ・シー・コ
ンファレンス・プロシーディング(S.Roehl,e
t.al.,1992 VMIC Conf.,Pro
c.p22)において、微細溝パターンの埋め込みが可
能なコリメータスパッタ法によりアルミ5を埋め込み、
さらにブランケットCVD法によりタングステン15で
アルミ膜表面をカバーした後(図8(a))、ポリッシ
ングを行っている(図8(b))。コリメータスパッタ
法では、スパッタレートが著しく遅いため(約10分の
1程度)厚くAl膜を形成するには不向きであるが、ス
パッタリングされてくるAl粒子の直進性がよい。従っ
て溝パターンの側壁にはAlはほとんど堆積されず、
0.5μm以下の微細な溝埋め込みが達成されている。
この場合、溝内部のアルミ膜厚とその外部のアルミ膜厚
はほぼ等しくなり、この状態のままポリッシングすると
溝内アルミ表面に傷や腐食が発生するため、タングステ
ンの保護膜をアルミ上に形成したとしている。
[0005] Loerre et al., S. R. Ehl, e.
t. al. , 1992 VMIC Conf. , Pro
c. In p22), aluminum 5 is embedded by a collimator sputtering method capable of embedding a fine groove pattern,
Further, after the aluminum film surface is covered with tungsten 15 by blanket CVD (FIG. 8A), polishing is performed (FIG. 8B). The collimator sputtering method is not suitable for forming a thick Al film because the sputtering rate is extremely low (about 1/10), but the sputtered Al particles have good straightness. Therefore, Al is hardly deposited on the side wall of the groove pattern,
Fine groove filling of 0.5 μm or less has been achieved.
In this case, the aluminum film thickness inside the groove is almost equal to the aluminum film thickness outside the groove. If polishing is performed in this state, scratches and corrosion will occur on the aluminum surface inside the groove, so a tungsten protective film was formed on the aluminum. And

【0006】このように公知であるポリッシングを利用
する配線形成法では、まず研磨剤であるコロイダルシリ
カ粒子やアルミナ粒子等の固体成分が含まれている加工
液を用いていることが特徴である。
[0006] As described above, the known wiring forming method using polishing is characterized in that a processing liquid containing a solid component such as colloidal silica particles or alumina particles as an abrasive is used.

【0007】[0007]

【発明が解決しようとする課題】ところで、集積回路で
は配線層の多層化が進行し、第1層目の配線層形成後第
2あるいは第3の配線層を形成しなければならない。例
えば、Al配線形成のため埋め込みポリッシングを行っ
た後、少なくとも層間絶縁膜形成工程、フォトリソグラ
フィ工程およびドライエッチング工程等を行う必要があ
る。このため、金属埋め込みポリッシング後の表面に固
体粒子等が存在してはならない。たとえば、コロイダル
シリカ粒子等はアンモニア水と過酸化水素水からなる混
合液を用いた洗浄により除去できるが、アルミはこの混
合液に溶解するため金属埋め込みポリッシング後の洗浄
に用いることはできない。特に、従来のポリッシングの
加工液に添加されている粒径が0.1μm以下の固体粒
子は吸着力が強く、除去するのは容易ではない。
By the way, in an integrated circuit, the number of wiring layers has been increased and the second or third wiring layer must be formed after the formation of the first wiring layer. For example, it is necessary to perform at least an interlayer insulating film forming step, a photolithography step, a dry etching step, and the like after burying polishing for forming an Al wiring. For this reason, solid particles and the like must not be present on the surface after the metal embedding polishing. For example, colloidal silica particles and the like can be removed by washing using a mixed solution of ammonia water and hydrogen peroxide solution, but aluminum cannot be used for washing after metal embedding polishing because aluminum is dissolved in this mixed solution. In particular, solid particles having a particle size of 0.1 μm or less added to a processing liquid for conventional polishing have a strong adsorption power and are not easy to remove.

【0008】ポリッシング時における埋め込み金属配線
表面の傷等のダメージを避けるために、CVD法による
タングステンカバー膜を形成する方法は、金属膜形成工
程の増加による製造コストの上昇はさけられない。
The method of forming a tungsten cover film by the CVD method in order to avoid damage such as scratches on the surface of the buried metal wiring at the time of polishing cannot avoid an increase in manufacturing cost due to an increase in the number of metal film forming steps.

【0009】本発明の目的は、埋め込みポリッシング法
を用いる金属配線形成に関するものであり、ポリッシン
グ後の洗浄を容易にし、得られる埋め込み金属配線層の
膜厚低減を回避する方法を与えることにある。
It is an object of the present invention to provide a method for forming a metal wiring using a buried polishing method, and to provide a method for facilitating cleaning after polishing and avoiding a reduction in the thickness of the obtained buried metal wiring layer.

【0010】[0010]

【課題を解決するための手段】本発明は、溝の存在する
絶縁膜上に溝を埋め込むようにして形成された表面の平
坦な金属薄膜のうち、溝領域以外の前記金属薄膜を固体
粒子を含まず、かつアルカリ金属イオンを含まないよう
なアルカリ性水溶液と酸化剤水溶液とからなる研磨液を
用いて選択研磨することを特徴とする半導体集積回路の
埋込み金属配線の形成方法である
SUMMARY OF THE INVENTION According to the present invention, there is provided a semiconductor device having a groove.
A flat surface formed to fill the trench on the insulating film
Among the flat metal thin films, the metal thin film other than the groove region is solid
Free of particles and free of alkali metal ions
Polishing solution consisting of an alkaline aqueous solution and an oxidizing aqueous solution
Selective polishing using a semiconductor integrated circuit
This is a method for forming an embedded metal wiring .

【0011】[0011]

【実施例】【Example】

(実施例1)まず、本発明が実施されている、酸化剤水
溶液とアルカリ水溶液とを用いたアルミ膜のポリッシン
グ特性について述べる。
Embodiment 1 First, the polishing characteristics of an aluminum film using an oxidizing agent aqueous solution and an alkaline aqueous solution, in which the present invention is implemented, will be described.

【0012】ここでは、酸化剤水溶液として過酸化水素
水を用い、またアルカリ水溶液としてアミン類であるピ
ペラジン水溶液を用いた場合の実施例を示す。図9に実
験装置の概略図を示す。シリコン酸化膜上に1μmのA
l膜の形成されているシリコン基板16を、高純度溶融
シリカ製の回転する真空チャック17に保持し、回転研
磨定盤18に張られている研磨布(研磨パッド)19に
押し当て、第1の滴下チューブ20からアミン水溶液2
1として0.5wt%のピペラジン水溶液20ml/m
inを滴下し、さらに第2の滴下チューブ22から酸化
剤水溶液23として0〜1.2wt%の過酸化水素水を
10ml/min滴下しながら10分間ポリッシングし
た。加工圧力は0.28kg/cm2 とした。アルミの
シート抵抗の変化から加工量を求めたところ、過酸化水
素水を用いない場合、アルミの加工速度は約50オング
ストローム(以下Aとする)/min程度と小さかった
が、過酸化水素水の添加により増大することが確認され
た。例えば、0.6wt%の過酸化水素水が添加される
と、アルミの加工速度は250A/minに増加した。
なお、過酸化水素水のみではアルミは加工されなかっ
た。
Here, an embodiment in which a hydrogen peroxide solution is used as an oxidizing agent aqueous solution and a piperazine aqueous solution which is an amine is used as an alkaline aqueous solution will be described. FIG. 9 shows a schematic diagram of the experimental apparatus. 1 μm A on silicon oxide film
The silicon substrate 16 on which the l film is formed is held on a rotating vacuum chuck 17 made of high-purity fused silica, and is pressed against a polishing cloth (polishing pad) 19 stretched on a rotary polishing platen 18 to form a first substrate. Amine solution 2 from the dropping tube 20
20 ml / m of 0.5 wt% aqueous solution of piperazine as 1
The solution was polished for 10 minutes while dropping 0 to 1.2 wt% hydrogen peroxide solution as an oxidizing agent aqueous solution 23 from the second dropping tube 22 at a rate of 10 ml / min. The processing pressure was 0.28 kg / cm 2 . When the amount of processing was determined from the change in the sheet resistance of aluminum, the processing speed of aluminum was as low as about 50 angstroms (hereinafter referred to as A) / min when no hydrogen peroxide solution was used. It was confirmed that it increased with the addition. For example, when 0.6 wt% of a hydrogen peroxide solution was added, the processing speed of aluminum increased to 250 A / min.
In addition, aluminum was not processed only by the hydrogen peroxide solution.

【0013】そこで、過酸化水素水の添加量を一定とし
て、アルミの加工速度に及ぼすピペラジンの滴下濃度お
よびポリッシング圧力の影響を調べた(図1)。ここで
は、第1の滴下チューブ20から0〜2.0wt%のピ
ペラジン水溶液を20ml/minで滴下し、第2の滴
下チューブ22からは過酸化水素水濃度は0.6wt%
一定とし10ml/minで滴下した。また、図1には
アルミのウェットエッチング速度も比較のために示され
ている。アルミの加工速度はピペラジン濃度および加工
圧力の増加にともなって増加していることがわかる。な
お、いずれの加工条件においてもアルミの加工速度はウ
ェットエッチング速度よりも大きいことが確認された。
図2に、アルミのエッチング速度(Ve)に対するポリ
ッシング速度(Vp)の比(Vp/Ve)に及ぼす加工
圧力の影響を示す。加工圧力が増加するに従って、(V
p/Ve)が大きくなっていることがわかる。
[0013] The effects of the dropping concentration of piperazine and the polishing pressure on the processing speed of aluminum were investigated with the amount of hydrogen peroxide added constant (Fig. 1). Here, a piperazine aqueous solution of 0 to 2.0 wt% is dropped at 20 ml / min from the first drop tube 20, and the concentration of the hydrogen peroxide solution is 0.6 wt% from the second drop tube 22.
It was kept constant and dropped at 10 ml / min. FIG. 1 also shows the wet etching rate of aluminum for comparison. It can be seen that the processing speed of aluminum increases with the concentration of piperazine and the processing pressure. It was confirmed that the processing speed of aluminum was higher than the wet etching speed under any of the processing conditions.
FIG. 2 shows the effect of the processing pressure on the ratio (Vp / Ve) of the polishing rate (Vp) to the etching rate (Ve) of aluminum. As the processing pressure increases, (V
It can be seen that p / Ve) has increased.

【0014】以上述べた実験結果から、ピペラジンと過
酸化水素水溶液を用いるアルミのポリッシングは、水溶
液によるエッチング作用(化学的作用)とポリッシング
パッドによる機械的作用との複合作用で進行しているこ
とが示唆される。すなわち、まず酸化剤水溶液の作用に
よりアルミ表面に水酸化物あるいは酸化物が形成され、
この表面皮膜がパッドとの接触により機械的に除去され
ることにより、アルミのポリッシングが進行するものと
推定される。
From the experimental results described above, it can be seen that the polishing of aluminum using piperazine and an aqueous solution of hydrogen peroxide proceeds by a combined action of the etching action (chemical action) by the aqueous solution and the mechanical action by the polishing pad. It is suggested. That is, first, a hydroxide or oxide is formed on the aluminum surface by the action of the oxidizing agent aqueous solution,
It is presumed that the polishing of the aluminum proceeds because the surface film is mechanically removed by contact with the pad.

【0015】なお、図3に示すがごとく、酸化剤水溶液
とアミン水溶液を用いた場合、シリコン酸化膜のポリッ
シング速度は著しく遅く、アルミ:シリコン酸化膜の加
工速度比は100:1以上である。図4に、コンタクト
ホール(直径0.7μm)の形成されているシリコン酸
化膜上にリフロースパッタ法によりコンタクトホールを
埋め込みながら厚さ1μmのアルミを成膜し、酸化剤水
溶液とアミン水溶液からなる加工液でポリッシングする
ことにより得られたアルミプラグの表面および断面SE
M写真を示す。なお、リフロースパッタ法とは、基板温
度を400〜450°Cとして半溶融状態のアルミをコ
ンタクトホールに埋め込みながら成膜する方法である。
本発明によるアルミのポリッシングにより、表面に傷の
存在しないアルミプラグが得られていることがわかる。
また、酸化膜表面には、固体粒子の存在は認められな
い。ここに示したアルミプラグの形成方法は、下地第1
層目Cu配線と上層第2層目Cu配線の接続縦配線プラ
グにも利用される。
As shown in FIG. 3, when an oxidizing agent aqueous solution and an amine aqueous solution are used, the polishing speed of the silicon oxide film is extremely slow, and the processing speed ratio of the aluminum: silicon oxide film is 100: 1 or more. FIG. 4 shows a process of forming an aluminum film having a thickness of 1 μm on a silicon oxide film having a contact hole (0.7 μm in diameter) by reflow sputtering while embedding the contact hole, and forming an aqueous solution of an oxidizing agent and an aqueous solution of an amine. And cross-section SE of aluminum plug obtained by polishing with liquid
An M photograph is shown. The reflow sputtering method is a method of forming a film while filling a contact hole with semi-molten aluminum at a substrate temperature of 400 to 450 ° C.
It can be seen that aluminum plugs having no scratches on the surface were obtained by the polishing of aluminum according to the present invention.
No solid particles are found on the surface of the oxide film. The method of forming the aluminum plug shown here is based on the first base.
It is also used for connecting vertical wiring plugs between the Cu wiring of the upper layer and the Cu wiring of the upper second layer.

【0016】なお、本実施例では、アミン類に属するピ
ペラジン水溶液をアルカリ性水溶液として用いたが、p
Hが10以上であればピペラジン以外のアミン類を利用
してもよい。また、アンモニア水溶液を利用することも
できる。ただし、アルカリ金属の水酸化物、例えばKO
HやNaOHは、ポリッシング後酸化膜がアルカリ金属
イオンで汚染されるため好ましくない。酸化剤水溶液と
しては本実施例では過酸化水素水を用いたが、K3 Fe
(CN)6 等のシアン化物も用いることができる。
In this embodiment, the aqueous solution of piperazine belonging to the amines is used as the alkaline aqueous solution.
If H is 10 or more, amines other than piperazine may be used. Also, an aqueous ammonia solution can be used. However, hydroxides of alkali metals such as KO
For H and NaOH, the oxide film after polishing is an alkali metal
It is not preferable because it is contaminated with ions. It was used hydrogen peroxide solution in the present embodiment as an oxidizing agent solution, K 3 Fe
Cyanides such as (CN) 6 can also be used.

【0017】また、本発明による金属のポリッシング方
法では、アルカリ性水溶液中の酸化剤により金属表面が
酸化あるいは水酸化されれば、金属の加工が進行する。
したがって、Al、Al−Cu合金、銅、チタンおよび
タングステン等の配線材料も加工できることは自明であ
る。また、アルカリ性水溶液に溶解するTiNポリッシ
ングも可能である。また、本実施例では、酸化剤水溶液
とアルカリ性水溶液とを別々の滴下チューブで加えた
が、予め両者を混ぜ合わせた加工液を滴下しても同様の
結果が得られることも自明である。
In the metal polishing method according to the present invention, if the metal surface is oxidized or hydroxylated by the oxidizing agent in the alkaline aqueous solution, the metal processing proceeds.
Therefore, it is obvious that wiring materials such as Al, Al-Cu alloy, copper, titanium and tungsten can be processed. Also, TiN polishing that dissolves in an alkaline aqueous solution is possible. Further, in this embodiment, the oxidizing agent aqueous solution and the alkaline aqueous solution are added by separate dropping tubes, but it is obvious that the same result can be obtained by dropping a working liquid in which both are mixed in advance.

【0018】以上、本発明による固体成分を含ます、酸
化剤水溶液とアルカリ性水溶液を用いるポリッシングで
は、表面に機械的ダメージを与えることなくシリコン酸
化膜層への金属の埋め込みができ、またポリッシング後
の固体成分による基板表面汚染が回避されることが実証
された。
As described above, in the polishing using the oxidizing agent aqueous solution and the alkaline aqueous solution containing the solid component according to the present invention, the metal can be embedded in the silicon oxide film layer without causing any mechanical damage to the surface. It has been demonstrated that substrate surface contamination by solid components is avoided.

【0019】(実施例2)本発明の方法は、特に低抵抗
金属であるアルミ(2.6x10- 6 Ωcm)配線形成
に適用される。ここでは、まずトランジスタ(図示せ
ず)等の形成されているシリコン基板1上のシリコン酸
化膜2を成膜する。フォトリソグラフィーとドライエッ
チングとによりシリコン酸化膜2に溝3を形成し、コリ
メータスパッタ法によりバリアメタル層4としてTi/
TiNあるいはTi/TiN/Tiを、溝領域3を含む
シリコン酸化膜2全面に成膜する。さらに、必要に応じ
てCVD法により0.005〜0.05μmのシリコン
層(図示せず)を形成した後、基板温度を400〜45
0°Cとしたリフロースパッタ法により半溶融状態のア
ルミ5が溝3を埋め込むように成膜される。
The process of the Example 2 invention, particularly aluminum is a low-resistance metal - is applied (2.6 x 10 6 [Omega] cm) wiring formed. Here, first, a silicon oxide film 2 is formed on a silicon substrate 1 on which a transistor (not shown) and the like are formed. A groove 3 is formed in the silicon oxide film 2 by photolithography and dry etching, and Ti / Ti is formed as a barrier metal layer 4 by a collimator sputtering method.
TiN or Ti / TiN / Ti is formed on the entire surface of the silicon oxide film 2 including the groove region 3. Further, if necessary, a silicon layer (not shown) of 0.005 to 0.05 μm is formed by a CVD method, and then the substrate temperature is set to 400 to 45 μm.
A semi-molten aluminum 5 is formed to fill the groove 3 by a reflow sputtering method at 0 ° C.

【0020】このようなアルミ膜5の形成されたシリコ
ン基板1を、過酸化水素水とアミン水溶液からなる加工
液を滴下しながらポリッシングする。この加工液を用い
るとシリコン酸化膜2をポリッシングのストッパーとし
てアルミ5およびバリアメタル4を除去することができ
る。すなわち、シリコン酸化膜表面上7のアルミおよび
バリアメタル4が完全に除去された時点でポリッシング
を終了すると、側面および底面がバリアメタル4で覆わ
れたアルミの埋め込み配線6が得られる。ここで用いた
加工液には、コロイダルシリカやアルミナ等の粒子が含
まれていないため、ポリッシング後の加工面に固体粒子
の吸着による汚染がない。また、アルミ表面と固体粒子
との接触により生じるキズが生じることはない。
The silicon substrate 1 on which the aluminum film 5 is formed is polished while dropping a processing liquid composed of a hydrogen peroxide solution and an aqueous amine solution. When this processing liquid is used, the aluminum 5 and the barrier metal 4 can be removed using the silicon oxide film 2 as a polishing stopper. That is, when the polishing is completed when the aluminum and the barrier metal 4 on the surface 7 of the silicon oxide film are completely removed, an embedded wiring 6 of aluminum whose side and bottom surfaces are covered with the barrier metal 4 is obtained. Since the processing liquid used here does not contain particles such as colloidal silica and alumina, there is no contamination due to adsorption of solid particles on the processed surface after polishing. In addition, no scratches are generated due to the contact between the aluminum surface and the solid particles.

【0021】(実施例3)図6に、本発明によるコンタ
クトホール埋め込みと溝配線埋め込みとを同時に行う場
合の実施例を示す。まず、素子分離酸化膜8で分離され
たn+ 領域の存在するp- 基板1上に、シリコン酸化膜
を形成し(図示せず)、さらにBPSG膜9を形成す
る。再びシリコン酸化膜2を形成した後、マスクアルミ
層10を成長する(図6(a))。フォトリソグラフィ
ーおよびドライエッチングにより、配線層埋め込み用の
溝3をシリコン酸化膜2に形成する(図6(b))。こ
こで、シリコン酸化膜2のドライエッチングの際に、エ
ッチングガス中のリン成分をモニタして下地BPSG層
9が現れた時点でエッチングを終了させることもでき
る。しかる後、レジスト11に前記した溝3の幅よりも
径の大きいコンタクトホールパターン12を形成する。
肝要なことは、フッ素系ガスを用いて下地BPSG膜9
をエッチングすることである。アルミはフッ素系ガスに
エッチングされないため、レジストパターンは溝3より
も大きいにもかかわらず、溝配線と同じ径のコンタクト
ホール13が形成される(図6(c))。Ti/TiN
/Tiのバリアメタル4をスパッタリング法により形成
した後、溝配線形成領域とコンタクトホール形成領域と
を同時にリフロースパッタ法でアルミ5を埋め込む(図
6(d))。しかる後、酸化剤水溶液とアルカリ性水溶
液を用いて、シリコン酸化膜2上のリフロースパッタア
ルミ5、バリアメタル4およびマスクアルミ10をポリ
ッシングにより除去する(図6(e))。この一連の工
程により、n+ シリコン領域とのコンタクト部を有する
埋め込み配線14が形成される。
(Embodiment 3) FIG. 6 shows an embodiment in which filling of a contact hole and filling of a trench wiring according to the present invention are performed simultaneously. First, a silicon oxide film (not shown) is formed on the p substrate 1 where the n + region separated by the element isolation oxide film 8 exists, and then a BPSG film 9 is formed. After forming the silicon oxide film 2 again, the mask aluminum layer 10 is grown (FIG. 6A). A trench 3 for embedding a wiring layer is formed in the silicon oxide film 2 by photolithography and dry etching (FIG. 6B). Here, at the time of dry etching of the silicon oxide film 2, the phosphorus component in the etching gas may be monitored to terminate the etching when the base BPSG layer 9 appears. Thereafter, a contact hole pattern 12 having a diameter larger than the width of the groove 3 is formed in the resist 11.
It is important that the base BPSG film 9 is formed using a fluorine-based gas.
Is to etch. Since the aluminum is not etched by the fluorine-based gas, a contact hole 13 having the same diameter as the groove wiring is formed even though the resist pattern is larger than the groove 3 (FIG. 6C). Ti / TiN
After the / Ti barrier metal 4 is formed by the sputtering method, aluminum 5 is buried in the groove wiring forming region and the contact hole forming region at the same time by the reflow sputtering method (FIG. 6D). Thereafter, the reflow sputtered aluminum 5, barrier metal 4 and mask aluminum 10 on the silicon oxide film 2 are removed by polishing using an oxidizing agent aqueous solution and an alkaline aqueous solution (FIG. 6E). Through this series of steps, embedded wiring 14 having a contact portion with the n + silicon region is formed.

【0022】ここでは、n+ 型シリコン領域との接続を
含む埋め込み配線形成について示したが、p+ 型シリコ
ン領域との接続を含む埋め込み配線形成に用いことは
自明である。また上述したn+ 型シリコン領域を第1ア
ルミ配線形成領域と考え、コンタクトホールをビアホー
ルと置き換えれば、容易に第1アルミ配線層との接続を
含む第2層埋め込みアルミ配線形成に用いことも自明
である。
[0022] Here, shown for embedded wirings formed including connections with n + -type silicon region, it is obvious that Ru used for buried wiring forming including the connection with the p + -type silicon region. Also the above-mentioned n + -type silicon region considered first aluminum wiring formation region, it is replaced by contact holes and via holes, readily be Ru used for the second layer buried aluminum wiring formed including the connection between the first aluminum wiring layer It is obvious.

【0023】また、本実施例では、酸化膜2に溝を形成
するためのマスクとしてアルミを用いたが(図6
(b))、シリコン酸化膜との選択性があれば良く、例
えばポリシリコン膜でもよい。さらに、ここでは層間絶
縁膜BPSG膜9とシリコン酸化膜2から構成される多
層膜としたが、溝3形成時のドライエッチングに終点検
出を必要としない場合は、シリコン酸化膜2単層であっ
ても構わないことも自明である。
In this embodiment, aluminum is used as a mask for forming a groove in oxide film 2 (FIG. 6).
(B), it is only necessary to have selectivity with the silicon oxide film, and for example, a polysilicon film may be used. Further, here, a multilayer film composed of the interlayer insulating film BPSG film 9 and the silicon oxide film 2 is used. However, when the end point detection is not required for dry etching when forming the groove 3, the silicon oxide film 2 is a single layer. It is obvious that you can do it.

【0024】[0024]

【発明の効果】以上示したように、本発明による半導体
装置の製造方法では、溝の存在する酸化膜上に形成され
た金属薄膜を、固体成分を含まず、酸化剤水溶液とアル
カリ性水溶液を用いてポリッシングし、溝内に金属が埋
め込まれた構造の配線を得ている。加工液に固体粒子が
含まれていないため、ポリッシング中に金属表面に傷等
のダメージが生じることはない。このため、埋め込み金
属配線層表面にタングステン等の高硬度キャップ膜を形
成する工程を必要としない。また、ポリッシング後基板
が固体粒子で汚染されることはない。このため、ポリッ
シング後の基板洗浄工程を簡略化することができる。
As described above, in the method of manufacturing a semiconductor device according to the present invention, a metal thin film formed on an oxide film having a groove is formed by using an oxidizing agent aqueous solution and an alkaline aqueous solution without containing a solid component. To obtain wiring with a structure in which metal is buried in the trench. Since no solid particles are contained in the working fluid, damage such as scratches does not occur on the metal surface during polishing. Therefore, a step of forming a high-hardness cap film such as tungsten on the surface of the buried metal wiring layer is not required. Further, the substrate is not contaminated with the solid particles after the polishing. Therefore, the substrate cleaning step after the polishing can be simplified.

【0025】以上、本発明による製造方法を用いること
により、極微細の金属配線形成に有利なポリッシングに
よる埋め込み金属配線構造を、低コストで容易に得るこ
とが可能となる。
As described above, by using the manufacturing method according to the present invention, it is possible to easily obtain a buried metal wiring structure by polishing which is advantageous for forming an extremely fine metal wiring at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるポリッシングにおいて、アルミの
加工速度に及ぼすピペラジン濃度と加工圧力の関係を示
す図である。
FIG. 1 is a diagram showing the relationship between piperazine concentration and processing pressure on the processing speed of aluminum in polishing according to the present invention.

【図2】本発明によるポリッシングにおいて、アルミの
ポリッシング速度とウェットエッチング速度との比(V
p/Ve)に及ぼす加工圧力の影響を示す図である。
FIG. 2 shows the ratio (V) between the polishing rate of aluminum and the wet etching rate in polishing according to the present invention.
It is a figure which shows the influence of the working pressure on p / Ve).

【図3】本発明によるポリッシングにおいて、アルミと
シリコン酸化膜の加工速度の比較を示す図である。
FIG. 3 is a diagram showing a comparison of processing speeds of aluminum and a silicon oxide film in polishing according to the present invention.

【図4】本発明によるアルミのポリッシングを施した後
基板上に形成された微細パターンを表している表面及び
断面電子顕微鏡写真である。
FIG. 4 is a surface and cross-sectional electron micrograph showing a fine pattern formed on a substrate after polishing of aluminum according to the present invention.

【図5】本発明による埋め込み配線形成工程を説明する
断面工程図である。
FIG. 5 is a sectional process view illustrating a buried wiring forming step according to the present invention.

【図6】本発明による埋め込みコンタクトおよび埋め込
み配線同時形成工程を説明する断面工程図である。
FIG. 6 is a cross-sectional process diagram illustrating a process of simultaneously forming a buried contact and a buried wiring according to the present invention.

【図7】従来のポリッシング方法による埋め込み配線形
成を説明する断面工程図である。
FIG. 7 is a sectional process view for explaining the formation of a buried wiring by a conventional polishing method.

【図8】従来のポリッシング方法による埋め込み配線形
成を説明する断面工程図である。
FIG. 8 is a sectional process view for explaining the formation of a buried wiring by a conventional polishing method.

【図9】FIG. 9 本発明で用いるポリッシング装置を示す図であFIG. 2 is a diagram showing a polishing apparatus used in the present invention.
る。You.

【符号の説明】[Explanation of symbols]

1 シリコン基板 2 シリコン酸化膜 3 溝領域 4 バリアメタル 5 アルミ 6 埋め込みアルミ配線 7 シリコン酸化膜表面 8 素子分離酸化膜 9 ボロン燐ガラス 10 マスクアルミ 11 レジスト 12 レジストのコンタクトホールパターン 13 ボロン燐ガラス層に形成されたコンタクトホール 14 コンタクトホールを有する埋め込みアルミ配線 15 ブランケットCVD法によるタングステン膜 16 アルミ膜形成6インチシリコン基板 17 石英製真空チャック 18 研磨定盤 19 研磨パッド 20 第1の滴下チューブ 21 アルカリ性水溶液 22 第2の滴下チューブ 23 酸化剤水溶液 DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Silicon oxide film 3 Groove area 4 Barrier metal 5 Aluminum 6 Embedded aluminum wiring 7 Silicon oxide film surface 8 Element isolation oxide film 9 Boron phosphorus glass 10 Mask aluminum 11 Resist 12 Resist contact hole pattern 13 Boron phosphorus glass layer Formed contact hole 14 Embedded aluminum wiring having contact hole 15 Tungsten film by blanket CVD 16 Aluminum film formed 6 inch silicon substrate 17 Quartz vacuum chuck 18 Polishing platen 19 Polishing pad 20 First drip tube 21 Alkaline aqueous solution 22 Second dripping tube 23 Oxidizing agent aqueous solution

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−85445(JP,A) 特開 平3−131025(JP,A) 特開 平2−275629(JP,A) 特開 平4−259221(JP,A) 特開 平1−87157(JP,A) 特開 平3−121186(JP,A) 特開 平4−101418(JP,A) 特開 平4−45530(JP,A) 特開 昭63−180465(JP,A) 特開 昭63−180467(JP,A) 特開 昭63−267159(JP,A) 特開 平1−20966(JP,A) 特開 昭63−84872(JP,A) 特開 平4−179225(JP,A) 特開 平4−63427(JP,A) 特開 平4−123432(JP,A) 特開 昭54−157079(JP,A) 特開 平4−144113(JP,A) 特開 平5−226203(JP,A) PROC.VMIC,1992,P.22− 28(1992ISMIC−101/92/0022) IEDM,92−305〜308 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-62-85445 (JP, A) JP-A-3-13125 (JP, A) JP-A-2-275629 (JP, A) JP-A-4- 259221 (JP, A) JP-A-1-87157 (JP, A) JP-A-3-121186 (JP, A) JP-A-4-101418 (JP, A) JP-A-4-45530 (JP, A) JP-A-63-180465 (JP, A) JP-A-63-180467 (JP, A) JP-A-63-267159 (JP, A) JP-A-1-20966 (JP, A) JP-A-63-84872 (JP, A) JP-A-4-179225 (JP, A) JP-A-4-63427 (JP, A) JP-A-4-123432 (JP, A) JP-A-54-157079 (JP, A) JP-A-4-144113 (JP, A) JP-A-5-226203 (JP, A) PROC. VMIC, 1992, p. 22-28 (1992 ISMIC-101 / 92/0022) IEDM, 92-305 to 308

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】溝の存在する絶縁膜上に溝を埋め込むよう
にして形成された表面の平坦な金属薄膜のうち、溝領域
以外の前記金属薄膜を固体粒子を含まず、かつアルカリ
金属イオンを含まないようなアルカリ性水溶液と酸化剤
水溶液とからなる研磨液を用いて選択研磨することを特
徴とする半導体集積回路の埋込み金属配線の形成方法。
1. A groove is buried on an insulating film having the groove.
Among flat metal thin film formed surface in the, the metal thin film other than the trench regions free of solid particles and alkali
Alkaline aqueous solution and oxidizing agent that do not contain metal ions
A method for forming a buried metal wiring of a semiconductor integrated circuit, characterized by selectively polishing using a polishing liquid comprising an aqueous solution .
【請求項2】(2) 前記アルカリ性水溶液と酸化剤水溶液を各Each of the alkaline aqueous solution and the oxidizing agent aqueous solution
々研磨布上に滴下することでアルカリ性水溶液と酸化剤Alkaline aqueous solution and oxidizing agent
水溶液と混合して研磨液とすることを特徴とする請求項Claims: A polishing liquid by mixing with an aqueous solution.
1記載の金属配線の形成方法。2. The method for forming a metal wiring according to 1.
【請求項3】(3) 前記金属薄膜が、リフロースパッタ法で前The metal thin film is formed by a reflow sputtering method.
記溝部を埋め込むようにして成長したものであることをThat it was grown by filling the groove
特徴とする請求項1もしくは2に記載の金属配線の形成3. The formation of the metal wiring according to claim 1 or 2,
方法。Method.
【請求項4】(4) 溝の存在する絶縁膜上にリフロースパッタReflow sputtering on insulating film with grooves
法で前記溝を埋め込むようにして金属膜を形成する工程Forming a metal film so as to fill the groove by a method
と、前記溝領域以外の前記金属薄膜を選択研磨して除去And selectively polishing and removing the metal thin film other than the groove region
することを特徴とする金属配線の形成方法。Forming a metal wiring.
【請求項5】(5) 基板温度を400〜450℃としてリフロReflow by setting the substrate temperature to 400 to 450 ° C
ースパッタ法を行うことを特徴とする特徴とする請求項Claims characterized by performing a sputtering method
3、4のいずれかに記載の金属配線の形成方法。3. The method for forming a metal wiring according to any one of items 3 and 4.
【請求項6】6. 前記溝部として、配線用の溝部とホール用As the groove, a groove for wiring and a hole for hole
の溝部とが形成されており、両溝部が一括して埋め込まGrooves are formed, and both grooves are buried at once
れ、かつ両溝部位外の前記金属薄膜を選択研磨することAnd selectively polishing the metal thin film outside both groove portions
によって配線を形成するのと同時にホールを形成するこHoles at the same time as wiring
とを特徴とする請求項1〜5のいずれかに記載の金属配The metal distribution according to any one of claims 1 to 5,
線の形成方法。The method of forming the line.
JP4276866A 1992-10-15 1992-10-15 Method of forming embedded metal wiring Expired - Lifetime JP2580939B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4276866A JP2580939B2 (en) 1992-10-15 1992-10-15 Method of forming embedded metal wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4276866A JP2580939B2 (en) 1992-10-15 1992-10-15 Method of forming embedded metal wiring

Publications (2)

Publication Number Publication Date
JPH06295892A JPH06295892A (en) 1994-10-21
JP2580939B2 true JP2580939B2 (en) 1997-02-12

Family

ID=17575509

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4276866A Expired - Lifetime JP2580939B2 (en) 1992-10-15 1992-10-15 Method of forming embedded metal wiring

Country Status (1)

Country Link
JP (1) JP2580939B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233374A (en) * 1997-02-19 1998-09-02 Hitachi Ltd Method and system for manufacturing semiconductor devices
JP3371775B2 (en) 1997-10-31 2003-01-27 株式会社日立製作所 Polishing method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285445A (en) * 1985-10-09 1987-04-18 Fujitsu Ltd Manufacture of semiconductor device
JP2873310B2 (en) * 1989-04-17 1999-03-24 住友金属工業株式会社 Polishing method for semiconductor wafer
JPH03131025A (en) * 1989-10-17 1991-06-04 Nippon Mining Co Ltd Mirror surface abrasion liquid of cdte wafer and mirror surface abrasion
JPH04259221A (en) * 1991-02-14 1992-09-14 Toshiba Corp Washing solution

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEDM,92−305〜308
PROC.VMIC,1992,P.22−28(1992ISMIC−101/92/0022)

Also Published As

Publication number Publication date
JPH06295892A (en) 1994-10-21

Similar Documents

Publication Publication Date Title
JP3076244B2 (en) Polishing method of multilayer wiring
USRE37786E1 (en) Copper-based metal polishing solution and method for manufacturing semiconductor device
JP2002367972A (en) Manufacturing method of semiconductor device
JPH0745616A (en) Manufacture of semiconductor device
JP3172008B2 (en) Method for manufacturing semiconductor device
US20060261041A1 (en) Method for manufacturing metal line contact plug of semiconductor device
JP4803625B2 (en) Manufacturing method of semiconductor device
US6864177B2 (en) Method for manufacturing metal line contact plug of semiconductor device
JPH09148431A (en) Manufacture of semiconductor device
JP2580939B2 (en) Method of forming embedded metal wiring
KR100338272B1 (en) Method for forming embedded metal wiring
JP2000012543A (en) Manufacture of semiconductor integrated circuit device
US20010051597A1 (en) Cleaning solution for use in metal residue removal and a semiconductor device manufacturing method for executing cleaning by using the cleaning solution after cmp
JP3955529B2 (en) Method for removing a mask layer from a semiconductor substrate
JP3521200B2 (en) Wiring structure and method of forming the same
JP2004022855A (en) Process for producing semiconductor device
JPH0963996A (en) Method of polishing silicon wafer
US5633207A (en) Method of forming a wiring layer for a semiconductor device
KR20000044630A (en) Forming method of polysilicon plug for semiconductor device
US6136510A (en) Doubled-sided wafer scrubbing for improved photolithography
JP2953566B2 (en) Wafer abrasive and method for manufacturing semiconductor device using the same
JP2004149667A (en) Polishing solution and and method of polishing metal using the same
JP2001257188A (en) Method of manufacturing semiconductor integrated circuit device
KR100732308B1 (en) Method for chemical mechanical polishing of semiconductor device
JP3887737B2 (en) Wiring formation method

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121121

Year of fee payment: 16

EXPY Cancellation because of completion of term