JP2579495B2 - 半導体搭載用基板 - Google Patents

半導体搭載用基板

Info

Publication number
JP2579495B2
JP2579495B2 JP62217233A JP21723387A JP2579495B2 JP 2579495 B2 JP2579495 B2 JP 2579495B2 JP 62217233 A JP62217233 A JP 62217233A JP 21723387 A JP21723387 A JP 21723387A JP 2579495 B2 JP2579495 B2 JP 2579495B2
Authority
JP
Japan
Prior art keywords
conductor
semiconductor mounting
conductor pin
hole
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62217233A
Other languages
English (en)
Other versions
JPS6459948A (en
Inventor
隆和 石川
雅徳 川出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP62217233A priority Critical patent/JP2579495B2/ja
Publication of JPS6459948A publication Critical patent/JPS6459948A/ja
Application granted granted Critical
Publication of JP2579495B2 publication Critical patent/JP2579495B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/306Assembling printed circuits with electric components, e.g. with resistors with lead-in-hole components
    • H05K3/308Adaptations of leads

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、各種の所謂半導体素子、或いはチップ部品
を搭載するために用いられる半導体搭載用基板に関する
ものである。
(従来の技術) 一般に導体ピンを有する半導体搭載用基板としては、
ピングリッドアレイ型半導体搭載用基板等があり、セラ
ミック基板を基材として用いている。しかしながら、基
材としてセラミック基板を用いる半導体搭載用基板は、
セラミック基板自身高価であり、耐衝撃性、曲げ性に劣
るという問題点を有していた。そこで、基材のセラミッ
ク基板に代わるものとして、安価なプラスチック性のプ
リント配線板を用いたピングリッドアレイ型半導体搭載
用基板が開発されている。
この半導体搭載用基板には、半導体素子搭載部と導体
回路とスルーホールが形成されており、更にこのスルー
ホールに嵌合された導体ピンが設けられている。また、
この半導体搭載用基板に搭載される半導体素子は搭載部
に実装後、ワイヤーボンディング等により導体回路に結
線される。従って、半導体素子からの電気信号は、基板
部とスルーホールに嵌合された導体ピンにより、効率よ
く外部へ出力されなければならない。更に、この導体ピ
ンは、外部接続端子として、マザーボードに形成された
実装用スルーホールに固定されることにより、半導体搭
載用基板とマザーボードに形成された回路とを電気的に
接続する。
一方、導体ピンは外部出力端子として実装時の信頼性
が高くなければならないために、半導体搭載用基板との
充分な接合強度を必要とし、かつ半導体搭載用基板のス
ルーホールと導体ピンの嵌合部は、電気的にも確実に接
合されていなければならない。従って、導体ピンと基板
のスルーホールの嵌合部を強固にするためには、まず、
導体ピンは第1図に示す様に、断面が円形状である金属
線の一部に、金属線の直径より大きい鍔を有し、さらに
前記金属線の少なくとも一部を金属線の直径方向に圧力
を加えて前記金属線を潰し、金属線の円形断面の直径よ
り幅の広い扁平部を有している。また半導体搭載用基板
の所望の位置に形成されたスルーホールは、前記導体ピ
ンの扁平部の幅より小さくしておき、前記導体ピンを前
記スルーホールに嵌入された状態で固着されている。
(発明が解決しようとする問題点) しかしながら、前記形状の導体ピンを、半導体搭載用
基板のスルーホールに嵌入した場合、次のような問題が
あった。
半導体搭載用基板のスルーホールは、N/C穴明け機を
使いドリルを用いて形成されるが、穴明け時におけるド
リルの曲がり及び穴明け機の持つ誤差のため、スルーホ
ールの位置ズレが生じる。そのため、半導体搭載用基板
のスルーホールに対して導体ピンの嵌入位置がずれ、第
6図で示したように、導体ピンが完全に嵌入されず浮い
た状態となり、その結果導体ピンの引抜き強度が十分で
なく、品質的に非常に不満足であった。また、導体ピン
の浮きをなくすべく、嵌入時のプレス圧力を上げた場
合、基板及びスルーホールが破損し、信頼性が低くなっ
てしまうという欠点があった。そこで、本発明は以上の
ような問題点を解決すべくなされたもので、その目的と
するところは、導体ピンに形状を工夫することによっ
て、半導体搭載用基板のスルーホールに対する固定が確
実に行えるとともに、これによって基板及びスルーホー
ルの破損を防止した信頼性の高い半導体搭載用基板を提
供することにある。
(問題点を解決するための手段) 上記のような問題点を解決するために本発明が採った
手段は、 導体ピンを有する樹脂素材から成るプリント配線板に
おいて、導体ピンは断面が円形状である金属線の一部
に、金属線の直径より大きい鍔を有し、また、前記金属
線の少なくとも一部を金属線の直径方向に圧力を加えて
前記金属線を潰し、前記鍔の上部に位置する先端部に
は、先端に向けて先細状であって中間部が金属線の円形
断面の直径より幅の広い扁平部を形成し、かつ前記扁平
部と前記鍔との間の少なくとも一部にテーパーを有して
おり、この導体ピンが、前記プリント配線板の所望の位
置に形成された、前記導体ピンの扁平部の幅より小さい
直径のスルーホールに嵌入された状態で固着されたこと
を特徴とする半導体搭載用基板である。
次に本発明の半導体搭載用基板を図面に基づいて詳細
に説明する。
本発明の半導体搭載用基板を第1図の斜視図に示す。
第1図において示した半導体搭載用基板はピングリッド
アレイ基板であり、この第1図において、符号(1)は
樹脂素材から成るプリント配線板であり、例えばガラス
エポキシ基板、紙フェノール基板、紙エポキシ基板、ガ
ラスポリイミド基板、ガラス変性トリアジン基板などを
用いる。符号(2)はプリント配線板表面に形成された
回路であり常法により形成される。また、符号(3)は
前記回路と接続するスルーホールであり、符号(4)は
半導体素子を搭載する部分を示し、ザグリ加工により凹
部が形成されている場合がある。符号(5)は、前記ス
ルーホールに嵌入固着された入出力用の導体ピンであ
る。第2図は本発明の半導体搭載用基板に用いられた導
体ピンの側面図であり、導体ピンの一部にテーパーが形
成されている。(イ)は扁平部に対して垂直方向から見
た側面図であり、(ロ)は(イ)の状態から導体ピンを
90°回転させた時の側面図である。(ハ)及び(ニ)
は、2つの鍔を有する導体ピンの側面図である。第2図
において、符号(6)は鍔であり、この鍔は導体ピンを
プリント配線板のスルーホールに挿入する際の位置合せ
や係止めの役割りを果たすものである。また、符号
(7)は前記鍔の近傍に形成された金属線の直径より幅
の広い扁平部であり、符号(8)は前記扁平部と前記鍔
との間に形成されたテーパー部を示す。符号(9)及び
(10)は、導体ピンの先細状の上端部及び下端部であ
る。第3図(ロ)及び(ハ)は、第2図の導体ピンがプ
リント配線板のスルーホールに嵌入された状態の縦断面
図である。D1はプリント配線板のスルーホール直径より
も大きい。これらの導体ピンは金属線から加工されるも
のであり、金属線の材質としては、鉄・鉄系合金・銅・
銅系合金などが好ましい。例えば42アロイ、コバール、
りん青銅などがある。金属線から加工された導体ピン表
面には、金、銀、スズ、半田などの金属メッキを施すこ
とにより金属線の腐食を防止することが可能である。特
に半田メッキ層は、表面硬度が小さいため導体ピンをプ
リント配線板のスルーホールへ挿入する場合の損傷を著
しく減少させる効果がある。
次に本発明の半導体搭載用基板における導体ピンの固
着について説明する。第3図(イ)は導体ピンを基板の
スルーホール内に挿入する前の状態における該基板の縦
断面図である。この図面において符号(11)はプリント
配線板に設けられたスルーホールであり、この直径D2
は、導体ピンの扁平部D1よりも小さい。前記スルーホー
ル(11)に導体ピンを矢印(12)の方向から加圧挿入す
る。また逆に導体ピンに、基板から加圧挿入してもよ
い。第3図(ロ)、(ハ)はスルーホールに導体ピンを
加圧挿入した後の状態を示した該基板の縦断面図であ
る。この図面においてスルーホールの一部が導体ピンの
扁平部に沿ってふくらんだ状態に拡大変形し、スルーホ
ール壁面に導体ピンの扁平部が完全密着して強固に装着
されており、スルーホールと導体ピンは確実に導通可能
となる。第3図(ロ)、(ハ)、第5図(イ)、(ロ)
はそれぞれ第2図(イ)、(ロ)に示す導体ピン及び第
4図に示す導体ピンをスルーホールに加圧挿入した後の
それぞれの縦断面図である。従来までの導体ピンは、第
4図(ロ)に示す様に扁平部と鍔部との間に突出部(1
3)が生じる。第6図に示す様に、スルーホールと導体
ピンの位置がずれた状態で導体ピンをスルーホールに加
圧挿入する場合、スルーホールの肩部に前記突出部が当
り、導体ピンの挿入が不完全となる。その結果、導体ピ
ンの引抜き強度が不十分となる。また、導体ピンの挿入
力が強い場合、基材及びスルーホールの破損が生じると
いう欠点を有していた。しかし、本発明の導体ピンは、
第2図に示す様に扁平部と鍔部との間にテーパーを有し
ており、第7図に示す様に導体ピンをスルーホールに加
圧挿入する時、スルーホールと導体ピンの位置ズレが生
じても、導体ピン自身による修正が行われ(矢印(1
4))、導体ピンがスムースに挿入され、その結果プリ
ント配線板との固着が確実に行われる。したがって、従
来の導体ピンに比べ、基材及びスルーホールを破損する
恐れは全くなくなった。また、高温、高湿下でのスルー
ホールと導体ピンの接触部の抵抗変化は見られず、電気
的接続において高い信頼性を確保することができる。さ
らに、上述の導体ピンとプリント配線板のスルーホール
とを半田付けすると、その電気的接続が完全となり、一
層高い信頼性が得られる。
以下に、本発明を実施例によって詳細に説明する。
(実施例) 実施例1 ガラスエポキシ銅張り積層板にドリルを用いて穴をあ
ける。次に、ザグリ加工により凹部を形成し、半田剥離
法を用いて、導体回路を形成し、プリント配線板を作成
する。さらに、リン青銅に半田めっきを施した第2図に
示す形状の導体ピンを前記プリント配線板のスルーホー
ルに加圧挿入し、半導体搭載用基板を完成させる。前記
半導体搭載用基板は、導体ピンの浮き及びスルーホール
の破損もなく、電気的接続においても高い信頼製が確保
されている。
実施例2 実施例1と同様な方法でプリント配線板を作成する。
さらに、コバールにニッケル及び金めっきを施した第2
図に示す形状の導体ピンを前記プリント配線板のスルー
ホールに加圧挿入後、導体ピンとスルーホールとを半田
付けし、半導体搭載用基板を完成させる。前記半導体用
基板は、導体ピンの浮き及びスルーホールの破損もな
く、電気的接続においても高い信頼性が確保されてい
る。
第8図は、本発明による半導体搭載用基板に半導体素
子をダイボンディング、ワイヤーボンディングを経てエ
ポキシ樹脂で封止した状態の半導体搭載用基板をマザー
ボードのスルーホールに実装した時の縦断面図である。
この図面において、符号(15)は半導体素子、符号(1
6)はボンディングワイヤー、符号(17)は封止用エポ
キシ樹脂である。符号(18)は導体ピンであり、この導
体ピンの鍔の下部にもう1つ別の鍔(19)が形成されて
いる。この2つの鍔を有する導体ピンはスタンドオフピ
ンと一般に呼ばれているものであり、半導体搭載用基板
の周辺部に格子状に配列された導体ピンにおいて、外周
上の導体ピンの4つのコーナー、あるいは内周上の4つ
のコーナーに通常配置されている。前記スタンドオフピ
ンにより、半導体搭載用基板をマザーボード(20)に実
装する際、導体ピンの下方の鍔がマザーボードのスルー
ホールに係止めされることによって半導体搭載用基板と
マザーボードとの間に空間を形成し、半導体素子から発
生する熱を該空間へ効率よく放熱させるものである。符
号(21)は導体ピンとマザーボードを接続している半田
を示すものである。
(発明の効果) 以上のように、本発明によれば、導体ピンに、鍔の上
方に位置して扁平部及び扁平部と鍔との間にテーパーを
形成したので、当該導体ピンとスルーホールとの間に位
置ずれが発生しても、扁平部の先端がスルーホールに挿
入でき、しかも、扁平部及びテーパーの調芯作用によ
り、導体ピンがスルーホールに迅速且つ強固に嵌挿でき
る。しかも基材及びスルーホールなどを破損することな
く、導体ピンが安定して取り付けられた半導体搭載用基
板を提供することができる。
【図面の簡単な説明】
第1図は本発明の半導体搭載用基板の斜視図、第2図は
本発明の導体ピンの側面図((イ)は扁平部に対して垂
直方向から見た側面図。(ロ)は(イ)の状態から導体
ピンを90°回転させたときの側面図。(ハ)、(ニ)は
鍔が2つの導体ピンの側面図。)第3図(イ)は第2図
の導体ピンをプリント配線板へ取り付ける方法の一例を
示す縦断面図。(ロ)及び(ハ)は第2図の導体ピンが
スルーホールに嵌入された際の縦断面、第4図は従来の
導体ピンの側面図。第5図は第3図の導体ピンがスルー
ホールに嵌入された際の縦断面図、第6図は導体ピンを
スルーホールとの位置がずれた状態で、従来の導体ピン
をプリント配線板へ取り付けた場合の一例を示す縦断面
図、第7図は導体ピンとスルーホールとの位置がずれた
状態で、本発明の導体ピンをプリント配線板へ取り付け
た場合の縦断面図、第8図は本発明の半導体搭載用基板
に半導体素子を実装し、さらに該半導体搭載用基板をマ
ザーボードに実装した状態の縦断面図を示す。 符号の説明 1……樹脂素材から成るプリント配線板、2……導体回
路、3……スルーホール、4……半導体搭載部、5……
導体ピン、6……鍔、7……扁平部、8……テーパー
部、9……上端面、10……下端面、11……スルーホー
ル、12……矢印、13……導体ピンの突出部、14……矢
印、15……半導体素子、16……ボンディングワイヤー、
17……封止用エポキシ樹脂、18……導体ピン、19……
鍔、20……マザーボード、21……半田。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】導体ピンを有する樹脂素材から成るプリン
    ト配線板において、導体ピンは断面が円形状である金属
    線の一部に、金属線の直径より大きい鍔を有し、また、
    前記金属線の少なくとも一部を金属線の直径方向に圧力
    を加えて前記金属線を潰し、前記鍔の上部に位置する先
    端部には、先端に向けて先細状であって中間部が金属線
    の円形断面の直径より幅の広い扁平部を形成し、かつ前
    記扁平部と前記鍔との間の少なくとも一部にテーパーを
    有しており、この導体ピンが、前記プリント配線板の所
    望の位置に形成された、前記導体ピンの扁平部の幅より
    小さい直径のスルーホールに嵌入された状態で固着され
    たことを特徴とする半導体搭載用基板。
  2. 【請求項2】前記導体ピンは、プリント配線板のスルー
    ホールと半田付けされたことを特徴とする特許請求の範
    囲第1項に記載の半導体搭載用基板。
  3. 【請求項3】前記半導体搭載用基板は、ピングリッドア
    レイ基板であることを特徴とする特許請求の範囲第1項
    又は第2項に記載の半導体搭載用基板。
  4. 【請求項4】前記導体ピンは、前記鍔を2個有すること
    を特徴とする特許請求の範囲第1項乃至第2項又は第3
    項に記載の半導体搭載用基板。
JP62217233A 1987-08-31 1987-08-31 半導体搭載用基板 Expired - Lifetime JP2579495B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62217233A JP2579495B2 (ja) 1987-08-31 1987-08-31 半導体搭載用基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62217233A JP2579495B2 (ja) 1987-08-31 1987-08-31 半導体搭載用基板

Publications (2)

Publication Number Publication Date
JPS6459948A JPS6459948A (en) 1989-03-07
JP2579495B2 true JP2579495B2 (ja) 1997-02-05

Family

ID=16700936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62217233A Expired - Lifetime JP2579495B2 (ja) 1987-08-31 1987-08-31 半導体搭載用基板

Country Status (1)

Country Link
JP (1) JP2579495B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621257U (ja) * 1991-12-12 1994-03-18 日本ミクロン株式会社 表面実装用プラスチックピングリットアレー

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62130544A (ja) * 1985-11-30 1987-06-12 Ibiden Co Ltd 半導体搭載用基板

Also Published As

Publication number Publication date
JPS6459948A (en) 1989-03-07

Similar Documents

Publication Publication Date Title
US5866948A (en) Interposer for semiconductor device
EP0117111B1 (en) Semiconductor device assembly
US5819401A (en) Metal constrained circuit board side to side interconnection technique
US6224392B1 (en) Compliant high-density land grid array (LGA) connector and method of manufacture
KR20050022336A (ko) 반도체장치
US5661337A (en) Technique for improving bonding strength of leadframe to substrate in semiconductor IC chip packages
CN101295699A (zh) 带引脚的基板、布线基板和半导体器件
US5107329A (en) Pin-grid array semiconductor device
US6037662A (en) Chip scale package
US6924556B2 (en) Stack package and manufacturing method thereof
JP5641815B2 (ja) フレキシブル配線基板とリード端子付き電子部品との接続構造
US20150264810A1 (en) Circuit board and manufacturing method of circuit board
KR19980081815A (ko) 전자부품 탑재용 기판
JPH11214606A (ja) 樹脂封止型半導体装置及びリードフレーム
JPH0442940Y2 (ja)
KR20030041796A (ko) 핀-그리드-어레이 전기 커넥터
JP2579495B2 (ja) 半導体搭載用基板
US5849609A (en) Semiconductor package and a method of manufacturing thereof
US5442134A (en) Lead structure of semiconductor device
JP4016422B2 (ja) Fpc変換アダプタ、それを用いた電子機器およびfpc変換接続方法。
JPH0812895B2 (ja) 半導体素子搭載ピングリッドアレイパッケージ基板
JPH0777254B2 (ja) 半導体搭載用基板
JPH1074884A (ja) 半導体搭載基板用導体ピンの製造方法
JPH0419806Y2 (ja)
JP2004071347A (ja) 両面接点用コネクタ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term