JP2577267B2 - Image processing device - Google Patents

Image processing device

Info

Publication number
JP2577267B2
JP2577267B2 JP2153321A JP15332190A JP2577267B2 JP 2577267 B2 JP2577267 B2 JP 2577267B2 JP 2153321 A JP2153321 A JP 2153321A JP 15332190 A JP15332190 A JP 15332190A JP 2577267 B2 JP2577267 B2 JP 2577267B2
Authority
JP
Japan
Prior art keywords
depth
processing
depth skew
microprogram
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2153321A
Other languages
Japanese (ja)
Other versions
JPH0447385A (en
Inventor
尊 谷岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2153321A priority Critical patent/JP2577267B2/en
Publication of JPH0447385A publication Critical patent/JPH0447385A/en
Application granted granted Critical
Publication of JP2577267B2 publication Critical patent/JP2577267B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Generation (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、図形処理機能を持つラスタースキャン型の
3次元画像処理装置に関する。
Description: TECHNICAL FIELD The present invention relates to a raster scan type three-dimensional image processing apparatus having a graphic processing function.

〔従来の技術〕[Conventional technology]

3次元の画像処理装置において、表示の奥行き方向を
表現するのに、デプスキュー処理があるが、この処理
は、表示の最終座標系であるデバイス座標系上で輝度変
換を行なっていた。
In a three-dimensional image processing apparatus, depth skew processing is used to represent the depth direction of display. In this processing, luminance conversion is performed on a device coordinate system that is a final coordinate system of display.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

上記の技術では、複数の独立した図形を同時に表示さ
せた場合、その独立した図形のデバイス座標系の位置に
より、輝度が決定するため、独立した図形ごとに、デプ
スキュー処理ができないため、柔軟性に欠けていた。
With the above technology, when a plurality of independent figures are displayed at the same time, the luminance is determined by the position of the independent figures in the device coordinate system. Was lacking.

〔課題を解決するための手段〕[Means for solving the problem]

本発明は以上の点に鑑み、表示すべき図形のコマンド
およびデータを発生する前処理部と、前記図形のコマン
ドにより処理を選択するアドレス選択回路と、前記アド
レス選択回路の一部を制御するデプスキューコントロー
ル回路と、マイクロプログラム格納用メモリと、前記メ
モリを制御するマイクロプログラム制御回路と、前記マ
イクロプログラム制御回路出力によりデプスキュー処理
を行うデプスキュー処理回路とから構成し、デプスキュ
ーコントロール回路を持つことにより、独立した図形ご
と、あるいは、表示図形全てに対してデプスキュー処理
を行うことを選択できるようにした。
SUMMARY OF THE INVENTION In view of the above, the present invention provides a pre-processing unit that generates commands and data for a graphic to be displayed, an address selection circuit that selects a process based on the graphic command, and a depth control unit that controls a part of the address selection circuit. A queue control circuit, a memory for storing a microprogram, a microprogram control circuit for controlling the memory, and a depth skew processing circuit for performing a depth skew process by an output of the microprogram control circuit, and having a depth skew control circuit. Thus, it is possible to select to perform the depth skew processing for each independent figure or for all the displayed figures.

〔作用〕[Action]

上記のような構成によれば、独立した図形ごと、ある
いは表示画面全ての図形に対してデプスキュー処理を行
うことをアプリケーションによって選択利用することが
できる。
According to the configuration described above, it is possible to selectively use the application to perform the depth skew processing for each independent graphic or for all the graphics on the display screen.

〔実施例〕〔Example〕

以下に本発明の実施例を図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.

第1図において1は表示すべき線分の種類およびその
座標値を発生する前処理部であり、出力形式は複数のビ
ットのコマンドおよびデータで構成されている。
In FIG. 1, reference numeral 1 denotes a pre-processing unit for generating the type of line segment to be displayed and its coordinate value, and the output format is composed of a plurality of bits of command and data.

2は前記前処理部1の出力によりマイクロプログラム
格納メモリ4の実行アドレスを選択するアドレス選択回
路であり、メモリ、セレクタ、レジスタ等で構成されて
いる。
Reference numeral 2 denotes an address selection circuit that selects an execution address of the microprogram storage memory 4 based on an output of the preprocessing unit 1, and is configured by a memory, a selector, a register, and the like.

3は前処理部1から出力された値を、マイクロプログ
ラム制御回路5出力信号のラタイミングで取り込むその
値によりデプスキューの有無やデプスキュー処理モード
の決定を行うデプスキューコントロール回路であり、出
力はアドレス選択回路2に接続されマイクロプログラム
の実行アドレスを切り換える。
Reference numeral 3 denotes a depth skew control circuit which takes in the value output from the pre-processing unit 1 at the timing of the output signal of the microprogram control circuit 5 and determines the presence or absence of a depth skew and the depth skew processing mode based on the value. It is connected to the address selection circuit 2 and switches the execution address of the microprogram.

4は、デプスキュー処理回路6の動作を決定するマイ
クロプログラム格納用メモリであり前記アドレス選択回
路2の出力をアドレスとしてマイクロプログラム制御回
路5に出力する。
Reference numeral 4 denotes a microprogram storage memory for determining the operation of the depth skew processing circuit 6, which outputs the output of the address selection circuit 2 to the microprogram control circuit 5 as an address.

5は前記マイクロプログラム格納メモリ4の出力デー
タを格納するレジスタであり制御クロックに従って順次
読み出され、その出力がマイクロプログラム命令とし
て、デプスキュー処理回路6やデプスキューコントロー
ル回路3を制御する。
Reference numeral 5 denotes a register for storing output data of the microprogram storage memory 4, which is sequentially read in accordance with a control clock, and the output of which is used as a microprogram instruction to control the depth skew processing circuit 6 and the depth skew control circuit 3.

6は前記マイクロプログラム制御回路5出力に従いデ
プスキュー処理を施す回路であり、表示の奥行き方向の
座標値を輝度変換している。
Reference numeral 6 denotes a circuit for performing a depth skew process in accordance with the output of the microprogram control circuit 5, which converts the coordinate values in the depth direction of the display into luminance.

第2図は、アドレス選択回路2のメモリのレイアウト
図である。
FIG. 2 is a layout diagram of a memory of the address selection circuit 2.

デプスキューの処理方法によりメモリアドレスが図示
のごとくマッピングされている。
The memory addresses are mapped as shown in the figure by the depth skew processing method.

処理方法として、デプスキューを行うか(デプスキュ
ーON)行わせないか(デプスキュー処理FF)・正規化
座標系(以下NDC)あるいはデバイス座標系(以下DC)
上でデプスキュー処理をするかである。
As a processing method, whether depth skew is performed (depth skew ON) or not (depth skew processing FF), normalized coordinate system (NDC) or device coordinate system (DC)
Whether to perform depth skew processing on the above.

すなわち、従来のように表示図形すべてに対してデプ
スキュー処理を行う場合には、DCにおいてデプスキュー
処理を行い、独立した図形ごとにデプスキュー処理を行
う場合には、NDCにおいてデプスキュー処理を行う。
That is, when depth skew processing is performed on all display graphics as in the past, depth skew processing is performed in DC, and when depth skew processing is performed for each independent graphic, depth skew processing is performed in NDC. .

第2図は参考図であり、更にデプスキューの補正モー
ド等を追加することも可能である。このレイアウトは前
記デプスキューコントロール回路3により前記4つに大
きくマッピングされる。第3図は、デプスキュー処理の
好適な説明図である。
FIG. 2 is a reference diagram, and it is also possible to add a depth skew correction mode and the like. This layout is largely mapped to the four by the depth skew control circuit 3. FIG. 3 is a preferred explanatory diagram of the depth skew process.

本図では、図形1および図形2がワールド座標系(以
下WC)にて定義されている場合の奥行き方向(Z軸座
標)を示し、W軸に対して右側が視点により近くなって
いる。WCからNDCに座標変換することにより図形の座標
値は正規化される。この座標値の正規化処理は、ユーザ
が所望する3次元の表示領域を3次元のワールド座標系
から切り出してその領域だけ表示するために必要な処理
である。第3図では本発明に関係するNDCのZ軸だけ示
してある。更に表示画面に対応したDCに変換するとWCと
同様に図形1が図形2に対し、視点に近い位置になる。
本発明は、この正規化処理を各図形ごとに行い、NDCに
おいてデプスキュー処理を行う場合と、表示すべき図形
全体に対して正規化処理を行い、DCにおいてデプスキュ
ー処理を行う場合とを選択できるように構成している。
ここで第2図の4番目にマッピングされた処理のごと
く、DCにおいてデプスキュー処理を行った場合、図中の
Bの様に各図形のZ値が輝度変換されることになる。
In this figure, the figure 1 and the figure 2 show the depth direction (Z-axis coordinate) when defined in the world coordinate system (hereinafter WC), and the right side with respect to the W axis is closer to the viewpoint. By performing coordinate conversion from WC to NDC, the coordinate values of the figure are normalized. This coordinate value normalization process is necessary to cut out a three-dimensional display area desired by the user from the three-dimensional world coordinate system and display only that area. FIG. 3 shows only the Z-axis of the NDC relating to the present invention. Further, when converted into DC corresponding to the display screen, FIG. 1 becomes a position close to the viewpoint with respect to FIG.
The present invention selects the case where the normalization processing is performed for each figure and the depth skew processing is performed in the NDC, or the case where the normalization processing is performed for the entire figure to be displayed and the depth skew processing is performed in the DC. It is configured to be able to.
Here, when depth skew processing is performed in DC as in the processing mapped in the fourth place in FIG. 2, the Z value of each figure is subjected to luminance conversion as shown in B in the figure.

すなわち図形1のZ1、Z2は各々I1、I2に、図形2のZ
3、Z4は各々I3、I4に変換されるため、図形1と図形2
では同じ前面でも輝度すなわち明るさが異なる。
That is, Z1 and Z2 of FIG. 1 are respectively set to I1 and I2, and Z1 and Z2 of FIG.
3 and Z4 are converted to I3 and I4 respectively, so Figure 1 and Figure 2
Then, the brightness, that is, the brightness is different even in the same front surface.

つまり、Z軸において、視点から遠い位置にある図形
の輝度は、視点から近い位置にある図形の輝度よりも低
い値をとる。これは従来から使用されている表示図形す
べてに対して行うデプスキュー処理である。
In other words, on the Z axis, the luminance of the graphic located far from the viewpoint has a lower value than the luminance of the graphic located near the viewpoint. This is a depth skew process performed on all conventionally used display graphics.

これに対して、第2図の3番目にマッピングされた処
理のごとく、NDCにおいて、デプスキュー処理を行う場
合、それぞれの図形は第3図に示すようにNDCのZ軸上
で+1から−1の範囲に入るように正規化されており、
図中のAの様に輝度変換されるため図形1と図形2の前
面(座標値で言うとZ1,Z3)は同一輝度となる。すなわ
ち図形単位にデプスキューがかかることになる。
On the other hand, when the depth skew process is performed in the NDC as in the process mapped in the third place in FIG. 2, each figure is +1 to −1 on the Z axis of the NDC as shown in FIG. Is normalized to fall within the range of
Since the luminance is converted as indicated by A in the figure, the front surfaces (Z1, Z3 in terms of coordinate values) of FIG. 1 and FIG. 2 have the same luminance. That is, depth skew is applied to each figure.

つまり、Z軸において、視点から遠い位置にある図形
においても、視点から近い位置にある図形と同じ輝度を
与えるようにできる。
In other words, on the Z axis, the same luminance can be given to a figure located far from the viewpoint as a figure located near the viewpoint.

これはNDCにおいて全ての図形が−1から+1に正規
化され、その値に対し、輝度変換を行うためである。
This is because all figures are normalized from -1 to +1 in NDC, and luminance conversion is performed on the value.

〔発明の効果〕〔The invention's effect〕

以上の説明から明らかなように、本発明はデプスキュ
ーコントロール回路を有することにより、デプスキュー
処理を切り換えが可能となり、アプリケーションに応じ
て最適なデプスキュー処理が可能である。
As is apparent from the above description, the present invention has the depth skew control circuit, so that the depth skew processing can be switched, and the optimum depth skew processing can be performed according to the application.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明の実施例を示すブロック図、第2図は、
アドレス選択回路2のメモリのレイアウト図、第3図
は、デプスキュー処理の簡単な説明図である。 1……前処理部 2……アドレス選択回路 3……デプスキューコントロール回路 4……マイクロプログラム格納用メモリ 5……マイクロプログラム制御回路 6……デプスキュー処理回路
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG.
FIG. 3 is a layout diagram of a memory of the address selection circuit 2, and FIG. DESCRIPTION OF SYMBOLS 1 ... Pre-processing part 2 ... Address selection circuit 3 ... Depth skew control circuit 4 ... Microprogram storage memory 5 ... Microprogram control circuit 6 ... Depth skew processing circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】表示すべき図形のコマンドおよびデータを
発生する前処理部と、前記図形のコマンドにより処理を
選択するアドレス選択回路と、前記アドレス選択回路の
一部を制御するデプスキューコントロール回路と、マイ
クロプログラム格納用メモリと、前記メモリを制御する
マイクロプログラム制御回路と、前記マイクロプログラ
ム制御回路出力によりデプスキュー処理を行うデプスキ
ュー処理回路とを具備し、前記デプスキューコントロー
ル回路は、前記前処理部から出力された前記コマンドに
基づいて、デバイス座標系においてデプスキュー処理を
行うか、あるいは、正規化座標系においてデプスキュー
処理を行うかを決定し、前記デバイス座標系においてデ
プスキュー処理を行う場合には、前記表示すべき図形全
体を正規化し、前記正規化座標系においてデプスキュー
処理を行う場合には、各図形ごとに正規化するように、
前記アドレス選択回路を介して前記マイクロプログラム
格納用メモリの実行アドレスを切り換えることを特徴と
する画像処理装置。
A preprocessing unit for generating a command and data of a graphic to be displayed; an address selection circuit for selecting a process according to the command of the graphic; and a depth cue control circuit for controlling a part of the address selection circuit. A memory for storing a microprogram, a microprogram control circuit for controlling the memory, and a depth skew processing circuit for performing a depth skew process based on an output of the microprogram control circuit. Based on the command output from the unit, whether to perform depth skew processing in the device coordinate system or to perform depth skew processing in the normalized coordinate system, and perform depth skew processing in the device coordinate system Normalize the whole figure to be displayed, When performing depth queuing in a normalized coordinate system to normalize each figure,
An image processing apparatus, wherein an execution address of the microprogram storage memory is switched via the address selection circuit.
JP2153321A 1990-06-12 1990-06-12 Image processing device Expired - Fee Related JP2577267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2153321A JP2577267B2 (en) 1990-06-12 1990-06-12 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2153321A JP2577267B2 (en) 1990-06-12 1990-06-12 Image processing device

Publications (2)

Publication Number Publication Date
JPH0447385A JPH0447385A (en) 1992-02-17
JP2577267B2 true JP2577267B2 (en) 1997-01-29

Family

ID=15559940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2153321A Expired - Fee Related JP2577267B2 (en) 1990-06-12 1990-06-12 Image processing device

Country Status (1)

Country Link
JP (1) JP2577267B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137381A (en) * 1986-11-29 1988-06-09 Toshiba Corp Three-dimensional display device
JPH01244584A (en) * 1988-03-25 1989-09-28 Mitsubishi Electric Corp Graphic display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137381A (en) * 1986-11-29 1988-06-09 Toshiba Corp Three-dimensional display device
JPH01244584A (en) * 1988-03-25 1989-09-28 Mitsubishi Electric Corp Graphic display device

Also Published As

Publication number Publication date
JPH0447385A (en) 1992-02-17

Similar Documents

Publication Publication Date Title
US5933148A (en) Method and apparatus for mapping texture
JPH06217200A (en) Portable video animation device
US4970499A (en) Apparatus and method for performing depth buffering in a three dimensional display
US5440680A (en) Image display controller having a common memory for storage of image overlay data and window identification data
US6771265B1 (en) Computer-readable recording medium storing a program for 3-D computer image processing, method of depicting shadow, and video game apparatus
JPH0313592B2 (en)
JP2577267B2 (en) Image processing device
JPH0313593B2 (en)
US20020063776A1 (en) Computer-readable recording medium recording image display control program, and image display control device and method
US6509901B1 (en) Image generating apparatus and a method thereof
JP3043077B2 (en) Frame buffer controller
JPH0822556A (en) Texture mapping device
JP2646000B2 (en) Image data processing device
JPH0255395A (en) Multiwindow display device
JPH11175069A (en) Device and method for processing data
JP3002406B2 (en) Graphic processor
JP2513636B2 (en) Image processing device
JPS6022279A (en) Picture processing system
JP3400175B2 (en) Display device
JPH1153573A (en) Three-dimensional image processor and video window generating method
JPH0737083A (en) Device and method for processing image
JPH0887267A (en) Image processor
JPS6385924A (en) Display control system
JP2690692B2 (en) Drawing method
JPH04308921A (en) Multiwindow system

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees