JPH0447385A - Picture processing device - Google Patents

Picture processing device

Info

Publication number
JPH0447385A
JPH0447385A JP2153321A JP15332190A JPH0447385A JP H0447385 A JPH0447385 A JP H0447385A JP 2153321 A JP2153321 A JP 2153321A JP 15332190 A JP15332190 A JP 15332190A JP H0447385 A JPH0447385 A JP H0447385A
Authority
JP
Japan
Prior art keywords
depth
control circuit
processing
microprogram
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2153321A
Other languages
Japanese (ja)
Other versions
JP2577267B2 (en
Inventor
Takashi Tanioka
谷岡 尊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2153321A priority Critical patent/JP2577267B2/en
Publication of JPH0447385A publication Critical patent/JPH0447385A/en
Application granted granted Critical
Publication of JP2577267B2 publication Critical patent/JP2577267B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

PURPOSE:To perform an optimum depth queue processing in accordance with an application by providing a depth queue control circuit. CONSTITUTION:A depth queue control circuit 3 takes in the value outputted from a preprocessing part 1 at the timing of the output signal of a microprogram control circuit 5 and determines the presence or the absence of a depth queue and the depth queue processing mode, and the output is connected to an address selecting circuit 2 to switch the execution address of a microprogram. Thus, execution of depth processing for each independent graphic or all graphic on the display screen is selected in accordance with the application.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、図形処理機能を持つラスタースキャン型の3
次元画像処理装置に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention is a raster scan type 3
The present invention relates to a dimensional image processing device.

[従来の技術] 3次元の画像処理装置において、表示の奥行き方向を表
現するのに、デプスキュー処理があるが、この処理は、
表示の最終座標系であるデバイス座標系上で輝度変化を
行なっていた。
[Prior Art] Depth cue processing is used to express the depth direction of a display in a three-dimensional image processing device.
Brightness changes were performed on the device coordinate system, which is the final coordinate system for display.

[発明が解決しようとする課1!!] 上記の技術では、複数の独立した図形を同時に表示させ
た場合、その独立した図形のデバイス座標系の位置によ
り、輝度が決定するため、独立した図形ごとに、デプス
キュー処理ができないため、柔軟性に欠けていた。
[Lesson 1 that the invention attempts to solve! ! ] With the above technology, when multiple independent figures are displayed simultaneously, the brightness is determined by the position of the independent figures in the device coordinate system, so depth cue processing cannot be performed for each independent figure, making it less flexible. It lacked sex.

[課題を解決するための手段] 本発明は以上の点に鑑み、表示すべき図形のコマンドお
よびデータを発生する前処理部と、前記図形のコマンド
により処理を選択するアドレス選択回路と、前記アドレ
ス選択回路の一部を制御するデプスキューコントロール
回路と、マイクロプログラム格納用メモリと、前記メモ
リを制御するマイクロプログラム制御回路と、前記マイ
クロプログラム制御回路出力によりデプスキュー処理を
行うデプスキュー処理回路とから構成し、デプスキュー
コントロール回路を持つことにより、独立した図形ごと
、あるいは、表示図彫金てに対してデプスキュー処理を
行うことを選択できるようにした。
[Means for Solving the Problems] In view of the above points, the present invention includes: a preprocessing unit that generates a command and data for a figure to be displayed; an address selection circuit that selects a process based on the command for the figure; A depth cue control circuit that controls a part of the selection circuit, a memory for storing a microprogram, a microprogram control circuit that controls the memory, and a depth cue processing circuit that performs depth cue processing based on the output of the microprogram control circuit. By having a depth cue control circuit, it is possible to select depth cue processing for each individual figure or for each displayed figure engraving.

[作用〕 上記のような構成によれば、独立した図形ごと、あるい
は表示画面金ての図形に対してデプスキュー処理を行う
ことをアプリケーションによって選択利用することがで
きる。
[Operation] According to the above configuration, an application can selectively perform depth cue processing on each independent figure or on all figures on the display screen.

[実施例] 以下に本発明の実施例を図面に基づいて説明する。[Example] Embodiments of the present invention will be described below based on the drawings.

第1図において1は表示すべき線分の種類およびその座
標値を発生する前処理部であり、出力形式は複数ビット
のコマンドおよびデータで構成されている。
In FIG. 1, numeral 1 denotes a preprocessing unit that generates the type of line segment to be displayed and its coordinate values, and the output format is composed of a plurality of bits of commands and data.

2は前記前処理部12の出力によりマイクロプログラム
格納メモリ4の実行アドレスを選択するアドレス選択回
路であり、メモリ、セレクタ、レジスタ等で構成されて
いる。
An address selection circuit 2 selects an execution address of the microprogram storage memory 4 based on the output of the preprocessing section 12, and is composed of a memory, a selector, a register, and the like.

3は、前処理部lから出力された値を、マイクロプログ
ラム制御回路5出力信号のタイミングで取り込みその値
によりデプスキューの有無やデプスキュー処理モードの
決定を行うデプスキューコントロール回路であり、出力
はアドレス選択回路2に接続されマイクロプログラムの
実行アドレスを切り換える。
Reference numeral 3 denotes a depth cue control circuit which takes in the value output from the preprocessing section l at the timing of the output signal of the microprogram control circuit 5 and determines the presence or absence of depth cue and the depth cue processing mode based on the value. It is connected to the address selection circuit 2 and switches the execution address of the microprogram.

4は、デプスキュー処理回路6の動作を決定するマイク
ロプログラム格納用メモリであり前記アドレス選択回路
2の出力をアドレスとしてマイクロプログラム制御回路
5に出力する。
4 is a memory for storing a microprogram that determines the operation of the depth skew processing circuit 6, and outputs the output of the address selection circuit 2 to the microprogram control circuit 5 as an address.

5は前記マイクロプログラム格納メモリ4の出力データ
を格納するレジスタであり制御クロックに従って順次読
み出され、その出力がマイクロプログラム命令として、
デプスキュー処理回路6やデプスキューコントロール回
路3を制御する。
Reference numeral 5 denotes a register for storing output data of the microprogram storage memory 4, which is read out sequentially according to the control clock, and its output is read out as a microprogram instruction.
The depth cue processing circuit 6 and the depth cue control circuit 3 are controlled.

6は前記マイクロプログラム制御回路5出力に従いデプ
スキュー処理を施す回路であり、表示の奥行き方向の座
標値を輝度変換している。
Reference numeral 6 denotes a circuit that performs depth cue processing according to the output of the microprogram control circuit 5, and converts the coordinate values in the depth direction of the display into luminance.

第2図は、アドレス選択回路2のメモリのレイアウト図
である。
FIG. 2 is a layout diagram of the memory of the address selection circuit 2. As shown in FIG.

デプスキューの処理方法によりメモリアドレスが図示の
ごとくマツピングされている。
Memory addresses are mapped as shown in the figure according to the depth cue processing method.

処理方法として、デプスキューを行うか(デプスキュー
〇N)行わせないか(デプスキュー処理○FF)  ・
正規化座標系C以下NDC)あるいはデバイス座標系(
以下DC)上でデプスキュー処理をするかである。
As a processing method, should depth cue be performed (depth cue 〇N) or not (depth cue processing ○FF)?
Normalized coordinate system (C or lower NDC) or device coordinate system (
The question is whether to perform depth cue processing on the DC (hereinafter referred to as DC).

第2図は参考図であり、更にデプスキューの補正モード
等を追加することも可能である。このレイアウトは前記
デプスキューコントロール回路3により前記4つに大き
くマツピングされる。第3図は、デプスキュー処理の好
適な説明図である。
FIG. 2 is a reference diagram, and it is also possible to add a depth skew correction mode, etc. This layout is largely mapped to the four layouts by the depth cue control circuit 3. FIG. 3 is a preferred explanatory diagram of depth cue processing.

本図では、図形1および図形2がワールド座標系(以下
WC)にて定義されている場合を示し、W軸に対して右
側が視点により近くなっている。
This figure shows a case where figures 1 and 2 are defined in a world coordinate system (hereinafter referred to as WC), and the right side with respect to the W axis is closer to the viewpoint.

WCからNDCに座標変換することにより図形の座標値
は正規化される。更に表示画面に対応したDCに変換す
るとWCと同様に図形1が図形2に対し、視点に近い位
置になる。そこでDCにおいてデプスキュー処理を行っ
た場合、図中のBの様に各図形のZ値が輝度変換される
ことになる。
By converting the coordinates from WC to NDC, the coordinate values of the figure are normalized. Furthermore, when converted to DC corresponding to the display screen, figure 1 is positioned closer to the viewpoint than figure 2, similar to WC. Therefore, when depth cue processing is performed at DC, the Z value of each figure is converted to brightness as shown in B in the figure.

すなわち図形1のZl、Z2は各々工1、■2に、図形
2のZ3、Z4は各々工3、■4に変換されるため、図
形lと図形2では同じ前面でも輝度すなわち明るさが異
なる。
In other words, Zl and Z2 of figure 1 are converted to work 1 and ■2, respectively, and Z3 and Z4 of figure 2 are converted to work 3 and ■4, respectively, so figure l and figure 2 have different luminance, or brightness, even though they are the same front surface. .

これに対してNDCにおいてデプスキュー処理を行った
場合、図中のAの様に輝度変換されるため図形1と図形
2の前面(座標値で言うとZl。
On the other hand, when depth cue processing is performed in NDC, the brightness is converted as shown in A in the figure, so the front surface of figure 1 and figure 2 (Zl in terms of coordinate values).

23)は同一輝度となる。すなわち図形単位にデプスキ
ューがかかることになる。
23) has the same brightness. In other words, a depth cue is applied to each figure.

これはNDCにおいて全ての図形が−1から+1に正規
化され、その値に対し、輝度変換を行うためである。
This is because in NDC, all figures are normalized from -1 to +1, and the values are subjected to brightness conversion.

[発明の効果] 以上の説明から明らかなように、本発明はデプスキュー
コントロール回路を有することにより、デプスキュー処
理の切り換えが可能となり、アプリケーションに応じて
最適なデプスキュー処理が可能である。
[Effects of the Invention] As is clear from the above description, the present invention includes the depth cue control circuit, thereby making it possible to switch the depth cue processing and to perform optimal depth cue processing depending on the application.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロック図、第2図は、
アドレス選択口n2のメモリのレイアウト図、第3図は
、デプスキュー処理の簡単な説明図である。 前処理部 アドレス選択回路 デプスキューコントロール回路 マイクロプログラム格納用メモリ マイクロプログラム制御回路 デプスキュー処理回路 以上
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a block diagram showing an embodiment of the present invention.
FIG. 3, a layout diagram of the memory of the address selection port n2, is a simple explanatory diagram of depth cue processing. Pre-processing unit Address selection circuit Depth skew control circuit Memory for storing microprograms Microprogram control circuit Depth skew processing circuit and above

Claims (1)

【特許請求の範囲】[Claims] 表示すべき図形のコマンドおよびデータを発生する前処
理部と、前記図形のコマンドにより処理を選択するアド
レス選択回路と、前記アドレス選択回路の一部を制御す
るデプスキューコントロール回路と、マイクロプログラ
ム格納用メモリと、前記メモリを制御するマイクロプロ
グラム制御回路と、前記マイクロプログラム制御回路出
力によりデプスキュー処理を行うデプスキュー処理回路
とを具備することを特徴とする画像処理装置。
a preprocessing unit that generates commands and data for graphics to be displayed; an address selection circuit that selects processing based on the commands for the graphics; a depth cue control circuit that controls a part of the address selection circuit; and a microprogram storage circuit. An image processing apparatus comprising: a memory; a microprogram control circuit that controls the memory; and a depth skew processing circuit that performs depth skew processing based on the output of the microprogram control circuit.
JP2153321A 1990-06-12 1990-06-12 Image processing device Expired - Fee Related JP2577267B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2153321A JP2577267B2 (en) 1990-06-12 1990-06-12 Image processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2153321A JP2577267B2 (en) 1990-06-12 1990-06-12 Image processing device

Publications (2)

Publication Number Publication Date
JPH0447385A true JPH0447385A (en) 1992-02-17
JP2577267B2 JP2577267B2 (en) 1997-01-29

Family

ID=15559940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2153321A Expired - Fee Related JP2577267B2 (en) 1990-06-12 1990-06-12 Image processing device

Country Status (1)

Country Link
JP (1) JP2577267B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137381A (en) * 1986-11-29 1988-06-09 Toshiba Corp Three-dimensional display device
JPH01244584A (en) * 1988-03-25 1989-09-28 Mitsubishi Electric Corp Graphic display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63137381A (en) * 1986-11-29 1988-06-09 Toshiba Corp Three-dimensional display device
JPH01244584A (en) * 1988-03-25 1989-09-28 Mitsubishi Electric Corp Graphic display device

Also Published As

Publication number Publication date
JP2577267B2 (en) 1997-01-29

Similar Documents

Publication Publication Date Title
US5933148A (en) Method and apparatus for mapping texture
EP0095618B1 (en) Memory system
US4613852A (en) Display apparatus
US5440680A (en) Image display controller having a common memory for storage of image overlay data and window identification data
US6812931B2 (en) Rendering process
KR910000203B1 (en) Picture processing apparatus
JPH0313593B2 (en)
JPH0447385A (en) Picture processing device
JPS6146839B2 (en)
JPH0416996A (en) Display device
JP3711415B2 (en) Character image device
JPH07120415B2 (en) Airbrush processing method
JP4195953B2 (en) Image processing device
JPS61130991A (en) Graphic processing method and apparatus
JPH0255395A (en) Multiwindow display device
JP2674755B2 (en) Color drawing device
JPH08305540A (en) Display system and display screen changeover method
JPS63104191A (en) Drawn picture processor
JPS61198371A (en) Picture processing system
JPH03150678A (en) Graphic display device
JPH0728444A (en) Method for revising tone of image data
JPH03160495A (en) Image display device
JPS59211130A (en) Graphic display device
JPS62163163A (en) Multi-processor
JPH03174188A (en) Method for enlarging data for pixel data display device

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071107

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees