JP2573202B2 - Noise removal circuit - Google Patents

Noise removal circuit

Info

Publication number
JP2573202B2
JP2573202B2 JP62047612A JP4761287A JP2573202B2 JP 2573202 B2 JP2573202 B2 JP 2573202B2 JP 62047612 A JP62047612 A JP 62047612A JP 4761287 A JP4761287 A JP 4761287A JP 2573202 B2 JP2573202 B2 JP 2573202B2
Authority
JP
Japan
Prior art keywords
signal
circuit
output
gate
noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62047612A
Other languages
Japanese (ja)
Other versions
JPS63215169A (en
Inventor
文典 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP62047612A priority Critical patent/JP2573202B2/en
Publication of JPS63215169A publication Critical patent/JPS63215169A/en
Application granted granted Critical
Publication of JP2573202B2 publication Critical patent/JP2573202B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Picture Signal Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、デジタル回路のノイズ除去回路に関する。Description: TECHNICAL FIELD The present invention relates to a digital circuit noise elimination circuit.

〔従来の技術〕[Conventional technology]

近年、液晶TV、ポケットベル、デジタルビデオ、など
通信用アナログ回路とデジタル回路の両方を搭載して成
り立つ製品が多くなっている。
In recent years, the number of products including both a communication analog circuit and a digital circuit, such as a liquid crystal TV, a pager, and a digital video, has increased.

この様な製品を作るに当たっては、アナログ回路から
デジタル回路への接続点に於けるノイズを完全に除去す
る必要が生じる。従来のノイズ除去回路には、RC時定数
回路がよく用いられ、信号を単に積分してからデジタル
回路に送るものであった。
In making such a product, it is necessary to completely eliminate noise at the connection point from the analog circuit to the digital circuit. RC time constant circuits are often used as conventional noise removal circuits, and simply integrate a signal before sending it to a digital circuit.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

例えば、コンポジットビデオ信号から同期信号を分離
し、これをデジタル回路に入力する場合、従来のノイズ
除去回路では完全にノイズが取れないばかりか、ヒゲ状
ノイズと同期信号を平均化して重ねてしまうため、信号
エッジの周期安定性が乱されてしまっていた。
For example, when a sync signal is separated from a composite video signal and input to a digital circuit, the conventional noise elimination circuit cannot completely remove the noise, but also averages and overlaps the whisker noise and the sync signal. However, the periodic stability of the signal edge has been disturbed.

第3図は従来のノイズ除去回路の一例を示す回路図で
ある。同期信号Aを、抵抗1と容量2により構成された
RC時定数回路に入力すると積分されて信号Bとなり、さ
らにインバータ3、4により構成された増幅器で波形整
形されて信号Cとなって出力される。
FIG. 3 is a circuit diagram showing an example of a conventional noise elimination circuit. The synchronization signal A is composed of a resistor 1 and a capacitor 2.
When the signal is input to the RC time constant circuit, the signal is integrated and becomes a signal B. Further, the waveform is shaped by an amplifier constituted by the inverters 3 and 4, and the signal is output as a signal C.

第4図は従来のノイズ除去回路における各信号A、
B、Cの形を示すタイムチャート図である。
FIG. 4 shows each signal A,
It is a time chart figure which shows the form of B and C.

入力信号Aは周期Tの同期信号とヒゲ状ノイズnが混
在しており、これをRC時定数回路とインバータ3、4に
通すと信号Cのようになる。連続して入って来るヒゲ状
ノイズnは取りきれていない。
The input signal A includes a synchronizing signal having a period T and a whisker-like noise n. When this signal is passed through the RC time constant circuit and the inverters 3 and 4, the signal becomes like a signal C. The whisker-like noise n continuously coming in is not removed.

さらに、信号B、Cの破線で示した部分はヒゲ状ノイ
ズnが無い場合を示しているが、ヒゲ状ノイズnにより
立ち上がりエッジの周期がΔTだけ狂ってしまっている
ことが分かる。
Further, the portions indicated by the broken lines of the signals B and C show the case where there is no whisker noise n. It can be seen that the period of the rising edge is deviated by ΔT due to the whisker noise n.

この様な同期信号ではTV画面に細かい横振れノイズ等
が発生してしまう。本発明はこのような問題を解決しよ
うとするものである。
Such a synchronizing signal causes fine horizontal vibration noise or the like on the TV screen. The present invention seeks to solve such a problem.

〔問題点を解決するための手段〕[Means for solving the problem]

本発明のノイズ除去回路は、RC時定数回路と増幅器と
から成る従来のノイズ除去回路に対し、イクスクルーシ
ブ・オア・ゲート(以降、EX-ORゲートと言う。)と前
記EX-ORゲートによりコントロールされるトランスミッ
ション・ゲート(以降、TGと言う。)とを追加し、前記
TGを介して前記RC時定数回路の出力である積分の信号と
前記ノイズ除去回路に入力される入力信号と同相となる
出力信号を出力する増幅器の出力端子とを接続すると共
に、さらに前記入力信号と逆相となる出力信号を出力す
る増幅器の出力の信号と前記入力信号とが論理一致の時
には前記TGを導通とし、不一致の時には前記TGを非道通
状態にする構成を成し、前記RC時定数回路による前記積
分の信号を強制的に前記入力信号と同相となる出力信号
を出力する増幅器の出力の信号の論理レベルに引き込む
ことにより、ヒゲ状ノイズによる影響を取り除くもので
ある。
The noise elimination circuit of the present invention is different from a conventional noise elimination circuit comprising an RC time constant circuit and an amplifier by an exclusive-OR gate (hereinafter referred to as an EX-OR gate) and the EX-OR gate. A controlled transmission gate (hereinafter referred to as TG),
A signal for integration, which is an output of the RC time constant circuit, and an output terminal of an amplifier, which outputs an output signal having the same phase as an input signal input to the noise elimination circuit, are connected via TG. The TG is turned on when the output signal of the amplifier that outputs an output signal having a phase opposite to that of the input signal and the input signal logically match, and the TG is turned off when the signal does not match. The influence of the whisker-like noise is removed by forcibly pulling the signal of the integration by the constant circuit to the logic level of the output signal of the amplifier that outputs the output signal in phase with the input signal.

〔実施例〕〔Example〕

第1図は、本発明の一実施例を示す回路図である。そ
の構成は、第3図のRC時定数回路と2段の反転増幅器で
構成された回路にEX-ORゲート5とTG6を追加したもので
あり、EX-ORゲート5は、入力信号Aと前記入力信号A
と逆相となる出力信号を出力する増幅器であるところの
第1の反転増幅器3の出力の信号C′との一致を検出
し、一致の時論理“L"を出力するところの信号Dを発生
する。
FIG. 1 is a circuit diagram showing one embodiment of the present invention. The configuration is such that an EX-OR gate 5 and a TG 6 are added to the circuit composed of the RC time constant circuit and the two-stage inverting amplifier of FIG. Input signal A
A signal D 'which outputs a logic "L" is detected when a match is detected with the signal C' of the output of the first inverting amplifier 3 which is an amplifier which outputs an output signal having a phase opposite to that of the first inverting amplifier 3. I do.

TG6の制御端子には、EX-ORゲート5の出力端子が接続
されており、前記EX-ORゲート5の出力の信号DによりT
G6はコントロールされる。
The output terminal of the EX-OR gate 5 is connected to the control terminal of TG6.
G6 is controlled.

さらに、EX-ORゲート5の出力の信号Dが論理“L"の
とき抵抗1と容量2により構成されたRC時定数回路によ
る積分の信号Bを入力信号Aと同相となる出力の信号C
を出力する増幅器であるところの第2の反転増幅器4の
出力の信号Cの論理レベルに強制的に引き込むように、
RC時定数回路の出力端子であるところの抵抗1と容量2
が接続された端子は第1の反転増幅器3の入力端子に接
続されると共に、TG6を介して第2の反転増幅器4の出
力端子に接続する構成をなしている。
Further, when the signal D at the output of the EX-OR gate 5 is logic "L", the signal B of the integration by the RC time constant circuit constituted by the resistor 1 and the capacitor 2 is converted to the signal C of the output having the same phase as the input signal A.
Is forcibly pulled into the logic level of the signal C at the output of the second inverting amplifier 4, which is an amplifier that outputs
Resistance 1 and capacitance 2 which are output terminals of RC time constant circuit
Is connected to the input terminal of the first inverting amplifier 3 and connected to the output terminal of the second inverting amplifier 4 via TG6.

このとき、第2の反転増幅器4及び前記TG6のON抵抗
は、RC時定数回路を構成する抵抗1に比べて低く設計さ
れている。
At this time, the ON resistance of the second inverting amplifier 4 and the TG 6 is designed to be lower than the resistance 1 constituting the RC time constant circuit.

第2図は、本発明のノイズ除去回路のタイムチャート
図である。入力信号Aは第4図と同様であるが、積分の
信号Bは入力信号Aと第1の反転増幅器3の出力の信号
C′との論理が一致したとき、EX-ORゲート5の出力の
信号Dが論理“L"となり、TG6を導通状態として、前記R
C時定数回路による積分の信号Bを強制的に第2の反転
増幅器の出力の信号の論理レベルに引き込む。
FIG. 2 is a time chart of the noise elimination circuit of the present invention. The input signal A is the same as that shown in FIG. 4, but the integration signal B is the output of the EX-OR gate 5 when the logic of the input signal A matches the signal C 'of the output of the first inverting amplifier 3. The signal D becomes logic "L", and TG6 is made conductive, and R
The signal B of the integration by the C time constant circuit is forcibly pulled into the logic level of the output signal of the second inverting amplifier.

RC時定数回路による積分の信号Bが強制的に第2の反
転増幅器の出力の信号の論理レベルに引き込まれるた
め、RC時定数回路の出力である積分の信号Bは、第1の
反転増幅器の出力を反転させる信号波形とはならない。
Since the integration signal B of the RC time constant circuit is forcibly pulled to the logic level of the signal output from the second inverting amplifier, the integration signal B output from the RC time constant circuit is output from the first inverting amplifier. It does not have a signal waveform that inverts the output.

このようにして、第2の反転増幅器4の出力の信号C
にはヒゲ状のノイズの影響が完全に除去されている。
Thus, the signal C at the output of the second inverting amplifier 4 is
Has completely eliminated the effects of beard-like noise.

〔発明の効果〕〔The invention's effect〕

本発明のノイズ除去回路において、RC時定数を0.5〜
3マイクロ秒に合わせれば、ビデオ信号の同期分離回路
出力からノイズを除去し、正確な水平同期信号を取り出
すことができるため、電解強度が弱い地域に於て画質の
向上が期待できる。
In the noise elimination circuit of the present invention, the RC time constant is set to 0.5 to
If the time is adjusted to 3 microseconds, noise can be removed from the output of the video signal sync separation circuit, and an accurate horizontal sync signal can be extracted. Therefore, an improvement in image quality can be expected in an area where the electrolytic strength is weak.

またさらに、6〜25マイクロ秒に合わせることによ
り、水平同期信号から垂直同期信号だけを取り出すこと
もできる他、ポケットベルや他のデータ通信装置におい
てもAM或はFM復調信号からデジタルデータを取り出す場
合に威力を発揮するなど、応用範囲が広く、産業上に大
きく貢献する。
Furthermore, by adjusting the time to 6 to 25 microseconds, it is possible to extract only the vertical synchronization signal from the horizontal synchronization signal, and also to extract digital data from the AM or FM demodulated signal in a pager or other data communication device. It has a wide range of applications, such as the ability to demonstrate its power, and greatly contributes to the industry.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明のノイズ除去回路の回路図、第2図は本
発明のノイズ除去回路の動作を示すタイムチャート図、
第3図は従来のノイズ除去回路の回路図、第4図は従来
のノイズ除去回路の動作を示すタイムチャート図であ
る。 1……抵抗、2……容量、3……第1の反転増幅器、4
……第2の反転増幅器、5……EX-ORゲート(イクスク
ルーシブ・オア・ゲート)、6……TG(トランスミッシ
ョン・ゲート)。
FIG. 1 is a circuit diagram of the noise elimination circuit of the present invention, FIG. 2 is a time chart showing the operation of the noise elimination circuit of the present invention,
FIG. 3 is a circuit diagram of a conventional noise elimination circuit, and FIG. 4 is a time chart showing the operation of the conventional noise elimination circuit. 1 ... resistance, 2 ... capacitance, 3 ... first inverting amplifier, 4
... Second inverting amplifier, 5... EX-OR gate (exclusive or gate), 6... TG (transmission gate).

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】ノイズ除去回路に入力する入力信号を積分
するRC時定数回路と前記RC時定数回路からの積分信号を
増幅し2値化して出力信号を送出する少なくとも2段の
増幅器からなるノイズ除去回路に於いて、 イクスクルーシブ・オア・ゲートと前記イクスクルーシ
ブ・オア・ゲートの出力信号によりコントロールされる
トランスミッション・ゲートとを設け、前記トランスミ
ッション・ゲートを介して前記RC時定数回路の積分信号
が前記入力信号と同相の出力信号を出力する前記増幅器
の出力端子に接続されており、さらに前記入力信号と逆
相となる前記増幅器の出力信号と前記入力信号が論理一
致の時には前記トランスミッション・ゲートを導通と
し、不一致の時には非導通状態にする構成を成したこと
を特徴とするノイズ除去回路。
A noise comprising an RC time constant circuit for integrating an input signal input to a noise removing circuit, and at least two stages of amplifiers for amplifying and binarizing an integrated signal from the RC time constant circuit and sending out an output signal. In the elimination circuit, an exclusive OR gate and a transmission gate controlled by an output signal of the exclusive OR gate are provided, and integration of the RC time constant circuit is performed via the transmission gate. A signal is connected to an output terminal of the amplifier that outputs an output signal having the same phase as the input signal, and further, when the output signal of the amplifier that is out of phase with the input signal is logically coincident with the input signal, the transmission signal is output. A noise elimination circuit having a configuration in which a gate is turned on and a non-conduction state is set when a mismatch occurs.
JP62047612A 1987-03-04 1987-03-04 Noise removal circuit Expired - Fee Related JP2573202B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62047612A JP2573202B2 (en) 1987-03-04 1987-03-04 Noise removal circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62047612A JP2573202B2 (en) 1987-03-04 1987-03-04 Noise removal circuit

Publications (2)

Publication Number Publication Date
JPS63215169A JPS63215169A (en) 1988-09-07
JP2573202B2 true JP2573202B2 (en) 1997-01-22

Family

ID=12780048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62047612A Expired - Fee Related JP2573202B2 (en) 1987-03-04 1987-03-04 Noise removal circuit

Country Status (1)

Country Link
JP (1) JP2573202B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5551978B2 (en) * 2010-06-25 2014-07-16 パナソニック デバイスSunx株式会社 Noise filter

Also Published As

Publication number Publication date
JPS63215169A (en) 1988-09-07

Similar Documents

Publication Publication Date Title
JP2573202B2 (en) Noise removal circuit
US5130785A (en) Integrated synchronizing signal separating circuit for generating a burst gate pulse
KR950007470A (en) TV's video gain automatic control circuit
JP2946597B2 (en) Noise removal circuit
KR900007853Y1 (en) Video signal detecting time reducing circuit
KR970005108Y1 (en) Mode selecter for monitor
JPH0767144B2 (en) Image signal synchronization circuit
KR830000753Y1 (en) Synchronous Separation Circuit
JPH0379162A (en) Vertical oscillation circuit
KR900001528Y1 (en) Multi horizontal vertical synchronous uniting circuit
KR900007386Y1 (en) Syn seperating circuits of satellite receiver
KR910002116Y1 (en) Audio video input signal automatic converted circuits
JPH078016B2 (en) Horizontal AFC circuit
KR950005041B1 (en) Image signal wave form set-form circuit
KR0137212Y1 (en) Sync. separating circuit
JPS62133483A (en) Synchronizing circuit for image display unit
JPH0159787B2 (en)
JPH01302988A (en) Burst signal formation circuit
KR19980043009U (en) Horizontal / Vertical Synchronization Signal Stabilization Circuit
JPH0413375A (en) Synchronizing separator circuit
JPS63202185A (en) Vertical synchronizing separator circuit
JPS6187475A (en) Horizontal synchronizing circuit
JP2000224241A (en) Waveform shaping circuit and receiver using it
JPS61158273A (en) Separating circuit for vertical synchronizing signal
JPS62295579A (en) Video muting circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees