JP2571110B2 - 荷電ビームを用いたパタン寸法測定方法およびその装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、VLSI等の半導体、絶縁物等のパタンに荷電
ビームを照射し、反射電子または二次電子を検出してパ
タン幅を測定する場合に用いられるもので、チャージア
ップの影響を除去して精度よく測定するためのパタン寸
法測定方法、およびその装置に関するものである。

（従来の技術） LSI等のパタン寸法の微細化に伴って、荷電ビームを
用いた寸法測長装置が用いられている。この種の装置で
は、測定パタンに垂直な方向に電子ビームを走査し、反
射電子または二次電子を検出することにより、測定パタ
ンに垂直な方向の二次電子信号波形を得ている。この信
号波形に適当なスライスレベルを設定する等の処理を行
い、被測定パタンの寸法を得ている。

二次電子信号波形から寸法を測定する各種手法を用い
た方法・装置としては、二次電子信号に適当なスライス
レベルを設定して２値化し、その立上がりと立下がりの
間隔からパタン寸法を測定する方法が広く用いられてい
る他、エッジ／ベースラインそれぞれを直線で近似し、
２直線の交点の間隔からパタン寸法を測定する寸法測定
装置（特開昭61−80011「寸法測定装置」）等が提案さ
れている。

このようにパタン寸を測定するための二次電子信号波
形を取込む動作において、ビーム電流を増加すると信号
波形のS/N比はよくなるが、チャージアップが生じ、信
号波形が歪む。このため、S/N比を向上して測定精度を
高めるために、通常は、ビーム電流を増加せずにライン
走査を繰り返し行い、その波形を加算して二次電子信号
波形を得ている。第６図は、従来の二次電子信号波形取
込み方法を示した図である。この図では８ラインの平均
を行う場合を例示している。測定パタンに垂直な方向に
ライン走査を繰り返し行い、各ラインの１次元波形メモ
リ１〜８に格納した後、各波形を加算平均している。こ
の時、チャージアップの影響を低減するために、ライン
走査の開始位置をパタン方向に少しずつずらしている。
しかし、このようにラインスキャンを繰り返し行う場
合、CRTの画像表示やメモリへの書込みと同期をとるた
めに、スキャンの始めの位置（第６図でラインスキャン
の開始位置）でビームをとめている。このため、試料
の特定箇所に多くの荷電粒子が照射されるため、チュー
ジアップによる波形歪みを引き起こしやすい。即ち、ビ
ームパタンに垂直な方向にスキャンしているため、取込
み二次電子信号波形全体にその影響が及ぶ。

第７図は、その現象を説明するための図であり、加速
電圧を変えてレジストパタンの二次電子信号波形を従来
法より取り込んだ例を示している。（ａ）ではチャージ
アップの影響は殆どなく、基準線（グランドレベル）の
パタン間での変化、パタン間の信号波形の変化は小さい
が、S/N比はよくない。しかし、S/N比を向上するため、
加速電圧を増加する等を行うと、（ｂ）のようにパタン
部分の波形の非対称性が大きくなったり、信号波形内の
隣接パタン間ばらつきが大きくなる。あるいは、グラン
ドレベルの場所による変化が大きくなる。このようにチ
ャージアップの影響は、１次元取込み波形の全体にその
影響が及んでしまう。通常、パタン寸法を自動測定する
ためには、スライスレベル等の解析条件を決めて置かな
ければならないが、このような波形の変化は、同一条件
による測定を困難にするため、測定精度、再現性の低下
をもたらす。

（発明が解決しようとする課題） 本発明は、荷電ビームを用いたパタン幅測定におい
て、チャージアップにより取込み二次電子波形が乱れる
と、測定精度が低下することを防ぐために、チャージア
ップの影響を受けないように二次電子波形を取り込むこ
とを目的としている。

従来技術の項で述べたように、荷電ビームをパタンに
垂直に走査した場合、走査開始位置のチャージアップの
影響は、１次元取込み波形の全体にその影響が及んでし
ます。このため測定しようとする中心付近の信号波形に
悪影響を及ぼすことになる。この影響は、S/N比を上げ
るためにビーム電流、加速電圧を上昇した場合に顕著で
ある。

（課題を解決するための手段） 本発明は（ｉ）電荷ビームの偏向方向が、被測定パタ
ンに平行になるようにビームの偏向方向を選択してライ
ン走査を行い、（ii）次に前記ライン走査の開始位置を
当該パタンに垂直な方向にずらしながら、反射電子また
は二次電子信号を検出・蓄積し、（iii）前記（ｉ）及
び（ii）の操作を繰り返し、パタンに平行な方向の二次
電子信号を加算して、パタンに垂直な方向の二次電子信
号波形を得、（iv）前記の信号波形から、当該パタンの
パタン幅を測定する荷電ビームを用いたパタン寸法測定
方法。

さらに本発明は（ｉ）荷電ビームの偏向方向が、被測
定パタンに平行になるようにウェハの向きを回転してラ
イン走査を行い、（ii）前記ライン走査位置を当該バタ
ンに垂直な方向にずらしながら、反射電子または二次電
子信号を検出・蓄積し、（iii）前記（ｉ）及び（ii）
の操作を繰り返し、パタンに平行な方向の二次電子信号
を加算して、パタンに垂直な方向の二次電子信号波形を
得（iv）前記の信号波形から、当該パタンのパタン幅を
測定する荷電ビームを用いたパタン寸法測定方法。

さらに本発明は（ｉ）荷電ビームを互いに直交する２
つの方向に偏向するための第1,第２の偏向器と前記の偏
向器を制御する第1,第２の偏向回路と、（ii）前記荷電
ビームがパタンに当って発生する二次電子を検出する二
次電子検出器と二次電子検出回路と、（iii）前記二次
電子検出回路の出力（二次電子信号量）を第1,第２の偏
向回路の出力信号に同期して蓄積するメモリと、（iv）
前記メモリ内のデータをパタンに平行な第１の偏向の向
きに加算してパタンに垂直な方向の二次電子信号波形を
メモリに格納するための加算回路と、（ｖ）前記の格納
された二次電子信号波形からエッジを検出してパタン寸
法を求める演算部とを備える荷電ビームを用いたパタン
寸法測定装置。

さらに本発明は（ｉ）荷電ビームを互いに直交する２
つの方向に偏向するため第1,第２の偏向器と前記の偏向
器を制御する第1,第２の偏向回路と、（ii）前記荷電ビ
ームによってパタンより発生する二次電子を検出する二
次電子検出器と二次電子検出回路と、（iii）前記二次
電子検出回路の出力（二次電子信号量）を第１の偏向回
路の出力信号に同期して加算する加算回路と、（iv）前
記加算回路の出力を第１の偏向回路の出力信号に同期し
て、第２の偏向回路の出力信号で指定されるメモリ位置
に格納する制御回路と、（ｖ）前記の格納された二次電
子信号波形からエッジを検出してパタン寸法を求める演
算部とを備える荷電ビームを用いたパタン寸法測定位
置。

要約すれば本発明はスキャンの方向を、パタンに平行
な向きに行い、その加算を記憶する動作を順次行い、前
記パタンに垂直な１次元取込み波形でのチャージアップ
の影響を、走査開始位置近傍に集中させることにより測
定しようとする中心付近の信号波形にはチャージアップ
の影響が及ばないようにする。

このため、パタンの方向によって、ビームのスキャン
方向（偏向方向）を選択する、あるいは、偏向方向は同
じにしてウエハの向きを回転することにより、ビームの
偏向方向とパタンの方向を同じにして波形の取込みを行
うものである。

（作 用） 本発明の方法は、測長における波形取込みを、パタン
に平行な向きに行い加算してゆく処理を繰り返すことに
より、走査開始位置のチャージアップの影響が、実際に
測定しようとする１次元取込み波形の中央付近に及ばな
いようにしている。このため、チャージアップが生じに
くくなる作用がある。

（実施例） 次に本発明の実施例について説明する。

なお実施例は一つの例示であって、本発明の精神を逸
脱しない範囲で、種々の変更あるいは改良を行いうるこ
とは云うまでもない。

第１図は、本発明の実施例を示しており、被測定パタ
ンを測定する場合の荷電ビームの走査方法を示した図で
ある。被測定パタンに垂直な方向の１次元波形を高いS/
N比で取り込むために、以下の手順で波形の取込みを行
う。

（ｉ） パタンに平行な方向にビームをライン走査し、
その信号メモリの対応する場所に格納する。

（ii） 次にラインの走査開始位置を，・・・と順
次ずらして前記（ｉ）の作業を繰り返す。

（iii） 前記（ｉ），（ii）により得られた信号を、
パタンに平行な方向に加えて、パタンに垂直な方向の１
次元の二次電子信号波形を最終的にメモリに得る。

第１図は、パタンがＹ方向に長い場合を示すもので、
Ｘ方向の１次元波形を得たい場合である。この場合に
は、第１図のようにライン走査をＹ方向に行い、順次Ｘ
方向にずらしていき、Ｙ方向に加算することによりＸ方
向の１次元波形を得る。パタンがＸ方向の長い場合に
は、ライン走査をＸ方向に行い、Ｙ方向にずらしてゆ
き、Ｘ方向には加算することによりＹ方向の１次元波形
を得る。このように、取込みのスキャンの方向は、測定
対称パタンの方向によって変える。また、この時、画面
表示用CRTの偏向方向（X,Y）も同時に入れ換えることに
より、表示画面上のパタンの向きを、正規の方向（実際
のパタンの向き）に表示することができる。

上述のように、信号を取り込んだ後に加算処理を行っ
て１次元波形を得てもよいが、１ラインごとに加算し
て、メモリに格納する処理を繰り返して１次元波形を得
ても良い。この方法によれば、同じバッファで加速処理
を行うことができるので、バッファメモリを節約できる
だけでなく、第６図の従来法のようにすべてのライン走
査を終了した後乾燥処理を行わずに、１ラインごとに加
算処理を順次行うことができるため、パイプライン処理
により高速化を図ることができる。

第２図はＬ＆Ｓの二次電子信号波形を本発明の方法に
より得た（ｂ）と、従来方法により得た（ａ）を比較し
た図である。（ａ）では、チャージアップによる波形の
変化が取込み波形全体におよび、始めの方のライン部分
の波形と終わりの部分の波形形状が異なり、寸法誤差が
生じやすい。一方、（ｂ）では、走査開始位置に近い端
の部分は、電荷が溜まりやすく二次電子信号量が多い
が、それ以降の部分では場所による波形の変化が少な
い。また、波形の左右の非対称性も小さく、グランドレ
ベルの場所による変化も小さい。このため、精度の高い
測定を行うことができる。

第３図は、本発明の他の実施例を示している。第１図
では。ビームの偏向方向をX,Y切り換えて行っている
が、ビームの偏向方向は変えずにウェハを回転する方法
である。ビームの偏向方向がＸ方向であるとする。
（ａ）のように被測定パタンの方向がＸ方向であれば、
そのままの向きでパタンに平行なスキャンにより波形取
込みを行うことが可能である。しかし、（ｂ）のように
パタンがＹ方向の場合には、そのままの偏向方向では、
スキャン方向がパタンと直交し、パタンと平行な方向の
スキャンができない。この場合、（ｃ）のように、ウェ
ハを90゜回転することにより、パタンと平行な向きのス
キャンにより波形取込みを行うことができる。この時、
ウェハの回転により、ステージの位置が異なる。このず
れは、あらかじめ、ステージ座標系とウェハ座標系での
回転量、原点ずれを求めておくことにより、補正するこ
とができる。

第４図は、本発明の方法を行う装置の１例を示した図
である。図において、１は荷電ビーム、２は偏向器、３
は高圧電源、４は偏向回路、５は二次電子検出器、６は
二次電子検出回路、７は加算回路、８はメモリ、９は制
御回路、10は演算部を示す。

この装置は、メモリに取り込んだ後にライン走査分の
信号を加算するかわりに、１ライン走査ごとに加算、蓄
積して１次元波形を得る構成である。所定の電圧で加速
されたビーム１を、偏向器２に加える電圧（電磁コイル
を用いた偏向器では流す電流量）を偏向回路３により制
御し、高圧電源４を介して偏向電圧を変えることにより
X,Yの２方向にスキャンする。一方、ビーム１が試料
（ウェハ）上に照射されると、反射電子や二次電子が放
出され、これらを二次電子検出器で検出し、その信号量
を二次電子検出回路６（アンプ）で電圧に変換してい
る。通常のSEM等では、この信号を偏向回路の出力信号
に同期してCRTに表示したり、画像メモリに蓄積したり
している。本発明では、二次電子検出回路６の出力を直
接メモリに入力せずに、加算回路７を介して加算してか
ら、偏向回路３の出力に同期してメモリ８に１次元波形
として記憶する。制御回路９は、加算回路７の加算、メ
モリへの格納を制御するものである。10はメモリに格納
された二次電子信号波形からエッジを検出し、パタン寸
法を算出する演算部である。エッジ部分を検出し、この
間隔を画素単位で求める。一方、偏向回路３の振幅から
得られる倍率でパタン寸法を換算する。エッジ検出の方
法は、スライスレベルによる２値化、ピーク間隔検出、
最大傾斜位置間隔検出等、いずれを用いてもよい。ま
た、第４図では、静電型の偏向器を用いているが、電磁
レンズを偏向器に用いてもよいことは、言うまでもな
い。

第５図は第４図の装置の二次電子信号波形取込み動作
手順を説明するためのタイミングチャートである。パタ
ンがＹ方向に長く、Ｘ方向の１次元波形を取り込む場合
を例に説明する。通常はこのような場合、ビームをＸ方
向にスキャンして、このスキャンに同期して画像メモリ
に波形データを取り込む。本発明では、先ずＸ方向の偏
向電圧（偏向信号Ｂ）を一定にしたままＹ方向の偏向電
圧（偏向信号Ａ）を順次変化させてビームをＹ方向にス
キャンする。この時の二次電子信号を偏向信号１の１ス
テップごとに加算回路で加算する。Ｙ方向のスキャンが
終了したらＹ方向の偏向電圧は元に戻す。この信号によ
り、加算信号を、メモリに記憶して加算用のバッファを
クリアする。メモリの記憶位置は、Ｘ方向の偏向電圧に
よってきめる。加算信号をメモリに格納したらＸ方向の
偏向信号Ｂを１ステップ増加する。以上の繰り返しによ
り、Ｘ方向の１次元波形がメモリ以上に蓄積される。

このような波形の取得を連続して行うような場合、ス
キャン開始位置でスキャンを停止し、CRTやメモリとの
タイミングをとる。この時、ビームがオンされたままで
あると、その時のチャージの影響が出やすい。従って、
停止時にブランキングによりビームをオフすると、チャ
ージアップの影響は一層除去することができる。

なお、第４図では、静電型の偏向器を用いているが、
電磁レンズの偏向器を用いてよいことは、言うまでもな
い。

（発明の効果） 本発明の方法は、測長における波形取込みを、パタン
に平行な向きに繰り返すようにスキャンの偏向方向を選
択することにより、走査開始位置のチャージアップの影
響が、実際に測定しようとする１次元取込み波形の中央
付近に及ばないようにしている。このため、チャージア
ップの影響を低減した測定ができる。また、この方法は
取り込みと加算処理をパイプライン処理できるため、メ
モリの節約、高速化を図ることができる利点がある。

本発明の方法、装置は、パタン寸法の測定装置だけで
なく、二次電子信号波形、画像を用いてパタンの欠陥を
検出する検査装置やSEM等に広く用いることができる。

またこの方法、およびその装置は、パタン幅測定以外
にも、観察SEM、欠陥検出等の検査装置においてチャー
ジアップの影響を除去した波形を得ることに用いること
ができる。

【図面の簡単な説明】

第１図は、本発明による二次電子信号波形取込み方法の
実施例を示した図、第２図は、本発明の方法で得た二次
電子信号波形（ａ）と、従来方法により得た二次電子信
号波形（ｂ）を比較した図である。第３図（ａ），
（ｂ），（ｃ）は、本発明による二次電子信号波形取込
み方法の別の実施例を示した図である。第４図は本発明
の装置の１例を示した図、第５図は、その動作を説明す
るためのタイミングチャートである。第６図（ａ），
（ｂ）は、従来の二次電子信号波形取込み方法を示した
図第７図（ａ），（ｂ）は従来方法によるチャージアッ
プの影響を説明するための図を示す。 １……荷電ビーム、２……偏向器、３……高圧電源、４
……偏向回路、５……二次電子検出器、６……二次電子
検出回路、７……加算回路、８……メモリ、９……制御
回路、10……演算部。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】（ｉ） 電荷ビームの偏向方向が、被測定
   パタンに平行になるようにビームの偏向方向を選択して
   ライン走査を行い、 （ii） 次に前記ライン走査の開始位置を当該パタンに
   垂直な方向にずらしながら、反射電子または二次電子信
   号を検出・蓄積し、 （iii） 前記（ｉ）及び（ii）の操作を繰り返し、パ
   タンに平行な方向の二次電子信号を加算して、パタンに
   垂直な方向の二次電子信号波形を得、 （iv） 前記の信号波形から、当該パタンのパタン幅を
   測定することを特徴とする荷電ビームを用いたパタン寸
   法測定方法。
2. 【請求項２】（ｉ） 荷電ビームの偏向方向が、被測定
   パタンに平行になるようにウェハの向きを回転してライ
   ン走査を行い、 （ii） 前記ライン走査の位置を当該パタンに垂直な方
   向にずらしながら、反射電子または二次電子信号を検出
   ・蓄積し、 （iii） 前記（ｉ）及び（ii）の操作を繰り返し、パ
   タンに平行な方向の二次電子信号を加算して、パタンに
   垂直な方向の二次電子信号波形を得、 （iv） 前記の信号波形から、当該パタンのパタン幅を
   測定することを特徴とする荷電ビームを用いたパタン寸
   法測定方法。
3. 【請求項３】（ｉ） 荷電ビームを互いに直交する２つ
   の方向に偏向するための第1,第２の偏向器と前記偏向器
   を制御する第1,第２の偏向回路と、 （ii） 前記荷電ビームがパタンに当って発生する二次
   電子を検出する二次電子検出器と二次電子検出回路と （iii） 前記二次電子検出回路の出力（二次電子信号
   量）を第1,第２の偏向回路の出力信号に同期して蓄積す
   るメモリと、 （iv） 前記メモリ内のデータをパタンに平行な第１の
   偏向の向きに加算してパタンに垂直な方向の二次電子信
   号波形をメモリに格納するための加算回路と、 （ｖ） 前記の格納された二次電子信号波形からエッジ
   を検出してパタン寸法を求める演算部とを備えることを
   特徴とする荷電ビームを用いたパタン寸法測定装置。
4. 【請求項４】（ｉ） 荷電ビームを互いに直交する２つ
   の方向に偏向するための第1,第２の偏向器と前記の偏向
   器を制御する第1,第２の偏向回路と、 （ii） 前記荷電ビームによってパタンより発生する二
   次電子を検出する二次電子検出器と二次電子検出回路
   と、 （iii） 前記二次電子検出回路の出力（二次電子信号
   量）を第１の偏向回路の出力信号に同期して加算する加
   算回路と、 （iv） 前記加算回路の出力を第１の偏向回路の出力信
   号に同期して、第２の偏向回路の出力信号で指定される
   メモリ位置に格納する制御回路と、 （ｖ） 前記の格納された二次電子信号波形からエッジ
   を検出してパタン寸法を求める演算部とを備えることを
   特徴とする荷電ビームを用いたパタン寸法測定位置。