JP2569573B2 - 撮像装置 - Google Patents
撮像装置Info
- Publication number
- JP2569573B2 JP2569573B2 JP62169483A JP16948387A JP2569573B2 JP 2569573 B2 JP2569573 B2 JP 2569573B2 JP 62169483 A JP62169483 A JP 62169483A JP 16948387 A JP16948387 A JP 16948387A JP 2569573 B2 JP2569573 B2 JP 2569573B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- unit
- signal
- imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000003384 imaging method Methods 0.000 title claims description 23
- 230000006870 function Effects 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Picture Signal Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、低照度下でも良好な撮像画像を得られる撮
像装置に関する。
像装置に関する。
従来、固体撮像素子を用いるテレビ・カメラは、
（１）高輝度被写体や動きの速い被写体に弱い、（２）
低照度下では感度が悪いなどの弱点を持っていた。しか
し近年、半導体技術の進歩により固体撮像素子の高解像
度化が進むと共に、上記弱点を克服する新機能が開発さ
れた。特に、高速シャッタ機能は、動きの速い被写体が
尾を引くようになる画質劣化を改善し、撮像素子の電荷
蓄積時間を可変にすることにより自動露出調整機能を持
たせることを可能にした。他方、低照度低下での撮影の
ための、感度改善方法としては、固体撮像素子の電荷蓄
積時間を、標準テレビ信号の１フィールド期間（1/60
秒）より長くし、撮像素子からの出力時間が得られない
期間については、フィールド・メモリの記憶信号で代替
又は補間して、全体的には標準テレビ・レートの映像信
号を形成する方法が提案されている。
（１）高輝度被写体や動きの速い被写体に弱い、（２）
低照度下では感度が悪いなどの弱点を持っていた。しか
し近年、半導体技術の進歩により固体撮像素子の高解像
度化が進むと共に、上記弱点を克服する新機能が開発さ
れた。特に、高速シャッタ機能は、動きの速い被写体が
尾を引くようになる画質劣化を改善し、撮像素子の電荷
蓄積時間を可変にすることにより自動露出調整機能を持
たせることを可能にした。他方、低照度低下での撮影の
ための、感度改善方法としては、固体撮像素子の電荷蓄
積時間を、標準テレビ信号の１フィールド期間（1/60
秒）より長くし、撮像素子からの出力時間が得られない
期間については、フィールド・メモリの記憶信号で代替
又は補間して、全体的には標準テレビ・レートの映像信
号を形成する方法が提案されている。
しかし、上記の感度改善方法では、先ず第１に、電荷
蓄積時間が長くなり撮像素子の温度が高くなると、蓄積
電荷の中で暗電流によるノイズ成分の絶対量が多くな
り、S/Nが悪化する。第２に、スポット光の如き被写体
を撮影したときのブルーミングが、通常の1/60秒の蓄積
時間の場合に比べ深刻になる。
蓄積時間が長くなり撮像素子の温度が高くなると、蓄積
電荷の中で暗電流によるノイズ成分の絶対量が多くな
り、S/Nが悪化する。第２に、スポット光の如き被写体
を撮影したときのブルーミングが、通常の1/60秒の蓄積
時間の場合に比べ深刻になる。
そこで、本発明は、これらの問題点を解決し、撮像素
子の電荷蓄積時間を変えることなしに、実質的に感度の
向上を図った撮像装置を提示することを目的とする。
子の電荷蓄積時間を変えることなしに、実質的に感度の
向上を図った撮像装置を提示することを目的とする。
本発明に係る撮像装置は、被写体像を電気信号に変換
し連続的に複数の画面の電気信号を出力する撮像手段
と、前記撮像手段の出力を記憶する記憶手段と、前記記
憶手段の出力を記録するための記録手段と、前記記憶手
段の出力に所定の係数をかけた後、前記撮像手段の出力
に加算してから再び前記記憶手段に記憶させる為の加算
制御手段と、前記記憶手段の出力信号のレベルが所定の
レベルより大きくなった場合には前記撮像手段の出力を
前記加算制御手段に供給するのを停止することによって
前記記憶手段から繰り返し静止画を記録手段に供給し、
その後、前記記憶手段の出力信号のレベルが所定のレベ
ルより下がった場合には再び前記撮像手段の出力を前記
加算制御手段に供給することによって前記記憶手段にお
ける加算動作を行ないつつ前記記憶手段の出力を連続的
に前記記録手段に供給するように制御する記録制御手段
とを有することを特徴とする。
し連続的に複数の画面の電気信号を出力する撮像手段
と、前記撮像手段の出力を記憶する記憶手段と、前記記
憶手段の出力を記録するための記録手段と、前記記憶手
段の出力に所定の係数をかけた後、前記撮像手段の出力
に加算してから再び前記記憶手段に記憶させる為の加算
制御手段と、前記記憶手段の出力信号のレベルが所定の
レベルより大きくなった場合には前記撮像手段の出力を
前記加算制御手段に供給するのを停止することによって
前記記憶手段から繰り返し静止画を記録手段に供給し、
その後、前記記憶手段の出力信号のレベルが所定のレベ
ルより下がった場合には再び前記撮像手段の出力を前記
加算制御手段に供給することによって前記記憶手段にお
ける加算動作を行ないつつ前記記憶手段の出力を連続的
に前記記録手段に供給するように制御する記録制御手段
とを有することを特徴とする。
上記手段により、撮像出力を繰り返し加算することに
よって所定レベルに達するまで記憶手段で蓄積しなが
ら、連続的に記録手段に記録する。その後、記憶手段の
出力が低下した場合には再び撮撮影画像を記憶手段で加
算蓄積しつつ連続して記録手段に供給して記録させる。
このようにすることで、常に、ほぼ適正レベルの連続画
像を記録できる。
よって所定レベルに達するまで記憶手段で蓄積しなが
ら、連続的に記録手段に記録する。その後、記憶手段の
出力が低下した場合には再び撮撮影画像を記憶手段で加
算蓄積しつつ連続して記録手段に供給して記録させる。
このようにすることで、常に、ほぼ適正レベルの連続画
像を記録できる。
以下、図面を参照して本発明の実施例を説明する。
第１図は、カメラ一体型VTRに本発明を適用した一実
施例の構成ブロック図を示す。10は固体撮像素子及びそ
の駆動回路からなる撮像回路である。撮像回路10は、ク
ロック発生回路12からのクロックをもとに、R,G,Bの撮
像信号を出力する。マトリックス回路14はそのR,G,Bの
各信号から、Ｙ（＝0.3R＋0.59G＋0.11B）,R−Y,B−Ｙ
の各信号を形成する。処理回路16,18,20は各々、Y,R−
Y,B−Ｙ信号を受け、それぞれにγ補正、アパーチャ補
正などの処理を施す。多重化回路22は、処理回路16〜20
からのY,R−Y,B−Ｙ信号を時分割多重して出力する。多
重化回路22の具体的構成を第３図に示す。
施例の構成ブロック図を示す。10は固体撮像素子及びそ
の駆動回路からなる撮像回路である。撮像回路10は、ク
ロック発生回路12からのクロックをもとに、R,G,Bの撮
像信号を出力する。マトリックス回路14はそのR,G,Bの
各信号から、Ｙ（＝0.3R＋0.59G＋0.11B）,R−Y,B−Ｙ
の各信号を形成する。処理回路16,18,20は各々、Y,R−
Y,B−Ｙ信号を受け、それぞれにγ補正、アパーチャ補
正などの処理を施す。多重化回路22は、処理回路16〜20
からのY,R−Y,B−Ｙ信号を時分割多重して出力する。多
重化回路22の具体的構成を第３図に示す。
第３図において、サンプル・ホールド（S/H）回路70,
71,72は、以下のタイミングで入力のY,R−Y,B−Ｙ信号
をサンプル・ホールドする。即ち、モノマルチ（MM）74
はクロック発生回路12からの3fSC（fSCは色副搬送波の
周波数）のクロック（第４図（ａ））の立ち上がりに同
期してパルス（第４図（ｃ））を出力し、このパルスは
S/H回路70、フリップ・フロップ（FF）76及びオア回路7
8に印加される。FF76は入力パルスに同期して出力を反
転し、1/2分周器として機能する。FF76の出力波形を第
４図（ｆ）に示す。モノマルチ（MM）78はFF76の出力の
立ち上がりに同期してパルス（第４図（ｈ））を出力す
る。S/H回路71はMM78の出力パルスに応答してＲ−Ｙ信
号をサンプル・ホールドする。FF76の出力はインバータ
80により反転され（第４図（ｇ））、モノマルチ82は、
インバータ80の出力の立ち上がりに同期したパルス（第
４図（ｉ））をS/H回路72にサンプリング・パルスとし
て印加する。
71,72は、以下のタイミングで入力のY,R−Y,B−Ｙ信号
をサンプル・ホールドする。即ち、モノマルチ（MM）74
はクロック発生回路12からの3fSC（fSCは色副搬送波の
周波数）のクロック（第４図（ａ））の立ち上がりに同
期してパルス（第４図（ｃ））を出力し、このパルスは
S/H回路70、フリップ・フロップ（FF）76及びオア回路7
8に印加される。FF76は入力パルスに同期して出力を反
転し、1/2分周器として機能する。FF76の出力波形を第
４図（ｆ）に示す。モノマルチ（MM）78はFF76の出力の
立ち上がりに同期してパルス（第４図（ｈ））を出力す
る。S/H回路71はMM78の出力パルスに応答してＲ−Ｙ信
号をサンプル・ホールドする。FF76の出力はインバータ
80により反転され（第４図（ｇ））、モノマルチ82は、
インバータ80の出力の立ち上がりに同期したパルス（第
４図（ｉ））をS/H回路72にサンプリング・パルスとし
て印加する。
また、3fSCのクロックはインバータ84により反転され
（第４図（ｂ））、モノマルチ（MM）86はインバータ84
の出力の立ち上がりに同期したパルス（第４図（ｄ））
を出力する。オア回路78は、MM74及び同86の出力の論理
和（第４図（ｅ））を出力する。S/H回路70〜72の出力
の何れかを選択するスイッチ88は、オア回路78の出力に
よって切り換えられる。スイッチ88の出力は第４図
（ｊ）に示す時分割多重信号になる。C1は一方の色差信
号であり、C2は他方の色差信号である。オア回路78の出
力は1/2周期相当の時間遅延量の遅延回路90にも供給さ
れる。遅延回路90の出力（第４図（ｋ））は、第１図の
A/D変換器26、メモリ制御回路34及びD/A変換器36に供給
される。
（第４図（ｂ））、モノマルチ（MM）86はインバータ84
の出力の立ち上がりに同期したパルス（第４図（ｄ））
を出力する。オア回路78は、MM74及び同86の出力の論理
和（第４図（ｅ））を出力する。S/H回路70〜72の出力
の何れかを選択するスイッチ88は、オア回路78の出力に
よって切り換えられる。スイッチ88の出力は第４図
（ｊ）に示す時分割多重信号になる。C1は一方の色差信
号であり、C2は他方の色差信号である。オア回路78の出
力は1/2周期相当の時間遅延量の遅延回路90にも供給さ
れる。遅延回路90の出力（第４図（ｋ））は、第１図の
A/D変換器26、メモリ制御回路34及びD/A変換器36に供給
される。
第１図に戻り、多重化回路22の出力信号は、スイッチ
24を介してA/D変換器26に印加される。スイッチ24の開
閉タイミングは後述する。A/D変換器26は、第４図
（ｋ）のタイミングで入力信号をサンプリングし、８ビ
ット・ディジタル信号に量子化する。加算器28はA/D変
換器26の出力と乗算器32の出力とを加算器してフィール
ド・メモリ30に供給する。フィールド・メモリ30はリア
ル・タイムで書込／読出の可能なメモリである。メモリ
制御回路34は、多重化回路22からのパルス（第４図
（ｋ））に従い、メモリ30の書込アドレス及び読出アド
レスをメモリ30に印加する。フィールド・メモリ30から
読み出された信号は、D/A変換器36、乗算器32及びレベ
ル検出回路38に供給される。乗算器32は入力信号をｋ
（＜１）倍して加算器28に供給する。レベル検出回路38
は１フィールド分の輝度データの平均を行い、所定値と
比較してそれより大きいときには「０」、小さいときに
は「１」の２値信号を出力する。
24を介してA/D変換器26に印加される。スイッチ24の開
閉タイミングは後述する。A/D変換器26は、第４図
（ｋ）のタイミングで入力信号をサンプリングし、８ビ
ット・ディジタル信号に量子化する。加算器28はA/D変
換器26の出力と乗算器32の出力とを加算器してフィール
ド・メモリ30に供給する。フィールド・メモリ30はリア
ル・タイムで書込／読出の可能なメモリである。メモリ
制御回路34は、多重化回路22からのパルス（第４図
（ｋ））に従い、メモリ30の書込アドレス及び読出アド
レスをメモリ30に印加する。フィールド・メモリ30から
読み出された信号は、D/A変換器36、乗算器32及びレベ
ル検出回路38に供給される。乗算器32は入力信号をｋ
（＜１）倍して加算器28に供給する。レベル検出回路38
は１フィールド分の輝度データの平均を行い、所定値と
比較してそれより大きいときには「０」、小さいときに
は「１」の２値信号を出力する。
分離回路40は基本的に多重化回路22とは逆の処理を行
う。例えば、時分割多重信号の各Y,R−Y,R−Ｂ信号を所
定タイミングでサンプル・ホールドした後、ロー・パス
・フィルタで高域成分を除去することで各信号を復元す
る。FM変調回路42はＹ信号をFM変調し、直角二相変調回
路44は、周波数fLSC（VHS規格の場合0.629MHz）の交流
波をＲ−Y,B−Ｙ信号で直角二相変調する。混合器46はF
M変調回路42の出力と変調回路44の出力とを混合する。
混合器46の出力はスイッチ48によりアンプ50A又はアン
プ50Bに振り分けられ、磁気ヘッド52A又は同52Bにより
磁気テープ54に磁気記録サレル。スイッチ48は公知の如
く、フィールド毎に切り換えられる。
う。例えば、時分割多重信号の各Y,R−Y,R−Ｂ信号を所
定タイミングでサンプル・ホールドした後、ロー・パス
・フィルタで高域成分を除去することで各信号を復元す
る。FM変調回路42はＹ信号をFM変調し、直角二相変調回
路44は、周波数fLSC（VHS規格の場合0.629MHz）の交流
波をＲ−Y,B−Ｙ信号で直角二相変調する。混合器46はF
M変調回路42の出力と変調回路44の出力とを混合する。
混合器46の出力はスイッチ48によりアンプ50A又はアン
プ50Bに振り分けられ、磁気ヘッド52A又は同52Bにより
磁気テープ54に磁気記録サレル。スイッチ48は公知の如
く、フィールド毎に切り換えられる。
その他、56は全体を統括的に制御するシステム・コン
トローラ、58はスイッチ24の開閉を制御する信号を出力
するアンド回路である。
トローラ、58はスイッチ24の開閉を制御する信号を出力
するアンド回路である。
次に、本発明の中心をなす低速シャッタ機能を更に詳
細に説明する。尚、この機能を奏する場合には、システ
ム・コントローラ56はアンド回路58に常に「１」の論理
信号を印加している。初期時、スイッチ24はオンの状態
にあり、加算器28は（A/D変換器26からの）現フィール
ドの信号と、乗算器32からの１フィールド前の信号のｋ
倍の信号とを加算し、その加算された信号はフィールド
・メモリ30の対応記憶箇所に書き込まれる。この動作を
逐次繰り返すことにより、フィールド・メモリ30の記憶
信号は順次大きくなり、レベル検出回路38で検出される
１フィールドの累積平均値は、第２図t0〜t5に示す如
く、最適レベルに近づいていく。
細に説明する。尚、この機能を奏する場合には、システ
ム・コントローラ56はアンド回路58に常に「１」の論理
信号を印加している。初期時、スイッチ24はオンの状態
にあり、加算器28は（A/D変換器26からの）現フィール
ドの信号と、乗算器32からの１フィールド前の信号のｋ
倍の信号とを加算し、その加算された信号はフィールド
・メモリ30の対応記憶箇所に書き込まれる。この動作を
逐次繰り返すことにより、フィールド・メモリ30の記憶
信号は順次大きくなり、レベル検出回路38で検出される
１フィールドの累積平均値は、第２図t0〜t5に示す如
く、最適レベルに近づいていく。
t5で信号平均値が最適レベルを越えると、レベル検出
回路38の出力は「１」から「０」になり、これによりア
ンド回路58の出力も「０」になり、スイッチ24がオフに
なる。この結果、多重化回路22からの新たなフィールド
の信号が加算器28に供給されなくなる。すると、フィー
ルド・メモリ30の記憶値は、乗算器32及び加算器28のル
ープによりｋ（＜１）倍されるので、その分平均レベル
が小さくなる。平均レベルが最適値を下回った段階で、
レベル検出回路38の出力は「１」になり、スイッチ24は
オンになる。これにより、新しいフィールドの信号が加
算器28に供給され、メモリ30の記憶信号の平均レベルが
高くなる。
回路38の出力は「１」から「０」になり、これによりア
ンド回路58の出力も「０」になり、スイッチ24がオフに
なる。この結果、多重化回路22からの新たなフィールド
の信号が加算器28に供給されなくなる。すると、フィー
ルド・メモリ30の記憶値は、乗算器32及び加算器28のル
ープによりｋ（＜１）倍されるので、その分平均レベル
が小さくなる。平均レベルが最適値を下回った段階で、
レベル検出回路38の出力は「１」になり、スイッチ24は
オンになる。これにより、新しいフィールドの信号が加
算器28に供給され、メモリ30の記憶信号の平均レベルが
高くなる。
以上の動作を繰り返すことによりフィールド・メモリ
30の記憶信号の平均レベルが最適値近辺に保たれる。図
示例で、低速シャッタ機能を用いない場合には、乗算器
32のループ部分を開放しておくか、又は係数ｋを０にし
ておく必要がある。
30の記憶信号の平均レベルが最適値近辺に保たれる。図
示例で、低速シャッタ機能を用いない場合には、乗算器
32のループ部分を開放しておくか、又は係数ｋを０にし
ておく必要がある。
レベル検出回路38におけるレベル基準値を周囲環境又
は条件に応じて変更してもよいことはいうまでもない。
また、アンド回路58を用いずに、レベル検出回路38の出
力で直接、スイッチ24のオン・オフを制御してもよい。
は条件に応じて変更してもよいことはいうまでもない。
また、アンド回路58を用いずに、レベル検出回路38の出
力で直接、スイッチ24のオン・オフを制御してもよい。
第５図は本発明の第２の実施例の構成ブロック図であ
る。図示実施例は、固定パターン・ノイズ除去回路を部
分利用すること、及びシャッタ装置を具備することを除
いては、基本的には第１図の構成と同様である。低速シ
ャッタ機能部分について説明する。100はシステム・コ
ントローラ、101は減算器、102は係数（１−ｋ）の乗算
器、103は係数ｋの乗算器、104は固定パターン用のフィ
ールド・メモリ、105は当該メモリ104の制御回路、106
はシャッタのオン・オフを制御するシャッタ制御回路で
ある。システム・コントローラ100からの指令により、
シャッタ制御回路106はシャッタを所定時間、閉成状態
にする。この状態で第１図の実施例の場合と同様に、回
路102,103,28により循環累積を繰り返す。但し、累積し
た固定パターン・ノイズを除去するために、メモリ制御
回路105の制御の下で、固定パターン用フィールド・メ
モリ104の内容を読み出し、減算器101に印加する。以
降、シャッタ制御回路106はシャッタを開放状態にし
て、通常の撮影を行う。
る。図示実施例は、固定パターン・ノイズ除去回路を部
分利用すること、及びシャッタ装置を具備することを除
いては、基本的には第１図の構成と同様である。低速シ
ャッタ機能部分について説明する。100はシステム・コ
ントローラ、101は減算器、102は係数（１−ｋ）の乗算
器、103は係数ｋの乗算器、104は固定パターン用のフィ
ールド・メモリ、105は当該メモリ104の制御回路、106
はシャッタのオン・オフを制御するシャッタ制御回路で
ある。システム・コントローラ100からの指令により、
シャッタ制御回路106はシャッタを所定時間、閉成状態
にする。この状態で第１図の実施例の場合と同様に、回
路102,103,28により循環累積を繰り返す。但し、累積し
た固定パターン・ノイズを除去するために、メモリ制御
回路105の制御の下で、固定パターン用フィールド・メ
モリ104の内容を読み出し、減算器101に印加する。以
降、シャッタ制御回路106はシャッタを開放状態にし
て、通常の撮影を行う。
以上の説明から容易に理解できるように、本発明によ
れば、実質的な感度を高めることができ、しかも、撮像
素子の蓄積時間を変更しないので、暗電流によるノイズ
の増加は無い。
れば、実質的な感度を高めることができ、しかも、撮像
素子の蓄積時間を変更しないので、暗電流によるノイズ
の増加は無い。
第１図は、本発明の一実施例の構成ブロック図、第２図
はその動作説明図、第３図は第１図の多重化回路22の具
体的構成ブロック図、第４図は第３図の回路のタイミン
グ・チャート、第５図は別の実施例の構成ブロック図で
ある。 10……撮像回路、22……時分割多重化回路、42……FM変
調回路、44……直角二相変調回路、56,100……システム
・コントローラ、104……固定パターン用フィールド・
メモリ
はその動作説明図、第３図は第１図の多重化回路22の具
体的構成ブロック図、第４図は第３図の回路のタイミン
グ・チャート、第５図は別の実施例の構成ブロック図で
ある。 10……撮像回路、22……時分割多重化回路、42……FM変
調回路、44……直角二相変調回路、56,100……システム
・コントローラ、104……固定パターン用フィールド・
メモリ
Claims (1)
- 【請求項１】被写体像を電気信号に変換し連続的に複数
の画面の電気信号を出力する撮像手段と、 前記撮像手段の出力を記憶する記憶手段と、 前記記憶手段の出力を記録するための記録手段と、 前記記憶手段の出力に所定の係数をかけた後、前記撮像
手段の出力に加算してから再び前記記憶手段に記憶させ
る為の加算制御手段と、 前記記憶手段の出力信号のレベルが所定のレベルより大
きくなった場合には前記撮像手段の出力を前記加算制御
手段に供給するのを停止することによって前記記憶手段
から繰り返し静止画を記録手段に供給し、その後、前記
記憶手段の出力信号のレベルが所定のレベルより下がっ
た場合には再び前記撮像手段の出力を前記加算制御手段
に供給することによって前記記憶手段における加算動作
を行ないつつ前記記憶手段の出力を連続的に前記記憶手
段に供給するように制御する記録制御手段 とを有することを特徴とする撮像装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62169483A JP2569573B2 (ja) | 1987-07-07 | 1987-07-07 | 撮像装置 |
| US07/684,478 US5140424A (en) | 1987-07-07 | 1991-04-12 | Image signal processing apparatus with noise reduction |
| US07/904,558 US5323238A (en) | 1987-07-07 | 1992-06-26 | Image signal processing apparatus having improved storage control in accordance with an image signal level |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62169483A JP2569573B2 (ja) | 1987-07-07 | 1987-07-07 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6412773A JPS6412773A (en) | 1989-01-17 |
| JP2569573B2 true JP2569573B2 (ja) | 1997-01-08 |
Family
ID=15887373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62169483A Expired - Lifetime JP2569573B2 (ja) | 1987-07-07 | 1987-07-07 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569573B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5066217A (en) * | 1990-08-08 | 1991-11-19 | Ube Industries, Ltd. | Clamping apparatus for an injection molding machine |
| US6700185B1 (en) * | 1999-11-10 | 2004-03-02 | Hitachi Chemical Co., Ltd. | Adhesive film for semiconductor, lead frame and semiconductor device using the same, and method for manufacturing semiconductor device |
| JP4842204B2 (ja) * | 2007-05-09 | 2011-12-21 | パナソニック株式会社 | 撮像装置、画像出力方法、集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5539493A (en) * | 1979-08-17 | 1980-03-19 | Hitachi Ltd | After-image correction device |
| JP2587410B2 (ja) * | 1986-06-03 | 1997-03-05 | 日本電気株式会社 | デジタル画像処理装置 |
-
1987
- 1987-07-07 JP JP62169483A patent/JP2569573B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6412773A (en) | 1989-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5134487A (en) | Using common circuitry for different signals | |
| JP3630905B2 (ja) | 撮像方法及び撮像装置 | |
| JP3110797B2 (ja) | 撮像方法及び撮像画面合成装置 | |
| US5140424A (en) | Image signal processing apparatus with noise reduction | |
| US5155584A (en) | Image recording reproducing apparatus switching image sensor signals or reproduced signals to an A/D converter | |
| JP2569573B2 (ja) | 撮像装置 | |
| US5260776A (en) | Image recording/reproducing apparatus wherein digital color processing means includes a ROM for storing processor programs | |
| JP2749849B2 (ja) | 撮像装置 | |
| JPH06268898A (ja) | 固体撮像素子を用いた撮像装置 | |
| US5732186A (en) | Image signal recording/reproducing apparatus having special-effects-processing capability | |
| US5323238A (en) | Image signal processing apparatus having improved storage control in accordance with an image signal level | |
| JPH0795841B2 (ja) | 画像記録装置 | |
| US5206716A (en) | Camera having digital-to-analog converter with variably settable reference level | |
| JP3056596B2 (ja) | スチル／ムービ・ビデオ・カメラおよびその映像信号生成方法 | |
| JP3015044B2 (ja) | 画像記録再生装置および画像再生装置および画像記録装置 | |
| JPH0722358B2 (ja) | 画像情報記録装置 | |
| JPH0817455B2 (ja) | 撮像装置 | |
| JP2718409B2 (ja) | ビデオ記録装置 | |
| JPH09214829A (ja) | デジタルスチルカメラ | |
| JP2703988B2 (ja) | カメラ | |
| JP2521986B2 (ja) | 撮像装置 | |
| JP3230537B2 (ja) | 映像記録装置 | |
| JP3260747B2 (ja) | 電子的撮像装置 | |
| JP3087126B2 (ja) | 画像処理装置 | |
| JP3241361B2 (ja) | Ｖｔｒ付きビデオカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |