JP3087126B2

JP3087126B2 - 画像処理装置

Info

Publication number: JP3087126B2
Application number: JP02284385A
Authority: JP
Inventors: 眞近藤; 敏彦三村; 栄治大原; 富茂田口
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1990-10-24
Filing date: 1990-10-24
Publication date: 2000-09-11
Anticipated expiration: 2015-09-11
Also published as: JPH04159874A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像処理装置に関し、より具体的には、原色
又は補色で構成される画像信号、及び輝度信号と色差信
号で構成される画像信号の何れをもディジタル化できる
画像処理装置に関する。

［従来の技術］静止画を扱う電子スチル・カメラや、動画像を扱うム
ービ・カメラでは、しばしば、画像信号を原色又は補色
の形で得られる箇所と、輝度信号及び色差信号の形で得
られる箇所とがある。そして、実際に信号処理を行なう
回路としては、共通のハードウエア、例えば画像メモリ
やディジタル信号処理回路（DSP）を利用することが多
い。画像メモリに画像信号を記憶するには、アナログ信
号をディジタル化するA/D変換器が必要になるが、従来
例では、例えば、輝度信号多び色差信号に２つのA/D変
換器を設け、原色（又は補色）の画像信号を輝度信号及
び色差信号に予め変換してから当該A/D変換器によりデ
ィジタル化するという回路構成がある。また、１つのA/
D変換器を原色（又は補色）画像信号をシリアル化した
信号を高速にディジタル化できるA/D変換器として、画
像メモリ又はその後段で輝度信号及び色差信号に変換す
るようにしたものもある。

［発明が解決しようとする課題］いずれにしても、従来例では、原色又は補色で構成さ
れる画像信号と、輝度信号と色差信号で構成される画像
信号を共通のディジタル処理回路で信号処理するために
A/D変換する場合、一方の画像信号形態に変換する変換
回路、及び／又は少なくとも輝度信号、望ましくは原色
信号のシリアル信号（例えばRGB点順次信号）をディジ
タル化できる高速のA/D変換器が必要になる。

高速のA/D変換器は、回路が大規模になり、消費電力
が大きいという欠点があるが、このような高速のA/D変
換器と比較的低速のA/D変換器を同時に使用する場合に
は更に、その特性（レファレンス電圧や非直線性）をあ
わせることが非常に困難であるという問題点がある。

そこで本発明は、このような課題を解決した画像処理
装置を提示することを目的とする。

［課題を解決するための手段］本発明に係る画像処理装置は、カラーコンポーネント
成分からなる第１のアナログ画像信号と、輝度成分及び
色成分からなる第２のアナログ画像信号の一方を選択的
にアナログ／ディジタル変換する画像処理装置であっ
て、当該第１のアナログ画像信号及び当該第２のアナロ
グ画像信号の一方を選択する選択手段であって、当該第
２のアナログ画像信号を選択するときには当該輝度成分
を複数に分けて出力する選択手段と、当該選択手段から
出力される各成分信号をアナログ／ディジタル変換する
ｍ個（但し、ｍは３以上の整数）のA/D変換手段と、当
該ｍ個のA/D変換手段のそれぞれに供給されるクロック
を発生するクロック発生手段と、当該選択手段に当該第
２のアナログ画像信号を選択させるとき、当該ｍ個のA/
D変換手段の内、輝度成分をアナログ／ディジタル変換
する少なくとも２つのA/D変換手段に供給されるクロッ
クが互いにオフセットするように当該クロック発生手段
を制御する制御手段とを具備することを特徴とする。

本発明に係る画像処理装置はまた、カラーコンポーネ
ント成分からなる第１のアナログ画像信号と、輝度情報
を含む第２のアナログ画像信号の一方を選択的にアナロ
グ／ディジタル変換する画像処理装置であって、当該第
１のアナログ画像信号及び当該第２のアナログ画像信号
の一方を選択する選択手段であって、当該第２のアナロ
グ画像信号を選択するときには当該第２のアナログ画像
信号を複数に分けて出力する選択手段と、当該選択手段
から出力される各成分信号をアナログ／ディジタル変換
するｍ個（但し、ｍは３以上の整数）のA/D変換手段
と、当該ｍ個のA/D変換手段のそれぞれに供給されるク
ロックを発生するクロック発生手段と、当該選択手段に
当該第２のアナログ画像信号を選択させるとき、当該ｍ
個のA/D変換手段の内、少なくとも２つのA/D変換手段に
当該第２のアナログ画像信号を供給し、当該第２のアナ
ログ画像信号をアナログ／ディジタル変換する当該少な
くとも２つのA/D変換手段に供給されるクロックが互い
にオフセットするように当該クロック発生手段を制御す
る制御手段とを具備することを特徴とする。

［作用］上記手段により、低速のA/D変換手段で輝度信号をA/D
変換できる。低速のA/D変換手段でよいので、消費電力
が少なくなり、回路も小さくできる。

［実施例］以下、図面を参照して本発明の実施例を説明する。

第１図は電子スチル・カメラに適用した本発明の一実
施例の構成ブロック図を示す。10は撮影レンズ、12は絞
り、14は光学像を電気信号に変換し、R,G,Bの信号を出
力する撮像素子、16R,16G,16Bは撮像素子14のRGB出力と
後述する再生信号とを切り換えるスイッチ、18R,18G,18
Bはサンプル・ホールド（S/H）回路、20R,20G,20Bはク
ランプ回路、22R,22G,22BはA/D変換器、24はA/D変換器2
2R,22G,22Bの出力を時間軸多重するマルチプレクサ（MP
X）、26はディジタル信号処理装置（DSP）、28はDSP26
の制御下で画像データを１フレーム分記憶できるフレー
ム・メモリである。

30Y,30CはDSP26から出力されるデータをアナログ信号
に変換するA/D変換器、32Y,32CはA/D変換器30Y,30Cによ
る不要帯域成分を除去するローパスフィルタ（LPF）、3
4は輝度信号に同期信号を加算する加算器、36Y,36CはFM
変調回路、38は加算器、40は記録アンプ、42は記録／再
生の切換えスイッチ、44は磁気ヘッド、46は磁気ディス
ク、48は磁気ヘッド44を磁気ディスク46の指定トラック
位置に搬送するヘッド送り装置、50は磁気ディスク46の
回転位相を検出するためのPGコイル、52は磁気ディスク
46を回転するスピンドル・モータ、54はモータ52のサー
ボ回路である。

56は再生アンプ、58Yは再生信号から輝度成分を抽出
するバンドパス・フィルタ（BPF）、58Cは再生信号から
色差成分を抽出するLPF、60Y,60CはFM復調回路である。
FM復調回路60Yの出力は、スイッチ16R,16GのＰ接点に印
加されFM復調回路60Cの出力はスイッチ16BのＰ接点に印
加されている。

62は回路各部に必要な同期信号を発生する同期信号発
生回路（SSG）、64は全体を制御するシステム制御回
路、66は再生時に閉成するスイッチ、68は記録（撮像）
時には輝度信号をそのまま、再生時には再生輝度信号に
再生色差信号を重畳してモニタ装置70に供給する加算器
である。72,74は図示しないレリーズ・ボタンの操作に
より閉成するスイッチであり、レリーズ・ボタンを少し
押し込むとスイッチ72が閉成し、更に押し込むとスイッ
チ74が閉成する。76は記録モードと再生モードを切り換
えるモード・スイッチである。91,92はDSP26に外部回線
からデータを入出力するための端子である。

第２図、第３図、第４図、第５図及び第６図をを参照
して、第１図の動作を説明する。図示しないメイン・ス
イッチが投入されると、システム制御回路64は、内部
（レジスタや入出力ポートなど）と、システム（絞り12
などの機構部、外部とのインターフェースなど）を初期
化する（S1,2）。その後、モード・スイッチ76の状態に
より、記録モードと再生モードに分かれる（S3）。

先ず、記録（撮像）時を説明する。撮像時には、シャ
ッタ・チャンスを大切にする観点から、メイン・スイッ
チは輸送や保管のとき以外はオンに保持しておきたい
が、消費電力は節減したい。この目的で、本実施例で
は、タイマ割込みを用いて、スイッチ72を一定時間間隔
でモニタするようにしている。

記録モードでは先ず、システム制御回路64内のレジス
タやフラグ類を設定した後（S4）、スイッチ16R,16G,16
B,42,66をＲ接点側に接続し、ヘッド送り装置48により
磁気ヘッド44を最外周の未記録トラックに送る（S6）。
未記録トラックか否かは、キャリアが検出されるか否か
によりにより判別できる。未記録トラックか否かかの検
出は、メイン・スイッチがオンされた毎に行なっても、
磁気ディスク46の装填時に磁気ディスク46の全トラック
を記録・未記録を調べてメモリに記憶し、以後の記録・
消去によりメモリの記録を修正するようにしてもよい。

磁気ヘッド44を未記録トラックに移動させた後（S
5）、スイッチ72のモニタのためのタイマを設定し（S
6）、タイマ割込みを許可し（S7）、消費電力の少ない
待機モード（又はスリープ・モード）になる。本実施例
では、この待機モードでは、スイッチ72のモニタのため
のタイマと当該タイマによる割込みによって作動する部
分のみに通電される。この他、スイッチ72がオンになる
と外部割込みとしてシステム制御回路64が動作するよう
に構成しても、消費電力を節減できる。

一定時間間隔でスイッチ72をモニタし（S8）、スイッ
チ72がオンなければ再びスリープ状態になるが、スイッ
チ72がオンであれば、直ちに、撮像及び記録処理に移行
する。即ち、先ず、タイマ割込みを禁止し（S9）、撮像
信号処理に必要な回路（即ち撮像素子14、S/H回路18R,1
8G,18B、クランプ回路20R,20G,20B、A/D変換器22R,22G,
22B、MPX24、DSP26及びSSG62）に電力を供給し（S1
0）、DSP26及びSSG62を測光モードに設定する（S11）。
この時点では、メモリ28や記録系（D/A変換器30Y,30C、
LPF32Y,32C、加算器34、変換回路36Y,36C、加算器38、
記録アンプ40）、ディスク駆動系（ヘッド送り機構48、
スピンドル・モータ52及びサーボ回路54）には電力を供
給せず、撮像素子14、S/H回路18R,18G,18B、クランプ回
路20R,20G,20B、A/D変換器22R,22G,22B、MPX24及びDSP2
6のみを用いて、被写体輝度の測定と、被写体の色から
被写体を照射する光源色の推定を行なう。

被写体輝度の測定は、撮像素子14の出力画像信号をサ
ンプル・ホールド、クランプ及びA/D変換した後にDSP26
内で必要部分を積分すればよい。有効画面全部を積分す
れば平均測光になり、画面の中央部分を積分すれば中央
重点測光になる。この方法は、どのようなタイプの撮像
素子及び撮像管でも実施可能な点で有利であるが、全て
の画像信号を撮像素子から読み出さなければならない。
例えばMOSイメージ・センサのようにＸ−Ｙアドレス方
式のものでは、必要部分のみを撮像素子から読み出させ
るので、測光時間を短縮できる。

システム制御回路64はDSP26から積分値（又は平均
値）を受け取り、この値がシステムのダイナミック・レ
ンジの中央付近の適当なレベルにない場合（検出できな
い程暗い場合を含む。）（S12,13）、適切なレベルにな
るまで、絞り12を開閉し、撮像素子14での電荷蓄積時間
を変更する（S14〜17,18〜21）。絞り12及び撮像素子14
の電荷蓄積時間の調節によっても高輝度である場合には
（S16）、高輝度の警告を表示し（S22）、逆に低輝度で
ある場合には（S20）、低輝度の警告を表示する（S2
3）。

適当なレベルの被写体輝度を得られる絞り値及び露光
時間（光電子蓄積時間）が決まったら、被写体を照射す
る光源色の推定を行なう。DSP26及びSSG62を測色モード
にし、測定色に基づき被写体像の色を補正する（S2
5）。測色及び補正の方法には種々あるが、例えば、適
正レベルにした画像信号の内、飽和してる部分を除いて
最も高輝度の部分を抽出し、この部分の色を白と推定
し、この部分の色が白（無彩色）になるように、色補正
する（具体的には、Ｒ信号系とＢ信号系のゲインを変更
る、又は特許出願公開平成１−256816号に記載されるよ
うに、A/D変換の際のレファレンス電圧を変更する）。
また、白と推定した部分が白になるようにする補正係数
（Ｒ系とＢ系のゲイン）を求める方法として、白と推定
した部分の補正後の色差信号が所定レベル以下になるま
で、補正係数を徐々に変化させる方法や、色差信号のレ
ベルから直接、必要な補正係数を求める方法、また、複
数の色差信号（例えば、Ｒ−ＹとＢ−Ｙ）の全画面積分
値が等しくなるようにＲ系及びＢ系のゲインを少しずつ
補正する方法などがある。

スイッチ72がオフになれば（S26）、撮影中止である
ので、撮像系（撮像素子14、S/H回路18R,18G,18B、クラ
ンプ回路20R,20G,20B、A/D変換器22R,22G,22B、MPX24、
DSP26及びSSG62）への電力供給を断ち（S50）、タイマ
を再設定し（S51）、タイマ割込みを許可して次の割込
みを持つ（S52）。スイッチ72がオンであるが、スイッ
チ72がオフの間は（S27）、上述した測光及び測色を繰
り返す。

レリーズ・ボタンが押し込まれて、スイッチ74がオン
になると（S27）、先ず磁気ディスク46が定常回転して
いるか否かを調べ（S28）、回転していなければスピン
ドル・モータ52を起動する（S29）。メモリ28が通電さ
れていなければ、メモリ28に電力を供給する（S30,3
1）。回転のチェック（S28）とメモリ28の通電のチェッ
ク（S30）は、連写動作時のためのものであり、１コマ
ずつの撮影時には、スピンドル・モータ52の起動とメモ
リ28への通電が必ず行なわれる。次に、SSG62とDSP26を
記録モードにする（S32）。これで、撮像素子14による
電気信号をメモリ28に記憶する準備が整ったことにな
る。

撮像素子14をクリアして、光電変換部に蓄積された不
要電荷を除去する（S33）。光学的（機械的）シャッタ
を用いない本実施例では、不要電荷を除去した瞬間から
露光が始まる。測光ルーチン（S12〜24）で得られた電
荷蓄積時間経過した後（S34）、撮像素子14から画像信
号を読み出し、メモリ28に記憶する（S35）。１画面分
の画像データがメモリ28に記憶されたら、メモリ28から
読み出して磁気ディスク46に記録する。そのために先
ず、磁気ディスク46が所定速度で安定回転しているか否
かを調べる（S36）。消費電力節減のために、撮像系へ
の電力供給を遮断してから、スピンドル・モータ52を起
動するようにしてもよい。

磁気ディスク46が所定速度で安定回転するようになっ
たら（S36）、記録系（D/A変換器30Y,30C、LPF32Y,32
C、加算器34、変調回路36Y,36C、加算器38、記録アンプ
40）に通電する（S37）。メモリ28から画像データを読
み出し、DSP26において、ガンマ補正、ニー処理、ホワ
イトバランス補正、フィルタリング、原色信号から色差
信号への変換等を行ない、輝度データ及び線順次色差デ
ータとしてD/A変換器30Y,30Cに印加する。D/A変換器30
Y,30Cの出力はLPF32Y,32Cにより帯域制限される。加算
器34がLPF32Yから出力される輝度信号に同期信号を加算
し、変調回路36YがFM変調する。変調回路36はLPF32Cか
ら出力される線順次色差信号をFM変調する。FM変調回路
36Y,36Cの出力は加算器38により加算され、記録アンプ4
0及びスイッチ42を介して磁気ヘッド50に印加され、磁
気ディスク46に記録される（S38）。

磁気ディスク46への記録が完了したら（S39）、ヘッ
ド送り機構48により磁気ヘッド44を１トラック（フィー
ルド記録の場合）、又は２トラック（フレーム記録の場
合）移動する（S40）。

ここまでの処理で、１コマの撮影（及び記録）が完了
する。以降は、次の撮影のための準備である。

連写モードの場合には（S41）、スイッチ72又はスイ
ッチ74がオンである限り（S42,43）、測光（S11以降）
及び測色（S25）を行ない、スイッチ72,74が共にオフの
ときには（S43）、スピンドル・モータ52を停止し（S4
4）、記録系への電力供給を断ち（S45）、撮像系への電
力供給を断ち（S50）、タイマを再設定し（S51）、タイ
マ割込みを許可して次の割込みを待つ（S52）。

連写モードでなければ（S41）、スピンドル・モータ5
2を停止し（S46）、記録系への電力供給を断ち（S4
7）、スイッチ74がオフになった後もスイッチ72がオン
であれば（S48,49）、再び、測光（S11以降）及び測色
（S25）を行なて次の撮影に備え、スイッチ72がオフに
なったら（S49）、撮像系への電力供給を断ち（S50）、
タイマを再設定し（S51）、タイマ割込みを許可して次
の割込みを待つ（S52）。

次に、再生モードの動作を説明する。図示しないモー
ド・スイッチで再生モードが指定されている場合（S
3）、SC64は内部を再生モードに応じた状態に初期化し
（S60）、スイッチ16R,16G,16B、42,66をＰ側に接続す
る（S60）。SSG62に通電してSSG62を再生モードに設定
し（S61）、スピンドル・モータ52を回転する（S62）。
磁気ディスク46の回転が所定速度で安定したら（S6
3）、再生系（再生アンプ56、BPF58Y、LPF58C、復帰回
路60Y,60C、S/H回路18R,18G,18B、クランプ回路20R,20
G,20B、A/D変換器22R,22G,22B、MPX24、DSP26、メモリ2
8、D/A変換器30Y,30C、LPF32Y,32C）に電力を供給する
（S64）。他の回路よりも先にSSG62に通電するのは、SS
G62が、スピンドル・モータ52の回転を制御するサーボ
回路54に基準信号を供給しなければならないからであ
る。

DSP26を再生モードに設定し、磁気ヘッド44の出力を
再生処理する（S65）。即ち、磁気ヘッド44の出力はス
イッチ42及び再生アンプ56を介してBPF58Y及びLPF58Cに
印加され、変調輝度信号と変調色差信号に分離される。
BPF58Yにより分離された変調輝度信号は復帰回路60Yに
より復調され、LPF58Cにより分離された変調色差信号は
復帰回路60Cにより復調される。復調回路60Yにより復調
された輝度信号はスイッチ16R,16G、S/H回路18R,18G及
びクランプ回路20R,20Gを介してA/D変換器22R,22Gに印
加され、ディジタル化される。また、復調回路60Cによ
り復調された線順次色差信号は、スイッチ16B、S/H回路
18B及びクランプ回路20Bを介してA/D変換器22Bに印加さ
れ、ディジタル化される。

A/D変換器22R,22G,22Bの出力は、MPX24により多重化
され、DSP26を介してメモリ28に記憶される。メモリ28
に書き込まれた画像データは、補間、欠落した信号の補
償、フィルタリング等の処理をされ、複合同期信号を含
む輝度信号とクロマ信号の形態でDSP26からD/A変換器30
Y,30Cに出力される。LPF32,32Cは、D/A変換器30Y,30Cの
アナログ出力から不要帯域成分を除去する。加算器68が
輝度信号とクロマ信号を重畳してコンポジット信号とし
てモニタ装置70に印加する。これにより、再生画像がモ
ニタ装置70に表示される（S65）。

１画面分（１フィールド又は１フレーム）の信号が磁
気ディスク46から再生されてメモリ28に書き込まれるま
では、スピンドル・モータ52を回転しつづける必要があ
るが、１画面分の信号がメモリ28に書き込まれた後は、
スピンドル・モータ52や再生アンプ56への通電を断つこ
とにより消費電力を節減できる。しかし、トラック送り
を断続的に行なう場合に、その都度スピンドル・モータ
52を停止するのではトラック送り動作の応答が遅くな
る。

これを回避するため、本実施例では以下のようにし
た。即ち、トラック送りの操作がされたときは（S6
6）、メモリ28への書き込み完了の如何によらず、トラ
ック送りを行ない（S67）、再び再生処理を行なう（S6
5）。トラック送りの操作がなされないときには、メモ
リ28への書き込みが完了するまでは、タイマ（記録モー
ドでのスイッチ72のモニタ用タイマとは異なる。）を初
期化し（S69）、トラック送り操作がないままにメモリ2
8への書き込みが完了した場合には（S68）、S69のタイ
マを調べる（S70）。オーバーフローしていない間にト
ラック送りの操作があれば（S66）、トラック送りをし
て（S67）、再び再生処理を行ない（S65）、オーバーフ
ローした場合には（S70）、スピンドル・モータ52を停
止し、再生アンプ56、BPF58Y、LPF58C、復調回路60Y,60
C、S/H回路18R,18G,18B、クランプ回路20R,20G,20B、A/
D変換器22R,22G,22B、及びMPX24への電力供給を断つ（S
71）。

これにより、消費電力を節減しながら、連続トラック
送り時の応答を改善できる。S71の後に再びトラック送
り操作がされた場合（S72）、スピンドル・モータ52を
起動し（S75）、磁気ディスク46が定常回転速度に達し
た後（S76）、トラック送りを行なう（S77）。その後、
再生系に通電する（S78）。

再生系への通電再開をスピンドル・モータ52の起動
（S75）又はトラック送り（S76）と同時に行なわないの
は以下の理由による。即ち、これらの機械的な動作が完
了し、安定するまでは、再生系へ通電しても安定した再
生信号を得にくい。従って、安定した再生信号が得られ
る迄、メモリ28に記憶される画像をモニタ出力した方
が、ノイズが混入せず、観察者に不快感を与えないから
である。

再生アンプ56からMPX24までの再生系に通電した（S7
8）後、S65に戻り、再び再生処理を行なう。

一旦スピンドル・モータ52を停止した後、トラック送
りの操作を待つ間に（S72,S73）、不図示のメイン・ス
イッチがオフにされた場合には（S73）、そのままDSP2
6、メモリ28、D/A変換器30Y,30C及びLPF32Y,32Cへの通
電を断って、終了する（S74）。

なお、本実施例では、再生復調された信号及び撮像素
子14の出力信号をメモリ28に記憶した後に、補間、フィ
ルタリング、色差信号化等の処理を行なっているが、メ
モリ28に記憶する前にこれらの処理を行なってもよいこ
とは勿論である。また、一旦記憶した信号を処理後再び
記憶したり、メモリ28の記憶データと処理後のデータと
を加減算処理したりしてもよい。

以上が本実施例の基本動作であるが、以下では、本実
施例の特徴的部分を詳細に説明する。

先ず、記録時に撮像素子14の出力をDSP26に取り込む
方法を、第７図を参照して説明する。ここでは、撮像素
子14はR,G,Bの出力を個別に具備し、R,G,Bの各出力信号
の位相は同じであるとする。画素配列とその出力信号の
位相関係を第８図に示す。同一画素数であって、１行お
きに飛び越して読み出す通常の撮像素子と比べて、第８
図に示すような画素配列では、全画素の情報を図示のよ
うにフィールド毎に読み出すことにより、高解像度のフ
ィールド画からなるインターレース読み出しのフレーム
画を得ることができる。３本の出力を有するので、１出
力当たりの帯域を1/3にできるという利点がある。ま
た、３つの出力の位相が同じであるので、各画素からの
読み出し用のクロック・パルスが１つで済むことにな
り、撮像素子の端子の削減、撮像素子のチップ設計ルー
ルの緩和などが可能になる。

このような構成の撮像素子のR,G,Bの各出力は、第７
図（ａ），（ｂ），（ｃ）に示すように、同一の位相の
リセット・パルスの後で画素の蓄積電荷に比例した電圧
となる信号として得られる。第７図（ｄ），（ｅ），
（ｆ）はS/H回路18R,18G,18Bに対するサンプル・ホール
ド・クロックであり、“H"のときにサンプリングを行な
い、“L"のときにホールドを行なう。S/H回路18R,18G,1
8Bにより、第７図（ｇ），（ｈ），（ｉ）に示すよう
に、リセット・パルスの除去されたR,G,B信号が得られ
る。クランプ回路20R,20G,20BはS/H回路18R,18G,18Bの
出力の直流レベルを固定する。ここでは、SSG62から供
給される光学的黒レベル・クランプ・パルスにより、ク
ランプ回路20R,20G,20Bは、撮像素子14の遮光された部
分からの信号レベルを黒レベルに固定する。

A/D変換器22R,22G,22Bはクランプ回路22R,22G,22Bの
出力をディジタル信号に変換する。第７図（ｉ），
（ｋ），（ｌ）はA/D変換器22R,22G,22Bの出力を示す。
第７図（ｊ），（ｋ），（ｌ）から分かるように、１サ
ンプル・クロック間でA/D変換が完了している。しか
し、実際のA/D変換器では最高サンプリング間隔よりA/D
変換時間の長いものがあるが、そのようなA/D変換器で
は、第７図（ｇ），（ｈ），（ｉ）から同（ｊ），
（ｋ），（ｌ）までの各画素の時間差が大きくなるだけ
であり、実用上、何ら問題は生じない。但し、SSG62の
設計時に撮像素子14からの読み出し用クロックとDSP26
内での信号処理用クロック・パルスとの間の位相差を考
慮する必要があることは勿論である。

MPX24はA/D変換器22R,22G,22Bの出力を時間軸多重す
る。第９図は、MPX24の内部回路構成例を示すブロック
図である。スイッチ80,82,84はそれぞれSSG62からのク
ロックφ1,φ2,φ３が“H"のときオンになる。またスイ
ッチ86,88は撮像（記録）時と再生時とでMPX24の機能を
変更するためのスイッチであり、システム制御回路64か
らの制御信号により切り換えられる。撮像（記録）時に
は、スイッチ86は開放状態、スイッチ88はクロックφ３
をスイッチ84の制御端子に接続する状態になり、再生時
には、スイッチ86は閉成状態、スイッチ88はクロックφ
３をスイッチ84の制御端子に供給せず、スイッチ84を常
時開放する状態になる。

なお、スイッチ88を除去し、再生時にはスイッチ86の
みをシステム制御回路64から制御し、撮像時にはSSG62
の出力クロックφ３を“L"（即ち、スイッチ84をオフ）
に固定しおくようにしてもよい。こうすれば、スイッチ
88によるクロックφ３の遅延を無くすことができる。

第７図（ｎ），（ｏ），（ｐ）に示すクロックφ1,φ
2,φ３が印加されると、MPX24は第７図（ｍ）に示すよ
うに、A/D変換器22R,22G,22Bの出力を時間軸多重した信
号24aを出力する。各A/D変換器22R,22G,22Bの出力のタ
イミングをDSP26に知らせるために、クロックφ１がカ
ラー同期信号24cとしてDSP26に供給される。カラー同期
信号24cの伝送路と信号24aの伝送路の特性（特に、遅延
時間）をできるだけ近く保てば、MPX24とDSP26間の距離
設計がそれだけ自由になる。これは、アナログ回路を具
備するA/D変換器の回路ブロックと高速ディジタル処理
回路を具備するDSPの回路ブロックとを分割して構成で
きることを意味する。これにより、機能の異なるDSPを
同一種のA/D変換ブロックと組み合わせて異なる機能の
システムを構成したり、アナログ部とディジタル部とを
分離して耐ノイズ性を向上できるという利点がある。

次に第10図及び第11図を参照して、再生された輝度信
号と線順次色差信号をどのようにDSP26内に取り込むか
を説明する。第10図及び第11図の（ａ）は復調回路60Y
から出力される複合同期信号を含む輝度信号であり、同
（ｂ）は復調回路60Cから出力される線順次色差信号で
ある。S/H回路18R,18Gが、輝度信号を第10図及び第11図
の（ｃ），（ｄ）に示すサンプル・ホールド・パルスで
サンプル・ホールドし、S/H回路18Bが、線順次色差信号
を第10図及び第11図の（ｅ）に示すサンプル・ホールド
・パルスでサンプル・ホールドする。いうまでもない
が、S/H回路18R,18G,18Bは、第10図及び第11図の
（ｃ），（ｄ），（ｅ）に示すサンプル・ホールドパル
スが“H"のときに入力信号をサンプリングし、“L"でホ
ールドする。

撮像時と異なるのは、S/H回路18Rに対するサンプル・
ホールド・パルス（第10図及び第11図（ｃ））と、S/H
回路18Gに対するサンプル・ホールド・パルス（第10図
及び第11図（ｄ））との位相が、180゜ずれていること
である。

クランプ回路20R,20Gは、S/H回路18R,18Gの出力（輝
度信号）を、シンク・チップ・レベルでクランプし、ク
ランプ回路20Bは、S/H回路18Bの出力（線順次色差信
号）を2Hに１回、ペデスタル・レベルでクランプする。
クランプ回路20R,20G,20Bの出力を第10図及び第11図の
（ｆ），（ｇ），（ｈ）に示す。A/D変換器22R,22G,22B
はそれぞれクランプ回路20R,20G,20Bの出力をディジタ
ル化してMPX24に供給する。A/D変換器22R,22G,22Bの出
力を第10図及び第11図の（ｉ），（ｊ），（ｋ）に示
す。A/D変換の時間はサンプリング間隔と一致している
が、撮像（記録）時と同様に、第10図及び第11図の
（ｆ），（ｇ），（ｈ）と、同（ｉ），（ｊ），（ｋ）
の間の時間差が大きくなるだけで、実用上の問題はな
い。勿論、SSG62及びDSP25の設計時にこの時間差を考慮
しておく必要がある。

MPX24はA/D変換器22R,22G,22Bの出力を時間軸多重化
して、第１の出力24aに第10図及び第11図（ｌ）に示す
信号を、第２の出力24bに第10図及び第11図（ｍ）に示
す信号を出力する。MPX24の動作を第９図を参照して説
明する。再生時には、SC64からの制御信号により、スイ
ッチ86は閉成され、スイッチ88はＰ接点側に接続する。
スイッチ88がＰ接点側に接続することにより、SSG62か
らのクロックφ３はスイッチ84を制御できず、スイッチ
84は常時開放状態になる。スイッチ80,82はそれぞれ、
第10図及び第11図（ｎ），（ｏ）に示すクロックφ1,φ
２が“H"のとき閉成し、“L"のとき開放する。これによ
り、MPX24の出力24aには、A/D変換器22Rと同22Gの出力
が交互に出力され、また、出力24bにはA/D変換器22bの
出力信号が出力される。このようにして、MPX24の出力2
4aからディジタル輝度信号が出力され、出力24bからデ
ィジタル線順次色差信号が出力される。

次に、DSP26内の動作を簡単に説明する。第12図は、D
SP26の回路構成ブロック図を示す。100はMPX24の出力24
aが入力する入力端子、102はMPX24の出力24bが入力する
入力端子である。撮像（記録）時には、入力端子100に
のみRGBデータが入力し、再生時には、入力端子100に複
合同期信号を含む輝度信号データが入力し、入力端子10
2に線順次色差信号データが入力する。104は、入力端子
100に入力するデータをメモリ28に出力すると共に、メ
モリ28から読み出したデータが入力する入出力端子、10
6は入力端子102に入力するデータをメモリ28に出力する
と共に、メモリ28から読み出したデータが入力する入出
力端子である。

108は処理済みのデータをD/A変換器30Yに出力する出
力端子、110は処理済みのデータをD/A変換器30cに出力
する出力端子である。撮像（記録）時には、出力端子10
8から複合同期信号を含む輝度信号データを出力し、出
力端子110から線順次色差信号データを出力する。再生
時には、出力端子108から複合同期信号を含む輝度信号
データを出力し、出力端子110から色副搬送波を２つの
色差信号で変調した信号データを出力する。

114,116,118,120,124,126,128,130はスイッチ、132,1
34,136,138,140,142,144は遅延線、148は複数の走査線
からのデータを用いて空間周波数の垂直方向の高域成分
を除去する垂直ローパス・フィルタ（VLPF）、150は空
間周波数の水平方向の高域成分を除去する水平ローパス
・フィルタ（HLPF）、152は色信号から色差信号を求め
るマトリクス回路、154は２つの色差信号を線順次又は
点順次に多重化するマルチプレクサ（MPX）、156は、再
生時の複合同期信号を含む輝度信号から水平及び垂直同
期信号を分離する同期分離回路、158,160はバースト・
フラグ付加回路である。

遅延線132の遅延量、遅延線134と遅延線136による遅
延量、及び、遅延線140と遅延線142による遅延量はそれ
ぞれ、撮像時の1H相当量であり、遅延線132と遅延線134
による遅延量が再生時の輝度信号の1H相当量、遅延線13
6と遅延線138による遅延量が再生時の輝度信号の0.5H相
当量、遅延線140の遅延量が再生時の色差信号の0.5H相
当量、遅延線142と遅延線144による遅延量が再生時の色
差信号の1H相当量になるように設計されている。但しこ
こでは、撮像時の1Hとは、第８図の画素配列で画素の第
１サフィックスが同じ行を1Hとみなしている。即ち、操
作するデータ量としては、１水平走査期間の読み出す量
の1/2である。

以上のほかに、動作用、同期用及び制御用クロック・
パルスの信号線があるが、説明上必要でないので、省略
してある。また、斜線を付加した信号線はバス構造にな
っている。

第12図の構成で、撮像時のフィルタリング処理及び色
差マトリクス処理等、並びに、再生時の欠落補償、線順
次信号の同期化処理等の動作を説明する。

先ず、撮像モードでは、スイッチ114,126,128,130は
Ｒ接点側に、スイッチ118はＡ接点側に接続したままに
される。スイッチ112は、MPX24からのカラー同期信号24
c及びDSP26の基本動作クロックにより切り換えられ、第
７図及び第８図に示すような順序で入力するRGBの色信
号を第８図の走査線（第１サフィックスの同じ行）単位
に振り分ける。MPX24の出力を一旦メモリ28に記憶した
後読み出す場合にも、メモリ28への書き込みアドレスを
カラー同期信号24cのある位相に固定すれば、全く同じ
ことが実現できる。

このように、スイッチ112を３水平走査期間（第４図
の画素配列で第１サフィックスの同じ行を１つの走査線
と考えると、６走査線分）切り換えると、VLPF148に
は、第４図の画素配列で第１サフィックスの同じ行を１
つの走査線と考えて５つの走査線の信号が並列に入力さ
れる。VLPF148は、入力する５つの走査線に夫々適当な
係数を乗算した後に加算する。これにより垂直方向の低
減ろ波特性が得られる。輝度用と色差用の２種類の係数
を用意し、それぞれに応じて垂直フィルタ特性を変更す
るのは勿論のこと、輝度信号に対しては、隣り合った走
査線の信号の差からエッジを検出して加算する所謂アパ
ーチャ補正処理も同時に行なえる。

VLPF148で処理された輝度信号は、スイッチ126及び出
力端子108を介してD/A変換器30Yに出力される。VLPF148
で処理された色差信号は、HLPF150により水平方向で帯
域制限される。テレビジョン信号では輝度信号に比較し
て色差信号の帯域が狭いので、輝度信号と同じだけのデ
ータ量は不要であるが、VLPF148の出力ではデータ量が
多過ぎるので間引きをする必要がある。しかし、単に間
引きするだけでは折返し歪みが発生するので、HLPF150
により帯域制限する。第12図には省略したが、マトリク
ス回路152への入力前に間引きが行なわれる。

マトリクス回路152はHLPF150の出力から２つの色差信
号Ｒ−Y,B−Ｙを形成する。マルチプレクサ154はマトリ
クス回路152から出力される色差信号Ｒ−Y,B−Ｙを１水
平走査期間毎に交互に選択することにより、線順次色差
信号を形成し、出力端子110に出力する。

以上の処理により、入力端子100に入力するRGB信号か
ら、同期信号の付加されていない輝度信号と、線順次色
差信号とが形成され、それぞれ出力端子108,110から出
力される。

次に、再生モード時の動作を説明する。再生モードで
は、スイッチ114,126,128,130はＰ接点側に常時接続
し、スイッチ112はＡ接点側に常時接続する。入力端子1
00には複合同期信号を含む輝度信号が入力し、入力端子
102には線順次色差信号が入力する。遅延線132,134及び
スイッチ116からなる部分は、信号の欠落があった場合
に、輝度信号の走査線毎の相関性を利用して欠落を補償
する欠落補償回路を構成しており、信号欠落時にはスイ
ッチ116がＢ接点に接続し、1H前の信号（遅延線134の出
力）が再度遅延せん132に入力される。このようにして
欠落補償された信号から、同期分離回路150は同期信号
を分離し、分離された同期信号はSSG62に供給される。

また、遅延線136,138及びスイッチ120からなる回路部
分、並びに遅延線140及びスイッチ118からなる回路部分
は夫々、フィールド記録された画像の再生時のスキュー
補償を行なう回路を構成している。スキュー補償そのも
のは、輝度信号と色差信号の夫々に、0.5Hの遅延を与え
るだけであり、詳細な説明は省略する。

遅延線142,144及びスイッチ122,124からなる回路部分
が、線順次信号を線同時化する回路を構成している。ス
イッチ122,124を１水平走査線毎に切り換えることによ
り、線同時化できる。バーストフラグ付加回路158,160
は、同時化された色差信号にバーストフラグを付加す
る。ここで付加するバーストフラグのレベルを色差信号
Ｒ−Y,B−Ｙの夫々で独立に正負の範囲で変更できるな
らば、色相の広い範囲で対応できるようになる。バース
トフラグ付加回路158,160によりバーストフラグを付加
された色差信号はスイッチ128,130を介してマルチプレ
クサ154に入力され、時間軸上で多重化（色差点順次
化）される。

なお、NTSC方式のテレビジョン信号を生成するのであ
れば、各色差信号Ｒ−Y,B−Ｙのサンプリング・レート
を色副搬送周波数の２倍にし、それぞれのサンプリング
位相を180゜ずらした上で、マルチプレクサ154の内部で
色差信号Ｒ−Ｙと同Ｂ−Ｙの夫々について１つおきに信
号極性を反転するようにすれば、マルチプレクサ154の
出力はそのまま、１チャンネルのクロマ信号としてD/A
変換し、輝度信号に重畳すればよい。第１図及び第12図
にはそのような構成が図示されている。

マルチプレクサ154はDSP26の出力端子数を削減する目
的で設けられており、信号処理上、例えば各種の標準テ
レビジョン信号を形成する上で、必須な回路要素ではな
い。DSP26のようなディジタル信号処理回路では、出力
信号がディジタル信号なので、１つの出力信号に対して
複数（通常、６〜10ビット）の端子が必要になり、出力
端子を削減できることは、チップ設計上及び実装上有利
な点が多いからである。

第12図では、必要なデータをメモリ28に一旦記憶し、
その後、読み出しながらDSP26による所望の処理をする
ようにしたが、勿論、この逆に、再生復調信号や撮像素
子14からの信号に所望の処理を施してからメモリ28に記
憶するようにしてもよい。また、処理途中のデータをメ
モリ28に記憶するようにしてもよい。メモリ28がランダ
ム・アクセス能力を具備するメモリであれば、遅延線13
2,134,136,138,140,142,144を省略できる。

DSP26による被写体輝度の測定と、光源色の推定動作
を説明する。第13図は、そのための回路構成ブロック図
を示す。第12図に図示した回路要素と同じものには同じ
符号を付してある。162,164,166は測光及び測色のため
に画像データを取り込むか否かを選択するスイッチ、16
8,170,172は加算器、174,176,178は加算器168,170,172
の加算結果を一時記憶するラッチ回路である。ラッチ回
路174,176,178の出力は加算器168,170,172に帰還されて
おり、加算器168,170,172とラッチ回路174,176,178によ
り積分回路が構成されている。

180はラッチ回路174の出力に所定係数を乗算する乗算
器、182は乗算器180の出力を保持するラッチ回路、184
は固定値を保持するラッチ回路、186は入力端子100の画
像データがラッチ回路184と同186のデータの中間に位置
するときに信号を出力するウインドウ・コンパレータ、
188はSSG62からのクロック及びウインドウ・コンパレー
タ186の出力に応じてスイッチ162,164,166の制御信号を
出力するSSGである。但し、スイッチ162を制御する信号
は、オア回路190を介してスイッチ162の制御端子に印加
されており、当該オア回路190にはSSG62からのクロック
も入力されている。

192はラッチ回路174の出力をラッチするラッチ回路、
194はラッチ回路192,176,178の出力を選択的に、出力端
子196を介してシステム制御回路64に供給するマルチプ
レクサ、198はマルチプレクサ194を制御するシステム制
御回路198からの制御信号の入力端子である。

入力端子100には前述のようにR,G,Bの点順次信号が入
力する。被写体輝度を測定するために、先ず、SSG62か
らの測光用クロックによりスイッチ162を制御して、画
像データの全部又は一部を加算器168及びラッチ回路174
により積分する。画面中央部分でスイッチ162を閉成す
れば中央重点測光になるが、適当な間隔（例えば、第７
図（ｍ）の波形の時に３の倍数でない間隔又は周期）で
スイッチ162をオンにすれば、全ての色をサンプリング
しながら、データ量を削減できる。ここでは、輝度を求
めるのであるから、このようにフィルタリングせずにた
だ間引いて積分しても問題はない。このようにすると、
加算器168及びラッチ回路174のビット数を削減できる。

ラッチ回路174が保持する積分結果は、システム制御
回路64又はSSG62の制御下でラッチ回路192に転送され、
マルチプレクサ194及び出力端子196を介してシステム制
御回路64に送られる。システム制御回路64は、この積分
結果に従って、第４図のS12〜23の処理を行なう。

第４図のS12〜23のループを通過した回数や撮影モー
ド（連写又は単写）に応じて、積分領域や、積分領域内
でのサンプリングする画素の周期を変化させることも、
適正レベルの画像信号を得るまでの時間（測光時間）の
短縮や、測光精度の向上に効果的である。例えば、単写
時や連写の１コマ目の第１回目の測光時には、中央付近
を粗くサンプリングし、２回目には絞りや電荷蓄積時間
を変更すると共に積分範囲を広げ、３回目には積分範囲
は同じだが、サンプリングする画素間隔を細かくするな
どが考えられる。このとき、例えば２回目の積分期間中
に飽和している画素の数を数え、その数が画像全体に対
して一定割合以下であれば、３回目の積分時に飽和画素
を積分領域やサンプリング周期に関わらず積分から除外
するようにすれば、撮像素子14でブルーミングを起こさ
ない限り、被写体像のほとんどの領域に適正な露光を与
えることができるよう方法である。この方法を実現する
DSP26の変更回路例を第14図に示す。勿論、第13図と同
じ回路要素には同じ符号を付してある。

第14図において、200は飽和値を記憶するラッチ回
路、202は入力端子100から入力する画像データとラッチ
回路200の出力とを比較する比較回路、204はタイミング
調整用のアンド回路、206はカウンタ、208は飽和画素数
の基準値を記憶するラッチ回路、210はラッチ回路208の
出力とカウンタ206の計数値とを比較する比較回路、212
はＤフリップフロップ、214はナンド回路、216はアンド
回路である。

比較回路202は入力端子100からの画像データと飽和検
出レベル（ラッチ回路200の出力）とを比較し、飽和検
出レベル以上の場合に信号を出力する。比較回路202の
出力はアンド回路204でタイミング調整されてカウンタ2
06に印加される。カウンタ206は飽和画素数を計数する
ことになる。比較回路210はカウンタ206による飽和画素
数とラッチ回路208の基準値とを比較し、その比較結果
がフリップフロップ212を介してナンド回路214に入力さ
れる。飽和画素数がラッチ回路208の基準値より少ない
場合には、フリップフロップ212は次の積分期間、ナン
ド回路214に“H"を印加する。

ナンド回路214には比較回路202の出力も印加されてお
り、フリップフロップ212からナンド回路214に信号“H"
が印加されている状態で、飽和レベルを越える画像デー
タが入力端子100から入力すると、比較回路202の出力に
よりナンド回路214の出力は“L"になり、SSG62からのク
ロックがアンド回路216で遮断される。この結果、スイ
ッチ162はオフになり、加算器168及びラッチ回路174に
よる積分動作は中断される。

なお、第14図中、カウンタ206、ラッチ回路208、比較
回路210及びフリップフロップ212からなる部分又はその
機能をシステム制御回路64内に組み入れてもよい。

第13図に戻り、上述のようにして適切な露光量が決定
されると、次に、被写体を照射している光源の色温度を
推定する。

適正露光を得たときの画像信号（の一部又は全部）の
積分値がラッチ回路174に保持されており、これをラッ
チ回路192に転送し、また乗算器180で所定係数を乗算し
て平均化してからラッチ回路182に記憶する。なお、乗
算器180の係数は、１画素毎の平均値を求めるための、
積分した画素数と、その平均値（積分した画像の平均
値）に乗ずる一定計数の積である。

ウインドウ・コンパレータ186は、入力端子100からの
画像データが、ラッチ回路184の出力（飽和レベル）
と、ラッチ回路182の出力との間にあるときにのみSSG18
8に信号を出力する。SSG188はウインドウ・コンパレー
タ186が信号を出力する間、スイッチ162,164,166を制御
して入力端子100からの画像データを色毎に加算器168,1
70,172に振り分ける。このために、SSG188はMPX24のカ
ラー同期信号24cに相当する信号をSSG62から得ている。

このようにして、高輝度であるが飽和していない画素
の色毎の積分値がラッチ回路174,176,178に保持され、
マルチプレクサ194を介してシステム制御回路64に送ら
れる。

ここでは原色信号の３つの色を積分しているが、スイ
ッチ164,166の前段に原色信号を色差信号に変換するマ
トリクス回路を設け、色差信号を積分するようにしても
よい。

第15図は本発明の別の実施例の構成ブロック図を示
す。なお、磁気ディスクの駆動系、並びに記録アンプか
ら磁気ヘッドまで、及び磁気ヘッドから再生アンプまで
の回路については、第１図と同じであるので、図示を省
略した。

第15図において、300は撮影レンズ、302は絞り、303
は撮影レンズによる光学像を３つの撮像素子304R,304G,
304Bに分割するダイクロイック・プリズムである。撮像
素子304R,304G,30Bの各々の前面には、R,G,Bの色フィル
タが貼り付けられている。306Rは撮像素子304Rの出力
と、再生輝度信号とを切り換えるスイッチ、306Gは撮像
素子304Gの出力と再生輝度信号とを切り換えるスイッ
チ、306Bは撮像素子Ｂの出力と、一方の再生色差信号と
を切り換えるスイッチである。

308R,308G,308BはS/H回路、310R,310G,310Bはクラン
プ回路、312R,312G,312BはA/D変換器、314は他方の再生
色差信号をサンプル・ホールドするS/H回路、316はクラ
ンプ回路、318はクランプ回路310Bの出力と同316の出力
を点順次化してA/D変換器312Bに供給するスイッチであ
る。320はA/D変換器312R,312G,312Bの出力を時間軸多重
するマルチプレクサ（MPX）、322はディジタル信号処理
装置（DSP）、324はDSP322の制御下で画像データを１フ
レーム分記憶できるフレーム・メモリである。

326Y,326CはDSP322から出力されるデータをアナログ
信号に変換するD/A変換器、328Y,330はD/A変換器326Yに
よるサンプリング・キャリアを除去するためのローパス
フィルタ（LPF）、328CはD/A変換器326Cによるサンプリ
ング・キャリアを除去するためのローパスフィルタ（LP
F）、332はD/A変換器326Yの出力を記録時にはLPF328Yに
供給し、再生時にはLPF330に供給するスイッチ、334Y,3
34CはFM変調回路、336はFM変調回路334Y,334Cを重畳す
る加算器、338はLPF330の出力が供給されるモニタ装置
である。加算器336の出力は、第１図に図示した記録ア
ンプ40と同様の記録アンプに印加される。

340は第１図に図示した再生アンプ56と同様の再生ア
ンプの出力から変調輝度信号と変調色差信号を分離する
分離回路、342は変調輝度信号の復調回路、344は変調色
差信号を復調し、２つの色差信号を出力する復調回路、
復調回路344の一方の出力はスイッチ306BのＰ接点に、
他方の出力はS/H回路314に供給される。

この他に、SSG62に相当するSSG及びシステム制御回路
64に相当するシステム制御回路などがあるが、図示を省
略した。

MPX320の内部回路構成を第16図に示す。MPX320は５つ
のスイッチ350,352,354,356,358からなり、その記録時
及び再生時の切換えタイミング図を第17図に示す。

撮像（及び記録）時の動作は、基本的に第１図と同じ
である。撮像素子304R,304G,304Bの各出力は、スイッチ
306R,306G,306B、S/H回路308R,308G,308B、クランプ回
路310R,310G,310B、そして（クランプ回路310Bの出力は
スイッチ318を介して）A/D変換器312R,312G,312Bを介し
てMPX320に入力する。MPX320では、スイッチ350,354,35
8はオン、スイッチ352,356はオフであり、MPX320は入力
信号をそのまま、即ち多重化せずにDSP322に出力する。
HDTVのように広帯域の信号を扱うときには多重化しない
のがよい。DSP322内の処理は、DSP26と同じでよいが、
内部的に線順次化しない色差信号のままで扱うようにし
てもよい。DSP322は輝度信号をD/A変換器326Yに、色差
信号をD/A変換器326Cに出力し、以後は第１図と同様に
処理されて、磁気ディスクその他の記録媒体に記録され
る。

次に再生時の動作を説明する。分離回路340は、再生
アンプの出力を変調輝度信号と変調色差信号に分離す
る。復調回路342が変調輝度信号を復調し、復調された
輝度信号は、第１図の場合と同様に、スイッチ306R,306
G、S/H回路308R,308G、及びクランプ回路310R、310Gを
介してA/D変換器312R,312Gに印加され、ディジタル化さ
れた再生輝度信号がMAPX320に印加される。また、復調
回路344は変調色差信号を復調して、２つの色差信号C1,
C2を出力し、一方の色差信号はC1、スイッチ306B、S/H
回路308B及びクランプ308Bにより第１図と同様に処理さ
れ、他方の色差信号C2は、S/H回路314及びクランプ回路
316により色差信号C1と同様の処理をされる。クランプ
回路310Bと同316の出力はスイッチ318により時間的にオ
フセットされた状態でA/D変換器312Bに印加され、ディ
ジタル化されてMPX320に印加される。

MPX320はA/D変換器312R,312G,312Bからの信号を、１
チャンネルの輝度信号と、２チャンネルの色差信号に振
り分けてDSP322に供給する。即ち、MPX320内で、スイッ
チ354のみオフ状態にあり、他のスイッチ350,352,356,3
58は第17図に示すタイミングでオン／オフを繰り返す。

第17図では、スイッチ350,352のスイッチングの位相
と、スイッチ356,358のスイッチングの位相とが一致し
ているが、これら２つのグループは、位相が一致するこ
とも、周波数が整数比の関係にあることも必要なく、た
だ単に、スイッチ350と同352の位相が反転していること
と、スイッチ356と同358の位相が反転していることだけ
が条件である。とはいうものの、第17図に示すような位
相及び周波数関係が後処理が容易になり、ノイズの影響
も少なく、種々の有利な点があることは勿論である。

MPX320の出力は、DSP322及びメモリ324を使ってフィ
ルタリング処理及び補間処理され、DSP322は、所定のTV
方式の信号をD/A変換器326Yに出力する。D/A変換器326Y
によりアナログ化されたテレビジョン信号はスイッチ33
2を介してLPF330に印加され、D/A変換に伴うサンプリン
グ・キャリアを除去されてモニタ装置338に印加され
る。これにより、再生画像が表示される。

第18図は、第15図の変更実施例の構成ブロック図を示
す。第18図に示した実施例は、既存のテレビジョン信号
より広帯域の画像信号を扱うのに適している。第15図と
同じ回路要素には同じ符号を付してある。第18図に図示
した実施例は、各撮像素子が２つの出力を具備し、それ
に応じて、S/H回路、クランプ回路及びA/D変換器からな
る回路を各撮像素子に対して２系統、合計で６系統設け
た点が、第15図の実施例と異なる。

344R,344G,344Bは、２つの出力を具備する撮像素子で
あり、それぞれの前面にはR,G,Bの色フィルタが貼り付
けられている。346R₁,346R₂は撮像素子344Rの出力と再
生輝度信号とを切り換えるスイッチ、346G₁,346G₂は撮
像素子344Gの出力と再生輝度信号とを切り換えるスイッ
チ、346B₁,346B₂は撮像素子344Bの出力と再生色差信号C
1,C2とを切り換えるスイッチである。但し、スイッチ34
6G₂のＰ接点には再生輝度信号は供給されていない。348
R₁,348R₂,348G₁,348G₂,348B₁,348B₂はS/H回路、350R₁,3
50R₂,350G₁,350G₂,350B₁,350B₂はクランプ回路、352R₁,
352R₂,352G₁,352G₂,352B₁,352B₂はA/D変換器、354はMPX
である。

MPX354の内部構成を第19図に示す。MPX354は５つのス
イッチ360,362,364,366,368からなり、その切り換えタ
イミング図を第20図に示す。

撮像時には、スイッチ346R₁,346R₂,346G₁,346G₂,346B
₁,346B₂は全て、Ｒ接点に接続する。撮像素子344R,344
G,344Bの出力はサンプル・ホールド、クランプ及びA/D
変換されてMPX354に入力され、MPX354でR,G,B3チャンネ
ルの画像信号に合成され、DSP322に供給される。即ち、
MPX354では、第20図に示すように、スイッチ362,366は
共に常時、Ｒ側に接続し、スイッチ360,364,366が２チ
ャンネルのA/D変換器の出力を交互に切り換える。

再生時には、スイッチ346R₁,346R₂,346G₁,346G₂,346B
₁,346B₂は全て、Ｐ接点に接続し、復調回路342から出力
される広帯域の輝度信号が３チャンネルに分割されてサ
ンプル・ホールド、クランプ及びA/D変換されてMPX354
に印加され、復調回路344から出力される２つの色差信
号は別々にサンプル・ホールド・クランプ及びA/D変換
されてMPX354に印加される。MPX354は３チャンネルの輝
度信号を１チャンネルに合成し、２つの色差信号はその
まま出力する。即ち、MPX354内では、第20図に示したよ
うに、スイッチ364は任意の接点、スイッチ366,368はＰ
接点側に接続し、スイッチ360,362が所定周期で切り換
えられる。なお、第20図でスイッチ364をＢ接点側に接
続したのは、この方がノイズが少ないからである。

A/D変換のサンプリング・レートに関して簡単に説明
する。NTSC方式の色副搬送波周波数をｆscとする。第１
図に図示した実施例では、輝度信号を2fscで２チャンネ
ルでA/D変換した後多重化しているので、実質的には4fs
c（約14.3Msps）でサンプリングしたのと同じ結果が得
られる。線順次の色差信号は、2fscのサンプリング・レ
ート（約7.16Msps）で１チャンネルでA/D変換すれば、
帯域としては充分である。第10図及び第11図では、３つ
のA/D変換器22R,22G,22Bが同じクロック・レートで動作
しているが、色差信号の帯域（Ｉが1.5MHz、Ｑが0.5MH
z、Ｒ−Y,B−Ｙが共に0.5MHz）を考えれば、ｆscのサン
プリング・レート（約3.58Msps）であっても充分である
ことはいうまでもない。

このようなサンプリング・レート（約7Msps）で動作
可能なA/D変換器を撮像時に３チャンネル並列に動作さ
せれば、実質的に約21Mspsのサンプリング・レートを得
ることができる。

同様に、第15図に図示した実施例では、撮像時には第
１図に図示した実施例と同様に、約7Mspsで３チャンネ
ルのA/D変換器を並列動作させ、実質的に約21Mspsのサ
ンプリング・レートを得ることができる。再生時には、
輝度信号を2fscで２チャンネルのA/D変換器でサンプリ
ングしてマルチプレクサで合成しているので、実質的に
4fscのサンプリングをしたことになる。色差信号は、31
8で点順次化した後に2fscのサンプリング・レートでA/D
変換しているので、色差信号１チャンネル当たり3.58Ms
psのサンプリング・レートが得られる。第１図の実施例
に関して述べたように、色差信号に対しては充分な値で
ある。

更には、第18図に図示した実施例では、A/D変換器352
R₁,352R₂,352G₁,352G₂,352B₁,352B₂のサンプリング・レ
ートが14Msps程度であるとすれば、撮像時には約84Msps
のサンプリング・レートが得られ、再生時には輝度信号
に対して42Mspsのサンプリング・レート、２つの色差信
号に対して夫々14Mspsのサンプリング・レートが得られ
る。

上述の全ての実施例において、撮像（及び記録）時に
は３つの純色（R,G,B）で構成された信号を処理するよ
うに構成されているが、補色（例えば、Ye,Mg,Cy）から
なる画像信号を処理するようにしてもよいことはいうま
でもない。更に、Ye,Mg,Cy,Gなどの４色構成にして、記
録時に４チャンネル、再生時に輝度信号に２チャンネ
ル、色差信号に２チャンネルを割り当てるようにしても
よい。

［発明の効果］以上の説明から容易に理解できるように、本発明によ
れば、複数のA/D変換手段を効率的に利用でき、低速のA
/D変換手段で実質的に高速のA/D変換を行なえる。この
結果、回路規模及び消費電力を小さくでき、低価格にで
きる。低消費電力になることにより、電源系も小さくで
きる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成ブロック図、第２図
は、第３図、第４図、第５図及び第６図は第１図の記録
再生のフローチャート、第７図は第１図のタイミング
図、第８図は第１図の撮像素子14の画素配列及び読み出
し信号を示す図、第９図はMPX24の回路構成例、第10図
及び第11図は第１図の再生時の動作タイミング図、第12
図はDSP26の、記録及び再生の画像処理のための回路構
成ブロック図、第13図はDSP26の、測光及び測色のため
の回路構成ブロック図、第14図第13図の変更回路構成ブ
ロック図、第15図は第２実施例の構成ブロック図、第16
図は第15図のMPX320の回路構成図、第17図は第16図のタ
イミング図、第18図は第３の実施例の構成ブロック図、
第19図は第18図のMPX354の回路構成図、第20図は第19図
のタイミング図である。 10:撮影レンズ、12:絞り、14:撮像素子、16R,16G,16B:
スイッチ、18R,18G,18B:サンプル・ホールド回路、20R,
20G,20B:クランプ回路、22R,22G,22B:A/D変換器、24:マ
ルチプレクサ、26:ディジタル信号処理装置、28:フレー
ム・メモリ、30Y,30C:D/A変換器、32Y,32C:ローパスフ
ィルタ、34:加算器、36Y,36C:FM変調回路、38:加算器、
40:記録アンプ、42:スイッチ、44:磁気ヘッド、46:磁気
ディスク、48:ヘッド送り装置、50:PGコイル、52:スピ
ンドル・モータ、54:サーボ回路、60:再生アンプ、58Y:
BPF、58C:LPF、60Y,60C:FM復調回路、62:同調信号発生
回路、64:システム制御回路、66:スイッチ、68:加算
器、70:モニタ装置、72,74:レリーズ・スイッチ、76:モ
ード・スイッチ、80,82,84,86,88:スイッチ、100,102:
入力端子、104,106:入出力端子、108,110:出力端子、11
4,116,118,120,124,126,128,130:スイッチ、132,134,13
6,138,140,142,144:遅延線、148:垂直ローパス・フィル
タ、150:水平ローパス・フィルタ、152:マトリクス回
路、154:マルチプレクサ、156:同期分離回路、158,160:
バースト・フラグ付加回路、162,164,166:スイッチ、16
8,170,172:加算器、174,176,178:ラッチ回路、180:乗算
器、182:ラッチ回路、184:ラッチ回路、186:ウインドウ
・コンパレータ、188:SSG、190:オア回路、192:ラッチ
回路、194:マルチプレクサ、196:出力端子、198:制御信
号入力、200:ラッチ回路、202:比較回路、204:アンド回
路、206:カウンタ、208:ラッチ回路、210:比較回路、21
2:Dフリップフロップ、214:ナンド回路、216:アンド回
路、300:撮影レンズ、302:絞り、303:ダイクロイック・
プリズム、304R,304G,304B:撮影素子、306R,306G,306B:
スイッチ、308R,308G,308B:サンプル・ホールド回路、3
10R,310G,310B:クランプ回路、312R,312G,312B:A/D変換
器、314:サンプル・ホールド回路、316:クランプ回路、
318:スイッチ、320:マルチプレクサ、322:ディジタル信
号処理装置、324:フレーム・メモリ、326Y,326C:D/A変
換器、328Y,328C,330:ローパスフィルタ、332:スイッ
チ、334Y,334C:FM変調回路、336:加算器、338:モニタ装
置、340:分離回路、342,344:復調回路、350,352,354,35
6,358:スイッチ、344R,344G,344B:撮像素子、346R₁,346
R₂,346G₁,346G₂,346B₁,346B₂:スイッチ、348R₁,348R₂,3
48G₁,348G₂,348B₁,348B₂:S/H回路、350R₁,350R₂,350G₁,
350G₂,350B₁,350B₂:クランプ回路、352R₁,352R₂,352G₁,
352G₂,352B₁,352B₂:A/D変換器、354:MPX、360,362,364,
366,368:スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者田口富茂東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (56)参考文献特開平４−47865（ＪＰ，Ａ) 特開昭62−298284（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/64 - 9/898 H04N 9/00 - 9/11 H04N 11/00 - 11/04

Claims

(57)【特許請求の範囲】

【請求項１】カラーコンポーネント成分からなる第１の
アナログ画像信号と、輝度成分及び色成分からなる第２
のアナログ画像信号の一方を選択的にアナログ／ディジ
タル変換する画像処理装置であって、当該第１のアナログ画像信号及び当該第２のアナログ画
像信号の一方を選択する選択手段であって、当該第２の
アナログ画像信号を選択するときには当該輝度成分を複
数に分けて出力する選択手段と、当該選択手段から出力される各成分信号をアナログ／デ
ィジタル変換するｍ個（但し、ｍは３以上の整数）のA/
D変換手段と、当該ｍ個のA/D変換手段のそれぞれに供給されるクロッ
クを発生するクロック発生手段と、当該選択手段に当該第２のアナログ画像信号を選択させ
るとき、当該ｍ個のA/D変換手段の内、輝度成分をアナ
ログ／ディジタル変換する少なくとも２つのA/D変換手
段に供給されるクロックが互いにオフセットするように
当該クロック発生手段を制御する制御手段とを具備することを特徴とする画像処理装置。
【請求項２】当該第１のアナログ画像信号が原色のカラ
ーコンポーネント信号及び補色のカラーコンポーネント
信号の何れかからなる特許請求の範囲第（１）項に記載
の画像処理装置。
【請求項３】当該ｍが３である特許請求の範囲第（１）
項に記載の画像処理装置。
【請求項４】当該第２のアナログ画像信号の色成分が、
複数の色信号からなる特許請求の範囲第（１）項に記載
の画像処理装置。
【請求項５】当該ｍが４である特許請求の範囲第（４）
項に記載の画像処理装置。
【請求項６】カラーコンポーネント成分からなる第１の
アナログ画像信号と、輝度情報を含む第２のアナログ画
像信号の一方を選択的にアナログ／ディジタル変換する
画像処理装置であって、当該第１のアナログ画像信号及び当該第２のアナログ画
像信号の一方を選択する選択手段であって、当該第２の
アナログ画像信号を選択するときには当該第２のアナロ
グ画像信号を複数に分けて出力する選択手段と、当該選択手段から出力される各成分信号をアナログ／デ
ィジタル変換するｍ個（但し、ｍは３以上の整数）のA/
D変換手段と、当該ｍ個のA/D変換手段のそれぞれに供給されるクロッ
クを発生するクロック発生手段と、当該選択手段に当該第２のアナログ画像信号を選択させ
るとき、当該ｍ個のA/D変換手段の内、少なくとも２つ
のA/D変換手段に当該第２のアナログ画像信号を供給
し、当該第２のアナログ画像信号をアナログ／ディジタ
ル変換する当該少なくとも２つのA/D変換手段に供給さ
れるクロックが互いにオフセットするように当該クロッ
ク発生手段を制御する制御手段とを具備することを特徴とする画像処理装置。