JP2568762B2 - Error rectifier for color video signal - Google Patents

Error rectifier for color video signal

Info

Publication number
JP2568762B2
JP2568762B2 JP10244191A JP10244191A JP2568762B2 JP 2568762 B2 JP2568762 B2 JP 2568762B2 JP 10244191 A JP10244191 A JP 10244191A JP 10244191 A JP10244191 A JP 10244191A JP 2568762 B2 JP2568762 B2 JP 2568762B2
Authority
JP
Japan
Prior art keywords
signal
reset signal
error
reset
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10244191A
Other languages
Japanese (ja)
Other versions
JPH04332289A (en
Inventor
一郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP10244191A priority Critical patent/JP2568762B2/en
Publication of JPH04332289A publication Critical patent/JPH04332289A/en
Application granted granted Critical
Publication of JP2568762B2 publication Critical patent/JP2568762B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はカラービデオ信号を記録
再生するディジタルVTRにおけるカラービデオ信号の
エラー修整器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color video signal error corrector in a digital VTR for recording and reproducing a color video signal.

【0002】[0002]

【従来の技術】ディジタルVTRにおいては、再生時に
エラー訂正能力を越えたエラーが発生した場合、修整が
施される。このエラー修整について以下、従来例を用い
て説明する。図2にディジタルVTRの記録及び再生回
路のブロック構成例を示す。
2. Description of the Related Art In a digital VTR, when an error exceeding the error correction capability occurs during reproduction, correction is performed. The error correction will be described below using a conventional example. FIG. 2 shows an example of a block configuration of a recording and reproducing circuit of the digital VTR.

【0003】まず、記録系から説明する。入力端子13
から入力されたアナログビデオ信号は、A/D変換器1
4によりサブキャリア周波数(Fsc)の4倍の周波数
(4Fsc)でサンプリングされ、8ビットに量子化さ
れる。そして、アウターECCエンコーダ15において
アウター訂正符号のパリティーが付加され、次のシャフ
リングメモリ16に書き込まれる。この時、ビデオデー
タは時系列的に入力された順番とは異なったアドレスで
シャフリングメモリ16に書き込まれ、読み出しは一定
の順序で行われる。このようにして、データの順番を入
れ換えてテープ上に記録することにより、再生時にバー
ストエラーが発生した場合にTV画面上でエラーが分散
されるために、エラー修整が容易になる。シャフリング
メモリ16の書き込みアドレスは同期信号分離回路17
によって入力ビデオ信号から分離された同期信号をフィ
ールド・スタート・パルス発生器18に入力し、ここで
作られるフィールド・スタート・パルスを基準に生成さ
れる。次に、シャフリングメモリ16からは所定数のサ
ンプルからなるブロックを単位としてデータが読み出さ
れ、このブロック毎にインナーECCエンコーダ19に
おいてインナー訂正符号のパリティーが付加される。そ
の後、SYNC・ID付加器20において、上記データ
ブロックの始まりのタイミングを決定するSYNC及び
ID発生器21で生成されるフィールド番号及びブロッ
ク番号を示すIDが付加される。そして、SYNC・I
D付加器20の出力はチャンネルエンコーダ22で、変
調後のデータが磁気記録再生系に都合が良いデータ系列
に変調される。そして、最後に記録アンプ23、記録ヘ
ッド24を介して磁気テープ25上に記録される。次に
再生系であるが、再生ヘッド26及び再生アンプ27を
介して再生されたデータは、チャンネルデコーダ28に
おいて変調前のデータに戻される。そして、インナーE
CCデコーダ29において記録時に付加したインナー訂
正パリティーによってインナーエラー訂正が実行され、
次のデシャフリングメモリ30に書き込まれる。この書
き込みアドレスはSYNC・ID検出器31において検
出されたSYNC及びIDに基づいて生成される。ま
た、このデシャフリングメモリ30の読み出しアドレス
は、レファレンス信号入力端子32に入力されたレファ
レンス信号から同期信号分離回路33、フィールド・ス
タート・パルス発生器34により生成されたフィールド
・スタート・パルスを基準に、記録時と全く同様に作ら
れる。このようにして、デシャフリングメモリ30から
読み出されたデータは入力時のデータ系列と同じ順序の
データに戻される。このデータはアウターECCデコー
ダ35において、記録時に付加したアウター訂正パリテ
ィー及びインナーECCデコーダ29から送られてくる
エラーフラグによってアウターエラー訂正が実行され
る。そして、エラー修整器36では上記インナー及びア
ウター訂正回路で訂正できなかったエラーに対してエラ
ーサンプルの周囲の正常なサンプルで補間を行う。最後
に、D/A変換器37でアナログビデオ信号に戻され
て、出力端子39から出力される。
First, the recording system will be described. Input terminal 13
The analog video signal input from the A / D converter 1
4 is sampled at a frequency (4Fsc) four times the subcarrier frequency (Fsc) and quantized to 8 bits. Then, the parity of the outer correction code is added by the outer ECC encoder 15, and is written to the next shuffling memory 16. At this time, the video data is written to the shuffling memory 16 at an address different from the order in which the video data was input in time series, and the reading is performed in a fixed order. In this way, by changing the order of the data and recording the data on the tape, when a burst error occurs during reproduction, the error is dispersed on the TV screen, so that error correction is facilitated. The write address of the shuffling memory 16 is determined by the synchronization signal separation circuit 17.
The sync signal separated from the input video signal is input to the field start pulse generator 18 and is generated based on the field start pulse generated here. Next, data is read from the shuffling memory 16 in units of blocks each consisting of a predetermined number of samples, and parity of an inner correction code is added in the inner ECC encoder 19 for each block. After that, the SYNC / ID adder 20 adds an ID indicating the field number and the block number generated by the SYNC for determining the start timing of the data block and the ID generator 21. And SYNC I
The output of the D adder 20 is a channel encoder 22, which modulates the modulated data into a data sequence convenient for the magnetic recording and reproducing system. Finally, the data is recorded on the magnetic tape 25 via the recording amplifier 23 and the recording head 24. Next, regarding a reproducing system, data reproduced through a reproducing head 26 and a reproducing amplifier 27 is returned to data before modulation in a channel decoder 28. And the inner E
The CC decoder 29 performs inner error correction by the inner correction parity added at the time of recording,
The data is written to the next deshuffling memory 30. This write address is generated based on the SYNC and ID detected by the SYNC / ID detector 31. The read address of the deshuffling memory 30 is based on the field start pulse generated by the synchronization signal separation circuit 33 and the field start pulse generator 34 from the reference signal input to the reference signal input terminal 32. At the same time, it is made just like when recording. In this way, the data read from the deshuffling memory 30 is returned to the data in the same order as the data sequence at the time of input. This data is subjected to outer error correction by the outer ECC decoder 35 based on the outer correction parity added at the time of recording and the error flag sent from the inner ECC decoder 29. Then, the error corrector 36 interpolates the errors that could not be corrected by the inner and outer correction circuits with normal samples around the error samples. Finally, the signal is converted back to an analog video signal by the D / A converter 37 and output from the output terminal 39.

【0004】さて、このようなシャフリングを記録デー
タに施すと、高速サーチモードのように再生ヘッドが1
回スキャンする間に複数のトラックからデータを同時に
再生する場合には、再生される1フィールドのビデオ信
号はカラーフレームの異なる複数のフィールドの信号か
ら合成されることになる。この様子を示したのが図3で
ある。図3において、40は磁気テープ、41はサーチ
モード時のヘッドの軌跡、1A,1B,1C,・・・,
4A,4B,4Cは記録トラックであり、この図では3
トラックで1フィールド(1V)が構成される例を示し
ている。ところで、サーチモードの再生で正しく色を再
現するためには輝度信号成分Yと色信号成分Cとを分離
し、色信号の極性反転等の処理を施す必要がある。しか
しながら、シャフリングはサンプル単位で行われている
ために、上記のような合成信号から色信号成分と輝度信
号成分を分離することは不可能となる。そこで、この問
題を解決するために、シャフリングメモリへのデータの
書き込みに関して次のような工夫がなされている。すな
わち、全てのフィールドでシャフリングメモリの同じア
ドレスには必ずサブキャリア位相が等しいサンプルを書
き込むようにするのである。これを説明したのが図4で
ある。NTSCカラービデオ信号のサブキャリア位相は
4フィールドで一巡する。第1フィールドは第9ライ
ン、第2フィールドは第8ライン、第3フィールドは第
9ライン、第4フィールドは第8ライン、からそれぞれ
のフィールドの記録をスタートすると、カラーフレーム
AとカラーフレームBではサブキャリアの位相は反転し
てしまう。そこで、カラーフレームAとカラーフレーム
Bで、シャフリングメモリ上でサブキャリア位相を揃え
るために、図4に示すように、カラーフレームAに対し
てカラーフレームBのフィールド・スタート・パルスの
位相を2サンプルだけずらしてやる。このようにしてや
ると、サーチモードの再生時にデシャフリングメモリ3
0の同じアドレスにはサブキャリア位相の等しいサンプ
ルが書き込まれることになり、輝度信号と色信号の分離
が可能となる。すなわち、上記フィールド・スタート・
パルスとデシャフリングメモリ30から読み出された信
号のサブキャリア位相は常に一定の関係になる。
[0004] When such shuffling is applied to recorded data, the reproducing head becomes one as in the high-speed search mode.
In the case where data is simultaneously reproduced from a plurality of tracks during one scan, a video signal of one field to be reproduced is synthesized from signals of a plurality of fields having different color frames. FIG. 3 shows this state. In FIG. 3, 40 is a magnetic tape, 41 is a trajectory of a head in a search mode, 1A, 1B, 1C,.
4A, 4B, and 4C are recording tracks.
An example is shown in which one field (1 V) is constituted by a track. By the way, in order to correctly reproduce the color in the reproduction in the search mode, it is necessary to separate the luminance signal component Y and the color signal component C and to perform processing such as inversion of the polarity of the color signal. However, since the shuffling is performed on a sample basis, it is impossible to separate the chrominance signal component and the luminance signal component from the composite signal as described above. Therefore, in order to solve this problem, the following contrivance has been made regarding the writing of data to the shuffling memory. That is, samples having the same subcarrier phase are always written to the same address of the shuffling memory in all the fields. This is illustrated in FIG. The subcarrier phase of the NTSC color video signal makes one cycle in four fields. When recording of each field is started from the ninth line in the first field, the eighth line in the second field, the ninth line in the third field, and the eighth line in the fourth field, the color frame A and the color frame B The phase of the subcarrier is inverted. Therefore, in order to align the subcarrier phases on the shuffling memory between the color frame A and the color frame B, the phase of the field start pulse of the color frame B is set to 2 with respect to the color frame A as shown in FIG. I'll shift only the sample. By doing so, the deshuffling memory 3 can be used during reproduction in the search mode.
Samples having the same subcarrier phase are written at the same address of 0, so that the luminance signal and the chrominance signal can be separated. That is, the above field start
The pulse and the subcarrier phase of the signal read from the deshuffling memory 30 always have a fixed relationship.

【0005】次に、図2のエラー修整器36について、
少し詳しく説明する。図5にエラー修整器36のブロッ
ク構成図を示す。同図において、42はデータ入力端
子、43はエラーフラグ入力端子、45クロック入力端
子、46は2次元修整器、47はFIFO、48は1/
910分周器、49は1/262分周器、50は信号切
換器、51は出力端子である。図5において、2次元修
整器46ではエラーフラグの立ったサンプルに対して、
そのサンプルと同じフィールド内にある正常な周辺サン
プルによって補間を行う。次に、2次元修整器46で修
整できなかったエラーサンプルを1フィールド前のサブ
キャリアの同位相サンプルで置換する。すなわち、NT
SCカラービデオ信号の場合、262ライン前のサンプ
ルで置換することになる。これを説明したのが図6であ
る。すなわち、クロック入力端子45に入力された周波
数4Fscのクロックを分周器48で1/910分周し
てライン周期の信号を作り、これをさらに分周器49で
1/262分周して262ライン周期の信号を作り、こ
れをFIFO47のライトスタートWST及びリードス
タートRSTに入力する。このようにすれば、FIFO
47の出力はその入力に対して262ライン遅延された
信号となる。そして、信号切換器50では2次元修整器
46から出力されたエラーフラグが「0」の時にはb側
に倒れ、エラーフラグが「1」の時にはa側に倒れる。
このようにして、従来の修整方法では2次元修整できな
かったサンプルは、常に262ライン前のサンプルで置
換されていた。
Next, the error retouching device 36 shown in FIG.
I will explain a little in detail. FIG. 5 shows a block diagram of the error retoucher 36. In the figure, 42 is a data input terminal, 43 is an error flag input terminal, 45 clock input terminal, 46 is a two-dimensional modifier, 47 is FIFO, and 48 is 1 /
A 910 frequency divider, 49 is a 1/262 frequency divider, 50 is a signal switch, and 51 is an output terminal. In FIG. 5, the two-dimensional retoucher 46 sets a sample with an error flag
Interpolation is performed by normal surrounding samples in the same field as the sample. Next, the error sample that could not be modified by the two-dimensional modifier 46 is replaced with the in-phase sample of the subcarrier one field before. That is, NT
In the case of the SC color video signal, the sample is replaced with the sample of 262 lines before. FIG. 6 illustrates this. That is, the frequency 4Fsc clock input to the clock input terminal 45 is frequency-divided by 1/910 by the frequency divider 48 to generate a line cycle signal, which is further frequency-divided by 1/262 by the frequency divider 49 to 262. A signal of a line cycle is generated, and the signal is input to a write start WST and a read start RST of the FIFO 47. In this way, the FIFO
The output of 47 is a signal delayed by 262 lines with respect to its input. When the error flag output from the two-dimensional corrector 46 is "0", the signal switch 50 falls to the side b, and when the error flag is "1", the signal switch 50 falls to the side a.
Thus, a sample that could not be two-dimensionally modified by the conventional modification method was always replaced by a sample before 262 lines.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、複数の
フィールドが混ざるサーチモードあるいは同じフィール
ドが連続したり、あるいはフィールドをスキップしたり
する変速再生モードでは、262ライン前のサンプルが
同じサブキャリア位相の信号になるとは限らなくなる。
従って従来のように、固定的に262ライン前のサンプ
ルと置換する方法では修整ミスが発生するという問題点
を有していた。
However, in a search mode in which a plurality of fields are mixed, or in a variable speed reproduction mode in which the same field is continuous or a field is skipped, a sample 262 lines before is a signal having the same subcarrier phase. Will not always be.
Therefore, the conventional method in which the sample is fixedly replaced with the sample 262 lines before has a problem that a retouching error occurs.

【0007】本発明は上記従来の問題点を解決するもの
で、変速再生時にも1フィールド前の最も距離的に近
く、かつ、サブキャリア位相の等しいサンプルとの置換
が可能となるカラービデオ信号のエラー修整器を提供す
ることを目的とする。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned conventional problems. Even during variable speed reproduction, a color video signal of a color video signal which can be replaced with a sample which is closest to the previous one field and has the same subcarrier phase can be replaced. It is intended to provide an error rectifier.

【0008】[0008]

【課題を解決するための手段】この目的を解決するため
に本発明のカラービデオ信号のエラー修整器は、1フィ
ールド以上の信号を記憶することのできる信号記憶手段
と、再生エラー情報に従って、上記信号記憶手段の入力
前の信号を上記信号記憶手段の出力の信号に置換する信
号置換手段と、262水平走査周期毎にリセット信号を
発生する第1のリセット信号発生手段と、フィールドの
記録開始点と同タイミングでフィールド毎にリセット信
号を発生する第2のリセット信号発生手段と、通常再生
時には上記第1のリセット信号発生手段の出力を選択
し、変速再生時には上記第2のリセット信号発生手段の
出力を選択するリセット信号切換手段とを有し、リセッ
ト信号切換手段で選択されたリセット信号により信号記
憶手段の書き込みアドレス及び読み出しアドレスをリセ
ットする。
According to the present invention, there is provided a color video signal error rectifier according to the present invention, comprising: a signal storage means capable of storing one or more fields of a signal ; Input of signal storage means
A signal for replacing the previous signal with the signal output from the signal storage means.
Signal replacement means and a reset signal every 262 horizontal scanning cycles.
A first reset signal generating means for generating a field of
Reset signal for each field at the same timing as the recording start point
A second reset signal generating means for generating a signal, and an output of the first reset signal generating means during normal reproduction, and an output of the second reset signal generating means during variable speed reproduction .
And a reset signal switching means for selecting an output, reset
Signal recording by the reset signal selected by the reset signal switching means.
Reset the write address and read address of the storage
Cut.

【0009】[0009]

【作用】本発明は上記した構成により、再生モードが通
常再生、変速再生に関わらずFIFOの出力はその入力
とサブキャリア位相に関して同一となるために、2次元
修正ができなかった場合にも正しい修正が可能となる。
According to the present invention, the output of the FIFO becomes the same with respect to the input and the subcarrier phase irrespective of the reproduction mode of the normal reproduction or the variable-speed reproduction according to the above-described configuration. Correction is possible.

【0010】[0010]

【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
An embodiment of the present invention will be described below with reference to the drawings.

【0011】図1は本発明の実施例を示したエラー修整
器のブロック構成図である。図1において、1はデータ
入力端子、2はエラーフラグ入力端子、3はクロック入
力端子、4はフィールド・スタート・パルス入力端子、
5は再生モード入力端子、6は2次元修整器、7はFI
FO、8は1/910分周器、9は1/262分周器、
10,11は信号切換器、12は出力端子である。従来
例と共通している部分の説明は省略する。信号切換器1
1は次のような動作をする。すなわち、通常再生モード
ではa側へ倒れ、従来例と同じ動作をする。一方、変速
再生モードではb側へ倒れ、FIFO7のWST及びR
STにはフィールド・スタート・パルスが入力される。
前述したように、このフィールド・スタート・パルスは
サブキャリアに対して必ず同位相となっており、FIF
O7の出力はその入力とサブキャリア位相に関して等し
くなる。しかも、信号切換器10で置換されるサンプル
はエラーサンプルと空間上の距離が最も近いサンプルと
なっている。
FIG. 1 is a block diagram showing the configuration of an error retoucher according to an embodiment of the present invention. In FIG. 1, 1 is a data input terminal, 2 is an error flag input terminal, 3 is a clock input terminal, 4 is a field start pulse input terminal,
5 is a reproduction mode input terminal, 6 is a two-dimensional corrector, and 7 is a FI.
FO, 8 is a 1/910 divider, 9 is a 1/262 divider,
10 and 11 are signal switches, and 12 is an output terminal. The description of the parts common to the conventional example is omitted. Signal switch 1
1 operates as follows. That is, in the normal reproduction mode, the camera falls down to the side a and performs the same operation as the conventional example. On the other hand, in the variable speed reproduction mode, the camera falls to the b side, and the WST and R
ST receives a field start pulse.
As described above, the field start pulse is always in phase with the subcarrier,
The output of O7 is equal with respect to its input and subcarrier phase. In addition, the sample to be replaced by the signal switch 10 is the sample whose spatial distance is closest to the error sample.

【0012】なお、上記実施例ではNTSC方式の場合
のみ説明したが、PAL方式のビデオ信号でも全く同様
に適用できることは言うまでもない。
In the above embodiment, only the case of the NTSC system has been described, but it goes without saying that the present invention can be applied to a PAL system video signal in the same manner.

【0013】[0013]

【発明の効果】以上のように本発明は、1フィールド以
上の信号を記憶することのできる信号記憶手段と、再生
エラー情報に従って、信号記憶手段の入力前の信号を信
号記憶手段の出力の信号に置換する信号置換手段と、2
62水平走査周期毎にリセット信号を発生する第1のリ
セット信号発生手段と、フィールドの記録開始点と同タ
イミングでフィールド毎にリセット信号を発生する第2
のリセット信号発生手段と、通常再生時には第1のリセ
ット信号発生手段の出力を選択し、変速再生時には第2
のリセット信号発生手段の出力を選択するリセット信号
切換手段とを設け、リセット信号切換手段で選択された
リセット信号により信号記憶手段の書き込みアドレス及
び読み出しアドレスをリセットすることにより、再生モ
ードが通常再生、変速再生に関わらずサブキャリア位相
が等しく、空間上の距離が最も近いサンプルでエラーサ
ンプルを置換することが可能である。
The present invention as described above, according to the present invention includes a signal storage means capable of storing more than one field of signals, reproduction
According to the error information, the signal before input to the signal storage means is transmitted.
Signal replacement means for replacing the output signal of the signal storage means with a signal;
62 a first reset signal generating means for generating a reset signal each horizontal scanning period, the recording start point of the field data
2nd generation of reset signal for each field by imaging
And the output of the first reset signal generating means during normal reproduction, and the second output during variable speed reproduction.
And reset signal switching means for selecting the output of the reset signal generating means .
The reset signal causes the write address of the signal storage
By resetting the readout address and the readout address, it is possible to replace the error sample with a sample having the same subcarrier phase and the shortest spatial distance regardless of whether the reproduction mode is normal reproduction or variable-speed reproduction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例におけるエラー修整器の構成を
示すブロック図
FIG. 1 is a block diagram illustrating a configuration of an error retouching device according to an embodiment of the present invention.

【図2】従来例におけるディジタルVTRの構成を示す
ブロック図
FIG. 2 is a block diagram showing a configuration of a digital VTR in a conventional example.

【図3】従来例のサーチモードのヘッド軌跡を示す模式
FIG. 3 is a schematic diagram showing a head trajectory in a search mode of a conventional example.

【図4】従来例のフィールド・スタート・パルスとサブ
キャリア位相の関係を示す波形図
FIG. 4 is a waveform diagram showing a relationship between a field start pulse and a subcarrier phase in a conventional example.

【図5】従来例のエラー修整器の構成を示すブロック図FIG. 5 is a block diagram showing a configuration of a conventional error rectifier.

【図6】従来の修整方法を説明するための波形図FIG. 6 is a waveform chart for explaining a conventional modification method.

【符号の説明】 1 データ入力端子 2 エラーフラグ入力端子 3 クロック4Fsc入力端子 4 フィールド・スタート・パルス入力端子 5 再生モード入力端子 6 2次元修整器 7 FIFO 8,9 分周器 10,11 信号切換器 12 データ出力端子[Explanation of Signs] 1 Data input terminal 2 Error flag input terminal 3 Clock 4Fsc input terminal 4 Field start pulse input terminal 5 Reproduction mode input terminal 6 Two-dimensional corrector 7 FIFO 8,9 frequency divider 10,11 Signal switching 12 Data output terminal

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 コンポジットカラービデオ信号をサブキ
ャリア周波数の4倍の周波数でサンプリングし、かつ各
フィールドの記録開始点のサブキャリア位相を同一にし
てテープ上に記録するディジタルVTRおけるエラー修
整器であって、 1フィールド以上の信号を記憶することのできる信号記
憶手段と、再生エラー情報に従って、上記信号記憶手段の入力前の
信号を上記信号記憶手段の出力の信号に置換する信号置
換手段と、 262水平走査周期毎にリセット信号を発生する 第1の
リセット信号発生手段と、上記フィールドの記録開始点と同タイミングでフィール
ド毎にリセット信号を発生する 第2のリセット信号発生
手段と、 通常再生時には上記第1のリセット信号発生手段の出力
を選択し、変速再生時には上記第2のリセット信号発生
手段の出力を選択するリセット信号切換手段とを備え、 上記リセット信号切換手段で選択されたリセット信号に
より上記信号記憶手段の書き込みアドレス及び読み出し
アドレスをリセットする カラービデオ信号のエラー修整
器。
A composite color video signal is sub-keyed.
Sampling at four times the carrier frequency, and
Make the subcarrier phase of the field recording start point the same.
Error correction in digital VTR recording on tape
A signal storage means capable of storing a signal of one or more fields , and an input signal before input to the signal storage means in accordance with reproduction error information.
A signal arrangement for replacing a signal with a signal at the output of the signal storage means
Switching means; first reset signal generation means for generating a reset signal every 262 horizontal scanning cycles; and field resetting at the same timing as the recording start point of the field.
A second reset signal generating means for generating a reset signal each time, at the time of normal reproduction selects the output <br/> of the first reset signal generating means, at the time of variable speed reproduction said second reset signal generator
And a reset signal switching means for selecting the output of the unit, the reset signal selected by the reset signal switching means
Write address and read of the signal storage means
Error rectifier for color video signal to reset address .
JP10244191A 1991-05-08 1991-05-08 Error rectifier for color video signal Expired - Fee Related JP2568762B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10244191A JP2568762B2 (en) 1991-05-08 1991-05-08 Error rectifier for color video signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10244191A JP2568762B2 (en) 1991-05-08 1991-05-08 Error rectifier for color video signal

Publications (2)

Publication Number Publication Date
JPH04332289A JPH04332289A (en) 1992-11-19
JP2568762B2 true JP2568762B2 (en) 1997-01-08

Family

ID=14327555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10244191A Expired - Fee Related JP2568762B2 (en) 1991-05-08 1991-05-08 Error rectifier for color video signal

Country Status (1)

Country Link
JP (1) JP2568762B2 (en)

Also Published As

Publication number Publication date
JPH04332289A (en) 1992-11-19

Similar Documents

Publication Publication Date Title
US4258384A (en) Color video signal processing system
JPS623637B2 (en)
KR930000457B1 (en) Band compressing transmition method by sub-nyquist sampling
JPH06101855B2 (en) Video signal converter
JP2568762B2 (en) Error rectifier for color video signal
US5636312A (en) Video image mixing apparatus
JPH0685587B2 (en) Playback device
US4376954A (en) Slow down processor for video disc mastering having color phase error detector/corrector
US5233433A (en) Recording digital vcr and a reproducing digital vcr for recording and reproducing a digital pal signal
JPH084348B2 (en) Signal processing method of digital signal recording / reproducing apparatus
US4395737A (en) Video disc slow down processor with reverse color detector/corrector
JP2789594B2 (en) Digital recording and playback device
JP3109874B2 (en) Still video equipment
JPH0683470B2 (en) Mosaic image generation circuit
JPH0232834B2 (en)
JP2794567B2 (en) Digital recording and playback device
KR0141135B1 (en) Apparatus for converting into adaptive regenerate process
JP2802503B2 (en) Image signal playback device
JP2587159B2 (en) Color signal interpolation circuit
JPS62157498A (en) Color video signal magnetic recording device and magnetic recording and reproducing device
JPH05199490A (en) Recording/reproducing device
JPH04346594A (en) Processor for digital component video signal
JPS6331285A (en) Picture signal processor
JPH01147979A (en) Video signal processor
JPS584872B2 (en) SECAM signal video phase adjustment method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees