JP2564596B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2564596B2
JP2564596B2 JP63057902A JP5790288A JP2564596B2 JP 2564596 B2 JP2564596 B2 JP 2564596B2 JP 63057902 A JP63057902 A JP 63057902A JP 5790288 A JP5790288 A JP 5790288A JP 2564596 B2 JP2564596 B2 JP 2564596B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
lead frame
semiconductor device
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63057902A
Other languages
Japanese (ja)
Other versions
JPH01231333A (en
Inventor
孝洋 内藤
村上  元
博通 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63057902A priority Critical patent/JP2564596B2/en
Priority to KR1019890002852A priority patent/KR970011649B1/en
Priority to US07/321,385 priority patent/US4994411A/en
Publication of JPH01231333A publication Critical patent/JPH01231333A/en
Application granted granted Critical
Publication of JP2564596B2 publication Critical patent/JP2564596B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造技術さらにはリードフレー
ムを用いてなされる半導体装置の製造に適用して特に有
効な技術に関するものである。
The present invention relates to a semiconductor device manufacturing technique, and more particularly to a technique that is particularly effective when applied to the manufacturing of a semiconductor device using a lead frame.

[従来の技術] 一般に、リードフレームにおけるリードはタイバを介
してリード外枠に支持されているが、タイバからインナ
リードの先端までに至る距離が長いものでは、各種製造
工程において、インナリードが曲がり易く、インナリー
ド間のショート等が起こり易い。そこで、従来、インナ
リードの曲がりを防止するため次のような製造技術が考
えられている。
[Prior Art] Generally, the leads in the lead frame are supported by the lead outer frame via the tie bar, but if the distance from the tie bar to the tip of the inner lead is long, the inner lead bends in various manufacturing processes. It is easy to cause a short between inner leads. Therefore, conventionally, the following manufacturing technique has been considered in order to prevent the bending of the inner lead.

以下、その製造技術を第7図および第8図(A)〜
(C)に基づいて説明する。
The manufacturing technique will be described below with reference to FIG. 7 and FIG.
Description will be made based on (C).

先ず、エッチングまたはプレスによるパターニングを
通じて形成された通常のリードフレーム9を用意し、こ
のリードフレーム9のインナリード1a上面にポリイミド
系の樹脂からなる絶縁テープ2を貼着する(第7図およ
び第8図(A))。
First, an ordinary lead frame 9 formed by patterning by etching or pressing is prepared, and an insulating tape 2 made of a polyimide resin is attached to the upper surface of the inner lead 1a of the lead frame 9 (FIGS. 7 and 8). (A).

次いで、このようにして得られたテーピングリードフ
レームにおけるタブ3上に銀ペースト等の接合材(図示
せず)を用いて第8図(B)に示すように半導体チップ
4を固着すると共に、半導体チップ4のボンディングパ
ッド4aとインナリード1aとをAu,AlまたはCu等のワイヤ
5で電気的に接続する。次いで、半導体チップ4および
その周辺部を第8図(C)に示すように封止樹脂6によ
って被覆する。そして、アウタリード1bに半田メッキを
施し、リードフレーム9におけるリード1をリードフレ
ーム外枠から分離すると共にアウタリード1bを成形す
る。これにより単品の半導体装置が得られる。
Then, a semiconductor chip 4 is fixed on the tab 3 of the taping lead frame thus obtained by using a bonding material (not shown) such as silver paste as shown in FIG. The bonding pad 4a of the chip 4 and the inner lead 1a are electrically connected by the wire 5 of Au, Al, Cu or the like. Next, the semiconductor chip 4 and its peripheral portion are covered with a sealing resin 6 as shown in FIG. 8 (C). Then, the outer lead 1b is subjected to solder plating to separate the lead 1 in the lead frame 9 from the outer frame of the lead frame and form the outer lead 1b. As a result, a single semiconductor device is obtained.

[発明が解決しようとする課題] ところで、上記製造技術では絶縁テープ2を貼着する
際、加熱処理を施さなければならないが、絶縁テープ2
の熱膨張係数とインナリード1aとの熱膨張係数との違い
からテーピング後インナリード1aの間隔が無秩序に変化
してしまい、このインナリード1aの間隔変化によって製
造ラインにおけるスループットの低下が惹起される。
[Problems to be Solved by the Invention] By the way, in the above manufacturing technique, when the insulating tape 2 is attached, heat treatment must be performed.
The gap between the inner leads 1a after taping changes randomly due to the difference between the coefficient of thermal expansion of the inner leads 1a and the coefficient of thermal expansion of the inner leads 1a, and this change in the intervals of the inner leads 1a causes a decrease in throughput in the manufacturing line. .

つまり、その後に行なわれるワイヤボンディングの工
程では、半導体チップ4のボンディングパッド4aとイン
ナリード1aとを認識し、その認識結果に基づいて実際の
ワイヤボンディングが施行されるが、上記のようにイン
ナリード1aの間隔が無秩序に変化すると、個別にインナ
リード1aを認識する必要があることから、インナリード
1aの認識に長時間を要してしまう。
That is, in the subsequent wire bonding process, the bonding pad 4a of the semiconductor chip 4 and the inner lead 1a are recognized, and the actual wire bonding is performed based on the recognition result. When the spacing of 1a changes randomly, it is necessary to individually recognize inner leads 1a.
It takes a long time to recognize 1a.

また、上記製造技術に用いられるテーピングリードフ
レームでは、インナリード1aの先端部には絶縁テープ2
を貼着することはできない。なぜなら、インナリード1a
の先端部はワイヤ5の接続部位となっているからであ
る。そこで、従来はインナリード1aの先端部から後退し
た部位に絶縁テープ2を貼着するようにしているが、こ
の場合にはインナリード1aの先端から絶縁テープ2の貼
着箇所までの距離が必然的に長くなる。したがって、絶
縁テープ2の貼着箇所におけるインナリード1aの僅かな
間隔変化によってインナリード1aの先端部の接触が惹起
され、インナリード1a同士の接触が起こる。その結果、
半導体装置の製造ラインにおける歩留りが低下してしま
うという問題があった。
In the taping lead frame used in the above manufacturing technique, the insulating tape 2 is attached to the tip of the inner lead 1a.
Can not be attached. Because inner lead 1a
This is because the tip end of is the connection site of the wire 5. Therefore, conventionally, the insulating tape 2 is attached to a portion retracted from the tip of the inner lead 1a, but in this case, the distance from the tip of the inner lead 1a to the attaching portion of the insulating tape 2 is inevitable. Become longer. Therefore, a slight change in the spacing between the inner leads 1a at the location where the insulating tape 2 is attached causes contact between the tips of the inner leads 1a, causing contact between the inner leads 1a. as a result,
There is a problem that the yield in the semiconductor device manufacturing line is reduced.

さらに、最近の半導体装置においては、小型パッケー
ジ内に大型の半導体チップ4を封入したものが出現して
いるが、このような半導体装置ではインナリード1aの長
さが短かいので、絶縁テープ2を貼着するスペースを樹
脂パッケージ内に確保することができず、上記製造技術
をそのままの形で利用することはできない。
Furthermore, in recent semiconductor devices, a large package of a large semiconductor chip 4 in a small package has appeared, but since the length of the inner lead 1a is short in such a semiconductor device, the insulating tape 2 is used. It is not possible to secure a space for attachment inside the resin package, and the above manufacturing technology cannot be used as it is.

本発明は、かかる点に鑑みなされたもので、製造ライ
ンにおけるスループットおよび歩留りの向上を図ること
ができる半導体装置の製造方法を提供することを目的と
している。
The present invention has been made in view of the above points, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of improving throughput and yield in a manufacturing line.

この発明の前記ならびにそのほかの目的と新規な特徴
については、本明細書の記述および添附図面から明らか
になるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
[Means for Solving the Problems] The outline of the typical inventions among the inventions disclosed in the present application will be described below.

即ち、エッチングまたはプレス等のパターニングによ
るリード成形時に互いに連結されたままになるように成
形されたリードフレームのインナリードの先端部下面に
絶縁テープを貼着した後、インナリードの互いに連結さ
れている先端部を除去して該先端部を互いに分離し、こ
の分離されたインナリードの先端部下面に半導体チップ
の主面を一部重ね合わせ、この重合せ部において半導体
チップにおけるボンディングパッドとインナリードとを
ワイヤにて接続するようにしたものである。
That is, after the insulating tape is attached to the lower surface of the tip end portion of the inner lead of the lead frame formed so as to remain connected to each other when the lead is formed by patterning such as etching or pressing, the inner leads are connected to each other. The tip portion is removed to separate the tip portions from each other, the main surface of the semiconductor chip is partially overlapped with the lower surface of the tip portion of the separated inner lead, and the bonding pad and the inner lead in the semiconductor chip are overlapped with each other in the overlapping portion. Are connected by wires.

[作用] 上記した手段によれば、連結されたインナリードの先
端部に絶縁テープを施した後、インナリードの先端部を
分離させるようにしているので、絶縁テープの貼着の
際、インナリードの間隔変化が抑制され、製造工程中、
インナリード間隔が適正に保持されるという作用によっ
て、ワイヤボンディングの際のインナリードの認識時間
が大幅に減少されると共に、隣り合うワイヤ同士および
インナリード同士のショートが防止される。その結果、
製造ラインにおけるスループットおよび歩留りの向上と
いう上記目的が達成される。
[Operation] According to the above-mentioned means, the tip of the connected inner leads is provided with the insulating tape, and then the tip of the inner lead is separated. Therefore, when the insulating tape is attached, the inner lead is attached. The change in the interval is suppressed, and during the manufacturing process,
Due to the effect that the inner lead spacing is appropriately maintained, the recognition time of the inner leads during wire bonding is greatly reduced, and short-circuiting between adjacent wires and between inner leads is prevented. as a result,
The above-mentioned object of improving the throughput and the yield in the manufacturing line is achieved.

また、インナリードの先端部に半導体チップの主面を
一部重ね合わせ、この重合せ部において半導体チップに
おけるボンディングパッドとインナリードとをワイヤに
て接続するようにしているので、樹脂パッケージを小型
化することができる。
In addition, the main surface of the semiconductor chip is partially overlapped with the tip of the inner lead, and the bonding pad and the inner lead of the semiconductor chip are connected by the wire at this overlapping portion, so that the resin package can be downsized. can do.

[実施例] 以下、本発明に係る半導体装置の製造方法の実施例を
図面に基づいて説明する。
[Embodiment] An embodiment of a method for manufacturing a semiconductor device according to the present invention will be described below with reference to the drawings.

第1図には本発明に係る半導体装置の製造方法の第1
の実施例に用いられるリードフレームが示されている。
FIG. 1 shows a first method of manufacturing a semiconductor device according to the present invention.
The lead frame used in this example is shown.

同図において符号11は42アロイまたは銅合金等によっ
て形成されたリードフレームを表わしており、このリー
ドフレーム11においては、リード12におけるインナリー
ド12aの先端部が中央部に存する矩形の連結部13によっ
て相互に連結されている。つまり、このリードフレーム
11はエッチングまたはプレス等により成形されるが、そ
の際、インナリード12aの先端部が互いに連結されるよ
うに成形されている。なお、上記連結部13のサイズは搭
載する半導体チップ14のサイズより小さくなるように構
成されている。
In the figure, reference numeral 11 represents a lead frame formed of 42 alloy or copper alloy or the like, and in this lead frame 11, the tip end portion of the inner lead 12a of the lead 12 is formed by a rectangular connecting portion 13 existing in the central portion. They are interconnected. That is, this lead frame
The 11 is formed by etching, pressing, or the like, and at that time, the tips of the inner leads 12a are formed so as to be connected to each other. The size of the connecting portion 13 is smaller than that of the semiconductor chip 14 to be mounted.

また、第2図には第1図に示すリードフレーム11に固
着される半導体チップ14が示されている。
Further, FIG. 2 shows a semiconductor chip 14 fixed to the lead frame 11 shown in FIG.

この半導体チップ14にはその主面の中域にボンディン
グパッド14aが形成されている。このような構成を実現
するため、半導体チップ14内のレイアウトを、例えばIC
メモリ等の半導体装置にあっては、得に制限されない
が、センスアンプおよびデコーダ等の周辺回路を半導体
チップ14の中央部41aに、一方、メモリアレイ等を半導
体チップ14の周辺部41bに配するようにしても良い。ま
た、例えばシングルチップマイコン等では、特に制限は
されないが、CPUコアを半導体チップ4の中央部41aに、
一方、ROM、RAM、I/O等を半導体チップ4の周辺部41bに
配するようにしても良い。
A bonding pad 14a is formed in the middle area of the main surface of the semiconductor chip 14. In order to realize such a configuration, the layout in the semiconductor chip 14 is changed to, for example, IC
In a semiconductor device such as a memory, although not particularly limited, peripheral circuits such as a sense amplifier and a decoder are arranged in the central portion 41a of the semiconductor chip 14, while a memory array and the like are arranged in the peripheral portion 41b of the semiconductor chip 14. You may do it. Also, for example, in a single-chip microcomputer or the like, although not particularly limited, the CPU core is provided in the central portion 41a of the semiconductor chip 4,
On the other hand, ROM, RAM, I / O, etc. may be arranged in the peripheral portion 41b of the semiconductor chip 4.

さらに、多数のボンディングパッド14aを有するもの
にあっては、ボンディングパッド14aを千鳥状に配設す
るようにしても良い。
Further, in the case of having a large number of bonding pads 14a, the bonding pads 14a may be arranged in a zigzag pattern.

次に、上記リードフレーム11を用いてなされる第1の
実施例に係る半導体装置の製造方法を説明する。
Next, a method of manufacturing the semiconductor device according to the first embodiment using the lead frame 11 will be described.

この実施例では、第3図(A)に示すリードフレーム
11(第1図に示すリードフレーム)における連結部13と
その周辺部(インナリード12aの先端部)下面に、搭載
される半導体チップ14(第3図(D))のサイズと同じ
か、やや大きめなサイズの絶縁テープ15を貼着する(第
3図(B))。この絶縁テープ15としては、特に制限は
されないが、ポリイミド系樹脂からなり上面に接着剤が
付着されたテープが用いられ、このポリイミド系樹脂テ
ープの貼着は、例えば160〜200℃の雰囲気下で10〜20kg
/cm2で0.3秒間加圧することによってなされる。
In this embodiment, the lead frame shown in FIG.
The size of the semiconductor chip 14 (FIG. 3 (D)) to be mounted on the lower surface of the connecting portion 13 and its peripheral portion (tip portion of the inner lead 12a) in 11 (lead frame shown in FIG. 1) is a little or slightly. Attach a large size of insulating tape 15 (Fig. 3 (B)). The insulating tape 15 is not particularly limited, but a tape made of a polyimide resin and having an adhesive attached to the upper surface is used, and the adhesion of the polyimide resin tape is, for example, in an atmosphere of 160 to 200 ° C. 10-20 kg
It is done by applying pressure at / cm 2 for 0.3 seconds.

こうして絶縁テープ15が貼着されたならば、リードフ
レーム11の連結部13を第3図(C)に示すようにプレス
を用いて打ち抜き、インナリード12aの先端部を分離さ
せる。このとき連結部13下面に貼着されていた一部の絶
縁テープ15も同時に打ち抜かれることになるが、打抜き
部分以外の絶縁テープ15は残り、この残余の絶縁テープ
15によってインナリード12aの間隔は適正に保持され
る。
After the insulating tape 15 is attached in this manner, the connecting portion 13 of the lead frame 11 is punched out by using a press as shown in FIG. 3 (C) to separate the tip portion of the inner lead 12a. At this time, a part of the insulating tape 15 attached to the lower surface of the connecting portion 13 is also punched at the same time, but the insulating tape 15 other than the punched portion remains, and the remaining insulating tape 15 remains.
The gap between the inner leads 12a is properly maintained by the 15.

次いで、ダイボンディングの工程では、半導体チップ
14上にリードフレーム11を載せ、銀ペーストまたはエポ
キシ樹脂等の接合材(図示せず)を介して半導体チップ
14の主面を上記リードフレーム11下面に接合する(第3
図(D))。このための方法として、リードフレーム11
を裏返しておいて同じく裏返しされた半導体チップ14を
接合するようにしても良い。
Next, in the die bonding process, the semiconductor chip
The lead frame 11 is placed on the semiconductor chip 14, and a semiconductor chip is formed through a bonding material (not shown) such as silver paste or epoxy resin.
The main surface of 14 is joined to the lower surface of the lead frame 11 (3rd
(Figure (D)). As a method for this, the lead frame 11
The semiconductor chip 14 may be turned upside down and the semiconductor chip 14 turned upside down may be bonded.

その後、ワイヤボンディングの工程で、半導体チップ
14のボンディングパッド14aとインナリード12aとをAu,A
lまたはCu等のワイヤ16によって電気的に接続する(第
3図(E))。
Then, in the wire bonding process, the semiconductor chip
Connect the 14 bonding pads 14a and the inner leads 12a to Au, A
It is electrically connected by a wire 16 such as l or Cu (Fig. 3 (E)).

そして、樹脂モールド工程では、半導体チップ14およ
びその周辺部をエポキシ樹脂17によって封止する(第3
図(F))。
Then, in the resin molding step, the semiconductor chip 14 and its peripheral portion are sealed with the epoxy resin 17 (third part).
(Figure (F)).

次いで、アウタリード12bに半田メッキを施した後、
リードフレーム11の外枠からリード12を切り離すと共
に、アウタリード12bを成形する。
Next, after solder plating the outer leads 12b,
The lead 12 is separated from the outer frame of the lead frame 11, and the outer lead 12b is molded.

以上により単品の半導体装置が得られる。 As described above, a single semiconductor device is obtained.

上記実施例の半導体装置の製造方法によれば次のよう
な効果を得ることができる。
According to the method of manufacturing the semiconductor device of the above embodiment, the following effects can be obtained.

即ち、上記実施例に係る半導体装置の製造方法によれ
ば、インナリード12aの先端部が互いに連結されたリー
ドフレーム11を用い、絶縁テープ15を貼着した後、イン
ナリード12aの先端部を分離するようにしているので、
絶縁テープ15を貼着するまでの間は連結部13によってイ
ンナリード12aの間隔変化が防止され、連結部13の打抜
き後は絶縁テープ15によってインナリード12aの間隔変
化が防止されるという作用によって、隣合うインナリー
ド12a同士の間隔が適正に保持され、ワイヤボンディン
グ時における個々のインナリード12aの認識が容易とな
り、ワイヤボンディング時間を大幅に短縮することがで
きる。
That is, according to the method for manufacturing a semiconductor device in the above-described embodiment, the lead frame 11 in which the tips of the inner leads 12a are connected to each other is used, and after the insulating tape 15 is attached, the tips of the inner leads 12a are separated. Because I am trying to
Until the insulating tape 15 is adhered, the connection portion 13 prevents the inner lead 12a from changing its interval, and after the connecting portion 13 is punched out, the insulating tape 15 prevents the inner lead 12a from changing its interval. The distance between the adjacent inner leads 12a is properly maintained, the individual inner leads 12a can be easily recognized during wire bonding, and the wire bonding time can be significantly shortened.

また、上記実施例に係る半導体装置の製造方法によれ
ば、インナリード12aの先端部下面に半導体チップ14の
主面を一部重ね合わせるようにしているので、製造され
た半導体装置ではパッケージに封入されるリード長さが
増大するという作用によって、リード12の抜け落ちが効
果的に防止できる。特に、小型パッケージ内に大型の半
導体チップ14を封入する場合に有効である。さらに、個
々のリード12が放熱板として機能するので、半導体装置
の抵抗の低減が図れ、ひいては半導体装置の特性の向上
が図れる。
Further, according to the method of manufacturing a semiconductor device according to the above-described embodiment, the main surface of the semiconductor chip 14 is partially overlapped with the lower surface of the tip portion of the inner lead 12a, so that the manufactured semiconductor device is enclosed in a package. Due to the action of increasing the lead length, the lead 12 can be effectively prevented from falling off. In particular, it is effective when enclosing a large semiconductor chip 14 in a small package. Further, since each lead 12 functions as a heat sink, the resistance of the semiconductor device can be reduced, and the characteristics of the semiconductor device can be improved.

加えて、インナリード12aの先端部下面に半導体チッ
プ14の主面を一部重ね合わせるようにしているので、ボ
ンディングパッド14aとインナリード12aとの接続が半導
体チップ14の上側で行なわれるので、樹脂パッケージ自
体を小型化することができる。
In addition, since the main surface of the semiconductor chip 14 is partially overlapped with the lower surface of the tip of the inner lead 12a, the connection between the bonding pad 14a and the inner lead 12a is performed on the upper side of the semiconductor chip 14, so that the resin The package itself can be miniaturized.

また、上記実施例に係る半導体装置の製造方法によれ
ば、インナリード12aの先端部下面に半導体チップ14を
固着するようにしているので、半導体チップ14の固着後
にはインナリード12aが固定されるという作用によっ
て、樹脂モールドの際などに隣合うインナリード12a同
士およびワイヤ16同士の接触を確実に防止できる。
Further, according to the method of manufacturing a semiconductor device according to the above-described embodiment, the semiconductor chip 14 is fixed to the lower surface of the tip portion of the inner lead 12a, so that the inner lead 12a is fixed after the semiconductor chip 14 is fixed. With such a function, it is possible to reliably prevent the inner leads 12a and the wires 16 adjacent to each other from coming into contact with each other during resin molding.

以上の相乗効果によって本実施例の製造方法によれ
ば、半導体装置の製造ラインにおけるスループットおよ
び歩留りの向上を図れると共に、信頼性の高い半導体装
置を提供できることになる。
With the above synergistic effect, according to the manufacturing method of the present embodiment, it is possible to improve throughput and yield in the semiconductor device manufacturing line, and to provide a highly reliable semiconductor device.

また、第4図(A)〜(F)には本発明に係る半導体
装置の製造方法の第2の実施例が示されている。
Further, FIGS. 4A to 4F show a second embodiment of the method for manufacturing a semiconductor device according to the present invention.

この第2の実施例で用いられるリードフレーム11は、
第1の実施例で用いられたリードフレーム21(第1図)
と基本的には同様な構成となっているが、インナリード
22aの先端部および連結部23の厚みが他のリード部分の
厚みよりも薄くなるように成形されている点において第
1の実施例で用いられたリードフレーム11と異なってい
る。即ち、このリードフレーム21にはその下面に凹部が
形成されている。
The lead frame 11 used in this second embodiment is
Lead frame 21 used in the first embodiment (FIG. 1)
The basic configuration is similar to
It differs from the lead frame 11 used in the first embodiment in that the thickness of the tip portion of 22a and the connecting portion 23 is formed to be thinner than the thickness of other lead portions. That is, the lead frame 21 has a recess formed on the lower surface thereof.

この実施例では、第4図(A)に示すリードフレーム
21の下面に形成された凹部に絶縁テープ15を貼着するよ
うになっている(第4図(B))。それ以外の点におい
ては第1の実施例と略同様である。
In this embodiment, the lead frame shown in FIG.
The insulating tape 15 is attached to the concave portion formed on the lower surface of 21 (FIG. 4 (B)). The other points are substantially the same as those of the first embodiment.

つまり、絶縁テープ15の貼着後には、リードフレーム
21の連結部23を第4図(C)に示すようにプレスを用い
て打ち抜いてインナリード22aの先端部を分離させ、イ
ンナリード22aの先端部下面に半導体チップ14を固着し
(第4図(D))、半導体チップ14のボンディングパッ
ド14aとインナリード22aとをワイヤ16によって電気的に
接続し(第4図(E))、半導体チップ14およびその周
辺部をエポキシ樹脂17によって封止する(第4図
(F))。次いで、アウタリード22bに半田メッキを施
した後、リードフレーム21の外枠からリード22を切り離
すと共に、アウタリード22bを成形する。
That is, after attaching the insulating tape 15, the lead frame
As shown in FIG. 4 (C), the connecting portion 23 of 21 is punched out using a press to separate the tips of the inner leads 22a, and the semiconductor chip 14 is fixed to the lower surface of the tips of the inner leads 22a (see FIG. 4). (D)), the bonding pad 14a of the semiconductor chip 14 and the inner lead 22a are electrically connected by the wire 16 (FIG. 4 (E)), and the semiconductor chip 14 and its peripheral portion are sealed with the epoxy resin 17. (FIG. 4 (F)). Next, after the outer leads 22b are plated with solder, the leads 22 are separated from the outer frame of the lead frame 21 and the outer leads 22b are molded.

以上により単品の半導体装置を得る。 As described above, a single semiconductor device is obtained.

この実施例によっても第1の実施例におけると同様の
効果を得ることができる。
Also in this embodiment, the same effect as in the first embodiment can be obtained.

さらに、この実施例の半導体装置の製造方法によれ
ば、上記のように下面に凹部を有するリードフレーム21
を用い、上記凹部に半導体チップ14を固着するようにし
ているので、第1の実施例に比べて半導体チップ14がリ
ードフレーム21に対して相対的に上昇し、比較的短いワ
イヤ16によってボンディングパッド14aとインナリード2
2aとが接続できることになり、その結果、樹脂モールド
工程等におけるワイヤショートの発生が抑制される。
Further, according to the method for manufacturing the semiconductor device of this embodiment, the lead frame 21 having the recessed portion on the lower surface as described above is used.
Since the semiconductor chip 14 is fixed to the recess by using the above, the semiconductor chip 14 rises relatively to the lead frame 21 as compared with the first embodiment, and the bonding pad is formed by the relatively short wire 16. 14a and inner lead 2
2a can be connected, and as a result, the occurrence of wire shorts in the resin molding process or the like is suppressed.

なお、上記リードフレーム21は次のような利点をも有
する。
The lead frame 21 also has the following advantages.

即ち、インナリード22aの先端間隔はピン数が増大す
るに伴って小さくなる。特に、インナリード22aの先端
部を半導体チップ14と重ね合せようとする場合にはその
傾向は顕著である。ところが、この場合リードフレーム
21の厚みが大きいと、上記インナリード22aの先端部を
精度良くパターンニングできない。反面、リードフレー
ム21全体の厚みを小さくすることにも限界がある。なぜ
なら、アウタリード22bの剛性が劣化してしまい、折曲
しやすくなってしまうからである。その点、上記のよう
なリードフレーム21によれば、アウタリード22bの剛性
を劣化させることなくインナリード22aの先端のパター
ンニング精度を向上させることが可能となる。
That is, the distance between the tips of the inner leads 22a becomes smaller as the number of pins increases. Especially, when the tip portion of the inner lead 22a is to be overlapped with the semiconductor chip 14, this tendency is remarkable. However, in this case, the lead frame
If the thickness of 21 is large, the tip portion of the inner lead 22a cannot be accurately patterned. On the other hand, there is a limit to reducing the thickness of the lead frame 21 as a whole. This is because the rigidity of the outer lead 22b is deteriorated and the outer lead 22b is easily bent. On the other hand, according to the lead frame 21 as described above, it is possible to improve the patterning accuracy of the tips of the inner leads 22a without deteriorating the rigidity of the outer leads 22b.

また、第5図(A)〜(F)には本発明に係る半導体
装置の第3の実施例が示されている。
Further, FIGS. 5A to 5F show a third embodiment of the semiconductor device according to the present invention.

この第3の実施例においては第2の実施例で用いられ
たリードフレーム21(以下第1のリードフレームと称
す)と、第6図に示す他のリードフレーム31(以下第2
のリードフレームと称す)とが用いられる。
In the third embodiment, the lead frame 21 used in the second embodiment (hereinafter referred to as the first lead frame) and the other lead frame 31 shown in FIG.
(Referred to as a lead frame).

ここで、第2のリードフレーム31には、第6図に示す
ように吊りピン31aによりその外枠に支持されるタブ33
のみが形成されている。即ち、このリードフレーム33は
所謂タブのみリードフレームとなっている。
Here, on the second lead frame 31, as shown in FIG. 6, a tab 33 supported by its outer frame by a hanging pin 31a.
Only formed. That is, the lead frame 33 is a so-called tab-only lead frame.

次に、上記リードフレーム21,31を用いてなされる本
実施例の方法を説明する。
Next, a method of this embodiment performed using the lead frames 21 and 31 will be described.

予め、第2のリードフレーム31のタブ33の上面に銀ペ
ーストまたはエポキシ樹脂等の接合材(図示せず)を介
して半導体チップ14の裏面を固着しておく。
In advance, the back surface of the semiconductor chip 14 is fixed to the top surface of the tab 33 of the second lead frame 31 via a bonding material (not shown) such as silver paste or epoxy resin.

一方、第5図(A)に示す第1のリードフレーム21の
凹部下面に搭載される半導体チップ14(第5図(D))
のサイズと同じか、やや大きめなサイズの絶縁テープ15
を貼着する(第5図(B))。
On the other hand, the semiconductor chip 14 mounted on the lower surface of the recess of the first lead frame 21 shown in FIG. 5 (A) (FIG. 5 (D))
Insulation tape 15 that is the same size as or slightly larger than
Is attached (Fig. 5 (B)).

こうして絶縁テープ15が貼着されたならば、第1のリ
ードフレーム21の連結部23を第5図(C)に示すように
プレスを用いて打ち抜き、インナリード22aの先端部を
分離させる 次いで、第1のリードフレーム21を上記半導体チップ
14の上に載せる(第5図(D))。ここで、第1のリー
ドフレーム21の先端部下面に半導体チップ14を第1およ
び第2の実施例のように固着しても良い。次いで、半導
体チップ14のボンディングパッド14aとインナリード22a
とをAu,AlまたはCu等のワイヤ16によって電気的に接続
する(第5図(E))。
After the insulating tape 15 is attached in this manner, the connecting portion 23 of the first lead frame 21 is punched out by using a press as shown in FIG. 5 (C) to separate the tip portion of the inner lead 22a. The first lead frame 21 is the semiconductor chip
Place it on top of 14 (Fig. 5 (D)). Here, the semiconductor chip 14 may be fixed to the lower surface of the tip portion of the first lead frame 21 as in the first and second embodiments. Next, the bonding pad 14a of the semiconductor chip 14 and the inner lead 22a
Are electrically connected by a wire 16 made of Au, Al, Cu or the like (FIG. 5 (E)).

そして、樹脂モールド工程で、半導体チップ14および
その周辺部をエポキシ樹脂17によって封止する(第5図
(F))。
Then, in the resin molding step, the semiconductor chip 14 and its peripheral portion are sealed with the epoxy resin 17 (FIG. 5 (F)).

次いで、アウタリード22bに半田メッキを施した後、
第1のリードフレーム21の外枠からリード22を切り離す
と共に、アウタリード22bを成形する。この段階で第2
のリードフレーム31の吊りピン31aを切断する。なお、
インナリード22aに半導体チップ14が固着されている場
合には、樹脂モールド前に、第2のリードフレーム31の
吊りピン31aを切断しても良い。
Then, after applying solder plating to the outer leads 22b,
The lead 22 is separated from the outer frame of the first lead frame 21, and the outer lead 22b is molded. Second at this stage
The hanging pin 31a of the lead frame 31 is cut. In addition,
When the semiconductor chip 14 is fixed to the inner leads 22a, the suspension pins 31a of the second lead frame 31 may be cut before the resin molding.

以上により単品の半導体装置が得られる。 As described above, a single semiconductor device is obtained.

この第3の実施例によっても第2の実施例と同様の効
果を得ることができる。
The same effects as those of the second embodiment can be obtained also by the third embodiment.

さらに、この実施例の半導体装置の製造方法によれ
ば、2枚のリードフレームを用いているので、製造され
た半導体装置の放熱性がさらに増し、抵抗が減少すると
いう作用によって、半導体装置の特性がさらに向上され
る。
Further, according to the method of manufacturing a semiconductor device of this embodiment, since the two lead frames are used, the heat dissipation of the manufactured semiconductor device is further increased and the resistance is reduced. Is further improved.

[発明の効果] 本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば下記のとおりであ
る。
[Effects of the Invention] The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

即ち、インナリードの先端部が互いに連結されたリー
ドフレームのインナリードの先端部下面に絶縁テープを
貼着した後、インナリードの先端部を互いに分離させ、
この分離されたインナリードの先端部下面に半導体チッ
プの主面を一部重ね合せ、この重合せ部において半導体
チップにおけるボンディングパッドとインナリードとを
ワイヤにて接続するようにしたので、製造工程中、イン
ナリード間隔が適正に保持され、ワイヤボンディングの
際のインナリードの認識時間が大幅に減少されると共
に、隣り合うワイヤ同士およびインナリードのショート
が防止される。その結果、製造ラインにおけるスループ
ットおよび歩留りの向上という上記目的が達成される。
That is, after attaching the insulating tape to the lower surface of the inner lead end portion of the lead frame in which the inner lead end portions are connected to each other, the inner lead end portions are separated from each other,
Since the main surface of the semiconductor chip is partially overlapped with the lower surface of the tip of the separated inner lead, and the bonding pad and the inner lead of the semiconductor chip are connected by the wire at the overlapping portion, the manufacturing process is performed. The inner lead spacing is properly maintained, the recognition time of the inner leads during wire bonding is greatly reduced, and short-circuiting between adjacent wires and inner leads is prevented. As a result, the above-described object of improving the throughput and the yield in the manufacturing line is achieved.

また、インナリードの先端部に半導体チップを重ね合
せ、この重合せ部において半導体チップにおけるボンデ
ィングパッドとインナリードとをワイヤにて接続するよ
うにしているので、樹脂パッケージの小型化を図ること
ができる。
In addition, since the semiconductor chip is superposed on the tip of the inner lead and the bonding pad and the inner lead of the semiconductor chip are connected by the wire at the overlapping portion, the resin package can be downsized. .

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に係る半導体装置の製造方法の第1の実
施例に用いられるリードフレームの一部を示す平面図、 第2図は本発明に係る半導体装置の製造方法に用いられ
る半導体チップの平面図、 第3図(A)〜(F)は本発明に係る半導体装置の製造
方法の第1の実施例の工程図、 第4図(A)〜(F)は本発明に係る半導体装置の製造
方法の第2の実施例の工程図、 第5図(A)〜(F)は本発明に係る半導体装置の製造
方法の第3の実施例の工程図、 第6図は本発明に係る半導体装置の製造方法の第3の実
施例に用いられる第2のリードフレームの平面図、 第7図は従来用いられていたリードフレームの一部を示
す平面図、 第8図(A)〜(C)は従来の半導体装置の製造方法を
示す工程図である。 11,21,31……リードフレーム、12a,22a……インナリー
ド、13,23……連結部、14……半導体チップ、14a……ボ
ンディングパッド、15……絶縁テープ。
FIG. 1 is a plan view showing a part of a lead frame used in a first embodiment of a method for manufacturing a semiconductor device according to the present invention, and FIG. 2 is a semiconductor chip used in a method for manufacturing a semiconductor device according to the present invention. 3A to 3F are process diagrams of the first embodiment of the method for manufacturing a semiconductor device according to the present invention, and FIGS. 4A to 4F are semiconductors according to the present invention. 5A to 5F are process diagrams of a second embodiment of the device manufacturing method, FIGS. 5A to 5F are process diagrams of the third embodiment of the semiconductor device manufacturing method according to the present invention, and FIG. 6 is the present invention. FIG. 8 is a plan view of a second lead frame used in a third embodiment of the method of manufacturing a semiconductor device according to the present invention, FIG. 7 is a plan view showing a part of a lead frame which has been conventionally used, and FIG. 9A to 9C are process diagrams showing a conventional method for manufacturing a semiconductor device. 11,21,31 …… lead frame, 12a, 22a …… inner lead, 13,23 …… connecting part, 14 …… semiconductor chip, 14a …… bonding pad, 15 …… insulating tape.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−125059(JP,A) 特開 昭53−105970(JP,A) 特開 昭59−92556(JP,A) ─────────────────────────────────────────────────── ─── Continuation of the front page (56) Reference JP 61-125059 (JP, A) JP 53-105970 (JP, A) JP 59-92556 (JP, A)

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】リードフレームに半導体チップを接合し、
半導体チップのボンディングパッドと上記リードフレー
ムのインナリードとを電気的に接続し、半導体チップお
よびその周辺部を封止樹脂により封止するにあたり、エ
ッチングまたはプレス等のパターニングによるリード成
形時にインナリードが先端部において互いに連結された
ままになるように成形されたリードフレームを用い、こ
のリードフレームにおけるインナリードの先端部下面に
絶縁テープを貼着し、インナリード間隔を上記絶縁テー
プによって保持しつつ上記インナリードの互いに連結さ
れている先端部を除去して該先端部を互いに分離させ、
この分離されたインナリードの先端部下面に半導体チッ
プの主面を一部重ね合せ、この重合せ部において半導体
チップのボンディングパッドとインナリードとをワイヤ
にて接続するようにしたことを特徴とする半導体装置の
製造方法。
1. A semiconductor chip is bonded to a lead frame,
When electrically connecting the bonding pad of the semiconductor chip and the inner lead of the lead frame and sealing the semiconductor chip and its peripheral portion with the sealing resin, the inner lead is the tip during lead molding by patterning such as etching or pressing. Using a lead frame molded so as to remain connected to each other in the inner portion, an insulating tape is attached to the lower surface of the tip end portion of the inner lead in this lead frame, and the inner lead interval is held by the insulating tape while the inner tape is held. Removing the interconnected tips of the leads to separate the tips from one another,
The main surface of the semiconductor chip is partially overlapped with the lower surface of the tip of the separated inner lead, and the bonding pad of the semiconductor chip and the inner lead are connected by a wire at the overlapping portion. Manufacturing method of semiconductor device.
【請求項2】上記インナリードと上記半導体チップとの
重合せ部分において、上記インナリードに対して上記半
導体チップを直接的に固着するようにしたことを特徴と
する請求項1記載の半導体装置の製造方法。
2. The semiconductor device according to claim 1, wherein the semiconductor chip is directly fixed to the inner lead at a portion where the inner lead and the semiconductor chip are overlapped with each other. Production method.
【請求項3】タブ吊り用のピンにより支持されるタブの
みが形成された他のリードフレームを用い、上記タブに
上記半導体チップの裏面を接合した後、当該半導体チッ
プの主面の一部に上記インナリードの先端部を重ね合わ
せるようにしたことを特徴とする請求項1記載の半導体
装置の製造方法。
3. A lead frame having only tabs supported by tab-hanging pins is used, the back surface of the semiconductor chip is joined to the tabs, and then a part of the main surface of the semiconductor chip is joined. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the tips of the inner leads are overlapped with each other.
JP63057902A 1988-03-10 1988-03-10 Method for manufacturing semiconductor device Expired - Fee Related JP2564596B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63057902A JP2564596B2 (en) 1988-03-10 1988-03-10 Method for manufacturing semiconductor device
KR1019890002852A KR970011649B1 (en) 1988-03-10 1989-03-08 Process of producing semiconductor device
US07/321,385 US4994411A (en) 1988-03-10 1989-03-10 Process of producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63057902A JP2564596B2 (en) 1988-03-10 1988-03-10 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH01231333A JPH01231333A (en) 1989-09-14
JP2564596B2 true JP2564596B2 (en) 1996-12-18

Family

ID=13068923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63057902A Expired - Fee Related JP2564596B2 (en) 1988-03-10 1988-03-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2564596B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0329332A (en) * 1989-06-26 1991-02-07 Toshiba Corp Semiconductor device
US5313102A (en) * 1989-12-22 1994-05-17 Texas Instruments Incorporated Integrated circuit device having a polyimide moisture barrier coating
JP2726648B2 (en) * 1996-01-11 1998-03-11 株式会社東芝 Semiconductor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53105970A (en) * 1977-02-28 1978-09-14 Hitachi Ltd Assembling method for semiconductor device
JPS5992556A (en) * 1982-11-19 1984-05-28 Hitachi Ltd Semiconductor device
JPS61125059A (en) * 1984-11-22 1986-06-12 Hitachi Ltd Lead frame and semiconductor device using the lead frame

Also Published As

Publication number Publication date
JPH01231333A (en) 1989-09-14

Similar Documents

Publication Publication Date Title
KR970011649B1 (en) Process of producing semiconductor device
US6841414B1 (en) Saw and etch singulation method for a chip package
US5976964A (en) Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
JP5100967B2 (en) Lead frame, semiconductor chip package using the same, and manufacturing method thereof
JPS62259450A (en) Assembled unit in which integrated circuit die and lead frame are mutually connected and method of mutual connection
JP4547086B2 (en) Semiconductor device
JP2520860B2 (en) A method of bending the leads of a lead frame that extends in a curved line on the same plane in a stepwise manner when packaging a semiconductor chip.
JPH05120985A (en) Fuse
JP2564596B2 (en) Method for manufacturing semiconductor device
JP2569400B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPH10270623A (en) Lead frame for ball grid array, semiconductor device using the same and manufacture thereof
JP3691790B2 (en) Semiconductor device manufacturing method and semiconductor device manufactured by the method
JP2564595B2 (en) Method for manufacturing semiconductor device
JP2678696B2 (en) Method for manufacturing semiconductor device
JP2519651Y2 (en) Lead frame for resin-sealed multi-chip package
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JPH0525236Y2 (en)
JP4266429B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JPS63160262A (en) Lead frame and semiconductor device using the same
JP2002164496A (en) Semiconductor device and method for manufacturing the same
JP3545584B2 (en) Method for manufacturing semiconductor device
JP2927066B2 (en) Method for manufacturing resin-encapsulated semiconductor device
JPS61128551A (en) Lead frame for semiconductor device
JP2509435Y2 (en) Lead frame

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees