JP2564267B2 - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JP2564267B2 JP2564267B2 JP60154297A JP15429785A JP2564267B2 JP 2564267 B2 JP2564267 B2 JP 2564267B2 JP 60154297 A JP60154297 A JP 60154297A JP 15429785 A JP15429785 A JP 15429785A JP 2564267 B2 JP2564267 B2 JP 2564267B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- snubber
- inverter
- module
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、主回路スイツチング素子に自己消弧形半導
体素子を用いたインバータ装置に係り、特に、定格容量
増加のために自己消弧形半導体素子を複数個並列接続し
て使用する場合に好適なインバータ装置に関する。
体素子を用いたインバータ装置に係り、特に、定格容量
増加のために自己消弧形半導体素子を複数個並列接続し
て使用する場合に好適なインバータ装置に関する。
一般に、インバータ装置の主回路には、各アームの半
導体スイツチング素子保護用のスナバ回路を必要とする
が、このとき、スナバ回路による保護機能を充分に発揮
させるためには、このスナバ回路と半導体スイツチング
素子との間の配線インダクタンスを極力少くするのが望
ましい。
導体スイツチング素子保護用のスナバ回路を必要とする
が、このとき、スナバ回路による保護機能を充分に発揮
させるためには、このスナバ回路と半導体スイツチング
素子との間の配線インダクタンスを極力少くするのが望
ましい。
一方、小容量のインバータ装置では、例えば、特開昭
58−133175号公報に開示されているように、コンバータ
部とインバータ部の半導体素子を近接させ、集合して配
設することにより配線インダクタンスを減少させ、これ
によりスナバ回路を不要する方法も提案されているが、
この方法はインバータ装置の容量がせいぜい数KVA程度
のものまでに限られ、一般的にはスナバ回路の設置が不
可欠である。
58−133175号公報に開示されているように、コンバータ
部とインバータ部の半導体素子を近接させ、集合して配
設することにより配線インダクタンスを減少させ、これ
によりスナバ回路を不要する方法も提案されているが、
この方法はインバータ装置の容量がせいぜい数KVA程度
のものまでに限られ、一般的にはスナバ回路の設置が不
可欠である。
ところで、このスナバ回路は、インバータ主回路の相
アームごとに設けるのが一般的である。
アームごとに設けるのが一般的である。
そこで、従来は、インバータの容量増大のために複数
個の自己消弧形半導体素子を並列接続し、これをインバ
ータ主回路の各アームのスイツチング素子として用いた
インバータ装置においても、スナバ回路は各相アームご
とに１個づつ設置するのが一般的な構成となつている。
個の自己消弧形半導体素子を並列接続し、これをインバ
ータ主回路の各アームのスイツチング素子として用いた
インバータ装置においても、スナバ回路は各相アームご
とに１個づつ設置するのが一般的な構成となつている。
しかして、この結果、従来のこのようなインバータ装
置では、半導体素子の並列接続数が多くなるにつれ、配
線長が長くなつて配線インダクタンスが増加し、このた
めスナバ回路による電圧吸収機能が低下してしまい、半
導体素子１個当りに流し得る電流を減らさざるを得なく
なつて、結局、半導体素子の並列接続個数の増加に伴な
うインバータ容量の増加を充分に得ることができないと
いう欠点がある。
置では、半導体素子の並列接続数が多くなるにつれ、配
線長が長くなつて配線インダクタンスが増加し、このた
めスナバ回路による電圧吸収機能が低下してしまい、半
導体素子１個当りに流し得る電流を減らさざるを得なく
なつて、結局、半導体素子の並列接続個数の増加に伴な
うインバータ容量の増加を充分に得ることができないと
いう欠点がある。
本発明の目的は、上記した従来技術の欠点を除き、ス
ナバ回路の電圧吸収能力の低下をなくして半導体素子の
並列接続数の増加に見合つたインバータ容量の増加が容
易に得られるようにしたインバータ装置を提供するにあ
る。
ナバ回路の電圧吸収能力の低下をなくして半導体素子の
並列接続数の増加に見合つたインバータ容量の増加が容
易に得られるようにしたインバータ装置を提供するにあ
る。
この目的を達成するため、本発明は、２個の直列接続
された自己消弧形半導体素子からなるモジュールを用
い、このモジュールを少なくとも２個、互いに並列接続
してインバータ主回路の各相アームの半導体装置として
用いたインバータ装置において、 上記少なくとも２個のモジュールの各端子間を接続し
て上記並列接続を得るための複数本のコモンバーと、 上記少なくとも２個のモジュールの夫々と１対１に対
応して、夫々のモジュールの近傍に独立して配置した複
数個のスナバ回路と、 上記コモンバーの上記モジュールの端子に接続された
部分で、該モジュールの端子に一方に端部が接続された
複数本の導線と、 これらの導線の他方の端部に取り付けられた複数個の
コネクタとを設け、 これらのコネクタにより、上記スナバ回路に対する上
記導線の接続が与えられるように構成した点を特徴とす
る。
された自己消弧形半導体素子からなるモジュールを用
い、このモジュールを少なくとも２個、互いに並列接続
してインバータ主回路の各相アームの半導体装置として
用いたインバータ装置において、 上記少なくとも２個のモジュールの各端子間を接続し
て上記並列接続を得るための複数本のコモンバーと、 上記少なくとも２個のモジュールの夫々と１対１に対
応して、夫々のモジュールの近傍に独立して配置した複
数個のスナバ回路と、 上記コモンバーの上記モジュールの端子に接続された
部分で、該モジュールの端子に一方に端部が接続された
複数本の導線と、 これらの導線の他方の端部に取り付けられた複数個の
コネクタとを設け、 これらのコネクタにより、上記スナバ回路に対する上
記導線の接続が与えられるように構成した点を特徴とす
る。
以下、本発明によるインバータ装置について、図示の
実施例により詳細に説明する。なお、以下に説明する実
施例は、インバータ主回路の直流電源間に直列接続され
た２個のアームからなる相アームを、１個のパツケージ
内に自己消弧形半導体素子である２個のパワートランジ
スタを封入してなるトランジスタモジユール（以下、TR
Mという）で構成したもので、第１図ないし第４図はい
ずれも本発明の一実施例で、インバータ主回路の１相
分、例えばUVWの３相のうちのＵ相分だけを示したもの
で、第１図はその回路図、第２図はユニツトの正面図、
第３図は第２図のＡ−Ａ線からみた側面図、そして第４
図は同じくＢ−Ｂ線からみた側面図であり、これらの図
において、1A〜1FはTRM、2A〜2Fはスナバ回路、３は直
流側（＋）コモンバー、４は交流側（Ｕ相）コモンバ
ー、５は直流側（−）コモンバー、６は直流側（＋）主
回路端子、７は直流側（−）主回路端子、８は交流側
（ｕ出力）主回路、９は交流負荷、10はベースドライブ
回路、11,12はパワートランジスタ、13は冷却片（フイ
ン）、14A〜14D,15A〜15Dは取付用支柱、16はスナバ回
路用プリント配線基板、17はベースドライブ回路用プリ
ント配線基板、18A〜18L,19A,19Lはコネクタ、21〜23は
それぞれスナバ回路用のダイオード、コンデンサ、抵抗
器である。
実施例により詳細に説明する。なお、以下に説明する実
施例は、インバータ主回路の直流電源間に直列接続され
た２個のアームからなる相アームを、１個のパツケージ
内に自己消弧形半導体素子である２個のパワートランジ
スタを封入してなるトランジスタモジユール（以下、TR
Mという）で構成したもので、第１図ないし第４図はい
ずれも本発明の一実施例で、インバータ主回路の１相
分、例えばUVWの３相のうちのＵ相分だけを示したもの
で、第１図はその回路図、第２図はユニツトの正面図、
第３図は第２図のＡ−Ａ線からみた側面図、そして第４
図は同じくＢ−Ｂ線からみた側面図であり、これらの図
において、1A〜1FはTRM、2A〜2Fはスナバ回路、３は直
流側（＋）コモンバー、４は交流側（Ｕ相）コモンバ
ー、５は直流側（−）コモンバー、６は直流側（＋）主
回路端子、７は直流側（−）主回路端子、８は交流側
（ｕ出力）主回路、９は交流負荷、10はベースドライブ
回路、11,12はパワートランジスタ、13は冷却片（フイ
ン）、14A〜14D,15A〜15Dは取付用支柱、16はスナバ回
路用プリント配線基板、17はベースドライブ回路用プリ
ント配線基板、18A〜18L,19A,19Lはコネクタ、21〜23は
それぞれスナバ回路用のダイオード、コンデンサ、抵抗
器である。
これらの図から明らかなように、この実施例はインバ
ータ主回路の各アーム当り６個のトランジスタ11と12を
用いたもので、従つて、各相アーム当り６個のTRM1A〜1
Fが用いられているものである。なお、直流側端子６と
交流側端子８、および直流側端子７と交流側端子８の間
に接続されたスイツチング素子をそれぞれ単にアームと
呼び、これらアームを２個直列にして直列側端子6,7間
に接続されたものを相アームと呼ぶ。従つて、この実施
例では、各アームは６個のトランジスタの並列接続回路
からなり、相アームは６個のTRMの並列接続回路からな
ることになる。
ータ主回路の各アーム当り６個のトランジスタ11と12を
用いたもので、従つて、各相アーム当り６個のTRM1A〜1
Fが用いられているものである。なお、直流側端子６と
交流側端子８、および直流側端子７と交流側端子８の間
に接続されたスイツチング素子をそれぞれ単にアームと
呼び、これらアームを２個直列にして直列側端子6,7間
に接続されたものを相アームと呼ぶ。従つて、この実施
例では、各アームは６個のトランジスタの並列接続回路
からなり、相アームは６個のTRMの並列接続回路からな
ることになる。
TRM1Aないし1Fは、第２図及び第３図に示すように、
冷却片13の表面に並べて、熱伝達が充分に保たれるよう
にして取付けられている。そして、それらの各端子はコ
モンバー3,4,5によつて、充分に配線インダクタンスが
小さくなるようにして相互に接続され、さらに、それぞ
れ直流側主回路端子6,7と交流側主回路端子８に配線さ
れている。
冷却片13の表面に並べて、熱伝達が充分に保たれるよう
にして取付けられている。そして、それらの各端子はコ
モンバー3,4,5によつて、充分に配線インダクタンスが
小さくなるようにして相互に接続され、さらに、それぞ
れ直流側主回路端子6,7と交流側主回路端子８に配線さ
れている。
スナバ回路2A〜2FはそれぞれがTRM1A〜1Fに対応して
ダイオード21とコンデンサ22、それに抵抗器23で構成さ
れ、第２図に示すように、冷却片13に対して４本の支柱
4A〜4Dで取付けられているプリント配線基板16の上に配
設されており、さらに、このときのプリント配線基板16
上での各スナバ回路2A〜2Fの配置位置は、第４図に示す
ように、冷却片13上での各TRM1A〜1Fの配置位置に合わ
せたものとなつている。そして、これらのスナバ回路2A
〜2Fのそれぞれは、第２図、第３図、第４図から明らか
なように導線a,bによつて対応するTRM1A〜1Fのそれぞれ
の端子に直接接続されている。このとき、点検、保守な
どに際してプリント配線基板16が容易に取り外しできる
ように、これらの導線a,bのスナバ回路2A〜2Fに対する
接続部には、フアストン端子（商品名）などと呼ばれる
ワンタツチで着脱が可能なコネクタ18A〜18Lが設けられ
ている。
ダイオード21とコンデンサ22、それに抵抗器23で構成さ
れ、第２図に示すように、冷却片13に対して４本の支柱
4A〜4Dで取付けられているプリント配線基板16の上に配
設されており、さらに、このときのプリント配線基板16
上での各スナバ回路2A〜2Fの配置位置は、第４図に示す
ように、冷却片13上での各TRM1A〜1Fの配置位置に合わ
せたものとなつている。そして、これらのスナバ回路2A
〜2Fのそれぞれは、第２図、第３図、第４図から明らか
なように導線a,bによつて対応するTRM1A〜1Fのそれぞれ
の端子に直接接続されている。このとき、点検、保守な
どに際してプリント配線基板16が容易に取り外しできる
ように、これらの導線a,bのスナバ回路2A〜2Fに対する
接続部には、フアストン端子（商品名）などと呼ばれる
ワンタツチで着脱が可能なコネクタ18A〜18Lが設けられ
ている。
ベースドライブ回路10はプリント配線基板17上に配設
され、それぞれのTRM1A〜1Fのベースに対する接続は導
線ｃによつて行なわれるが、ここでも、この基板17の取
り外しのために、ワンタツチ着脱形のコネクタ19A〜19L
（なお、19Bないし19Kは図には表われていない）が使用
されている。そして、この基板17は支柱15A〜15D（な
お、15B,15Cは図には表われていない）によつて、さら
には支柱14A〜14Dを介して冷却片13に取り付けられてい
る。
され、それぞれのTRM1A〜1Fのベースに対する接続は導
線ｃによつて行なわれるが、ここでも、この基板17の取
り外しのために、ワンタツチ着脱形のコネクタ19A〜19L
（なお、19Bないし19Kは図には表われていない）が使用
されている。そして、この基板17は支柱15A〜15D（な
お、15B,15Cは図には表われていない）によつて、さら
には支柱14A〜14Dを介して冷却片13に取り付けられてい
る。
以上の結果、この実施例では、インバータ主回路の１
相分が、スナバ回路、ベースドライブ回路も含めて冷却
片上にモジユール化されるから、交流負荷９に応じて、
それが単相交流負荷なら２相分、３相交流負荷なら３相
分、それぞれ使用すれば、直流電源から可変周波数交流
電力を得、それを負荷に供給することができる。
相分が、スナバ回路、ベースドライブ回路も含めて冷却
片上にモジユール化されるから、交流負荷９に応じて、
それが単相交流負荷なら２相分、３相交流負荷なら３相
分、それぞれ使用すれば、直流電源から可変周波数交流
電力を得、それを負荷に供給することができる。
そして、この実施例では、TRM1A〜1Fのそれぞれと、
プリント配線基板16に搭載してあるスナバ回路2A〜2Fの
それぞれとは、いずれの組合わせにおいても全て同じ位
置関係となつており、従つて、この実施例によれば全て
のTRMに対するスナバ回路の配線長は全部同一になり、
かつ、各TRMにそれぞれのスナバ回路が対向しているた
め、それぞれの間での配線長もほぼ最短寸法のものとす
ることができ、配線インダクタンスは同一、かつ充分に
小さな値のものとなり、この結果、スナバ回路による電
圧吸収機能が各TRMについて均一に、しかも充分に得え
られ、TRMの並列接続個数増加による定格容量の増大を
充分に得ることができる。
プリント配線基板16に搭載してあるスナバ回路2A〜2Fの
それぞれとは、いずれの組合わせにおいても全て同じ位
置関係となつており、従つて、この実施例によれば全て
のTRMに対するスナバ回路の配線長は全部同一になり、
かつ、各TRMにそれぞれのスナバ回路が対向しているた
め、それぞれの間での配線長もほぼ最短寸法のものとす
ることができ、配線インダクタンスは同一、かつ充分に
小さな値のものとなり、この結果、スナバ回路による電
圧吸収機能が各TRMについて均一に、しかも充分に得え
られ、TRMの並列接続個数増加による定格容量の増大を
充分に得ることができる。
また、この実施例によれば、上記したように、スメバ
回路がそれぞれのTRMに対して同一の位置関係、配線関
係にあるため、ターンオフ時での各TRMの電圧、電流の
違いは、これらの素子間での特性の差に起因する不平衡
分だけとすることができるから、これらTRMの特性、例
えば直流電流増幅率などを揃えてやるだけでさらに不平
衡を少くすることができ、容量アツプを充分に得ること
ができる。
回路がそれぞれのTRMに対して同一の位置関係、配線関
係にあるため、ターンオフ時での各TRMの電圧、電流の
違いは、これらの素子間での特性の差に起因する不平衡
分だけとすることができるから、これらTRMの特性、例
えば直流電流増幅率などを揃えてやるだけでさらに不平
衡を少くすることができ、容量アツプを充分に得ること
ができる。
さらに、この実施例によれば、スナバ回路がそれに対
する配線状態も含めてほとんど相似な６個の回路装置に
分割されているため、単純にいつてスナバ回路の配線に
よる影響も1/6になり、この面でもスナバ回路による電
圧吸収能力を充分に高めることができる。
する配線状態も含めてほとんど相似な６個の回路装置に
分割されているため、単純にいつてスナバ回路の配線に
よる影響も1/6になり、この面でもスナバ回路による電
圧吸収能力を充分に高めることができる。
なお、この実施例では、スナバ回路2A〜2Fがプリント
配線基板16によりプリント回路化されているため、従来
のように、スナバ回路の構成部品であるダイオード21、
コンデンサ22、抵抗器23などをそれぞれ単品のままで組
立配線する場合に比して、スペースフアクタや組立性を
改善することができる。
配線基板16によりプリント回路化されているため、従来
のように、スナバ回路の構成部品であるダイオード21、
コンデンサ22、抵抗器23などをそれぞれ単品のままで組
立配線する場合に比して、スペースフアクタや組立性を
改善することができる。
また、この実施例によれば、配線長が同一の部分が多
くなるから、導線用の電線を用意する場合での電線の切
断作業や端子部処理作業の機械化が容易になり、コスト
ダウンを図ることができる。
くなるから、導線用の電線を用意する場合での電線の切
断作業や端子部処理作業の機械化が容易になり、コスト
ダウンを図ることができる。
ところで、上記実施例では、TRMの並列接続個数が６
の場合について説明したが、本発明におけるこのTRMな
どの半導体素子の並列接続個数は６に限ることはなく、
２個以上の任意の個数として実施可能なことはいうまで
もない。
の場合について説明したが、本発明におけるこのTRMな
どの半導体素子の並列接続個数は６に限ることはなく、
２個以上の任意の個数として実施可能なことはいうまで
もない。
以上説明したように、本発明によれば、インバータ主
回路のアームを並列接続した複数の半導体素子で構成し
た場合でも、スナバ回路による電圧吸収機能を充分良好
に、しかも各半導体素子ごとに均一に保つことができる
から、従来技術の欠点を除き、半導体素子の並列接続に
よるインバータ容量の増大を充分に図ることができる。
回路のアームを並列接続した複数の半導体素子で構成し
た場合でも、スナバ回路による電圧吸収機能を充分良好
に、しかも各半導体素子ごとに均一に保つことができる
から、従来技術の欠点を除き、半導体素子の並列接続に
よるインバータ容量の増大を充分に図ることができる。
第１図は本発明によるインバータ装置の一実施例を示す
回路図、第２図は本発明の一実施例を示す主回路ユニツ
トの正面図、第３図は第２図のＡ−Ａ線からみた側面
図、第４図は同じくＢ−Ｂ線からみた側面図である。 1A〜1F……TRM（トランジスタモジール）、2A〜2F……
スナバ回路、3,4,5……コモンバー、6,7,8……主回路端
子、９……交流負荷、10……ベースドライブ回路、11,1
2……パワートランジスタ、13……冷却片、16,17……プ
リント配線基板。
回路図、第２図は本発明の一実施例を示す主回路ユニツ
トの正面図、第３図は第２図のＡ−Ａ線からみた側面
図、第４図は同じくＢ−Ｂ線からみた側面図である。 1A〜1F……TRM（トランジスタモジール）、2A〜2F……
スナバ回路、3,4,5……コモンバー、6,7,8……主回路端
子、９……交流負荷、10……ベースドライブ回路、11,1
2……パワートランジスタ、13……冷却片、16,17……プ
リント配線基板。
Claims (2)
- 【請求項１】２個の直列接続された自己消弧形半導体素
子からなるモジュールを用い、このモジュールを少なく
とも２個、互いに並列接続してインバータ主回路の各相
アームの半導体装置として用いたインバータ装置におい
て、 上記少なくとも２個のモジュールの各端子間を接続して
上記並列接続を得るための複数本のコモンバーと、 上記少なくとも２個のモジュールの夫々と１対１に対応
して、夫々のモジュールの近傍に独立して配置した複数
個のスナバ回路と、 上記コモンバーの上記モジュールの端子に接続された部
分で、該モジュールの端子に一方の端部が接続された複
数本の導線と、 これらの導線の他方の端部に取り付けられた複数個のコ
ネクタとを設け、 これらのコネクタにより、上記スナバ回路に対する上記
導線の接続が与えられるように構成したことを特徴とす
るインバータ装置。 - 【請求項２】特許請求の範囲第１項において、 上記複数個のスナバ回路が、上記各相アーム毎のモジュ
ールの平面配置とほぼ同じ配置状態でプリント配線基板
上に取付けられていることを特徴とするインバータ装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154297A JP2564267B2 (ja) | 1985-07-15 | 1985-07-15 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60154297A JP2564267B2 (ja) | 1985-07-15 | 1985-07-15 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6218982A JPS6218982A (ja) | 1987-01-27 |
| JP2564267B2 true JP2564267B2 (ja) | 1996-12-18 |
Family
ID=15581052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60154297A Expired - Fee Related JP2564267B2 (ja) | 1985-07-15 | 1985-07-15 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2564267B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19518479A1 (de) * | 1995-05-19 | 1996-11-21 | Thyssen Aufzuege Gmbh | Stromrichter |
| JP2001258266A (ja) * | 2000-03-08 | 2001-09-21 | Toshiba Corp | インバータ制御ユニットおよびインバータ制御装置 |
| JP2005304158A (ja) * | 2004-04-09 | 2005-10-27 | Central Japan Railway Co | 超電導磁気浮上式鉄道用自励式電力変換装置における自己消弧型素子の多直列接続回路 |
| JP5815063B2 (ja) * | 2014-03-20 | 2015-11-17 | 日立オートモティブシステムズ株式会社 | 電力変換装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5752386A (en) * | 1980-09-16 | 1982-03-27 | Hitachi Ltd | Semiconductor device |
-
1985
- 1985-07-15 JP JP60154297A patent/JP2564267B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6218982A (ja) | 1987-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4975825A (en) | Stacked power converter | |
| US20140254228A1 (en) | Three-level converter | |
| KR101086577B1 (ko) | 교환가능한 셀을 포함하는 전력 전달 시스템 | |
| JP2004214452A (ja) | 電力用半導体モジュールおよび外部電極との結線方法 | |
| US4809153A (en) | Low-inductance bus bar arrangement | |
| EP2717454B1 (en) | Power conversion device | |
| JPH09219970A (ja) | 半導体電力変換装置 | |
| US5835362A (en) | Current conductor arrangement | |
| CA1128184A (en) | Solid state motor control universal assembly means and method | |
| EP0145256B1 (en) | Darlington transistor pair units | |
| US5119286A (en) | Modular circuit board | |
| US4975824A (en) | Power converter circuit board | |
| US6356043B2 (en) | Motor controller power switch arrangement | |
| JPH07122708A (ja) | 電力用半導体装置のパッケージ | |
| JP2564267B2 (ja) | インバ−タ装置 | |
| US6266258B1 (en) | Power substrate element topology | |
| US4979090A (en) | Power converter circuit board | |
| US5025360A (en) | Inverter switch with parallel free-wheel diodes | |
| JPH0671063B2 (ja) | 大電力半導体装置 | |
| JP6720601B2 (ja) | 電力変換装置 | |
| US6584001B2 (en) | Power converter module | |
| JP2751543B2 (ja) | インバータ | |
| EP0150101B1 (en) | Improvements in interference suppression for semi-conducting switching devices | |
| JP2012228100A (ja) | 電動機駆動システム | |
| JPS63157677A (ja) | ブリツジ形インバ−タ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |