JP2558347B2 - Video signal synthesis method - Google Patents

Video signal synthesis method

Info

Publication number
JP2558347B2
JP2558347B2 JP1100938A JP10093889A JP2558347B2 JP 2558347 B2 JP2558347 B2 JP 2558347B2 JP 1100938 A JP1100938 A JP 1100938A JP 10093889 A JP10093889 A JP 10093889A JP 2558347 B2 JP2558347 B2 JP 2558347B2
Authority
JP
Japan
Prior art keywords
signal
video signal
video
sync
synthesizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1100938A
Other languages
Japanese (ja)
Other versions
JPH02278287A (en
Inventor
賢記 向地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1100938A priority Critical patent/JP2558347B2/en
Publication of JPH02278287A publication Critical patent/JPH02278287A/en
Application granted granted Critical
Publication of JP2558347B2 publication Critical patent/JP2558347B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Digital Computer Display Output (AREA)
  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 〔概要〕 メモリから読み出した画像をカラーのビデオ信号に合
成して送出するビデオ信号合成方式に関し、 ビデオ同期信号発生部を設け、これによって発生した
同期信号およびサブキャリアをもとにVRAMから映像信号
を読み出してカラーのビデオ信号に合成し、画質を向上
させることを目的とし、 カラーのビデオ信号を生成するためのサブキャリアお
よび同期信号(SYNC)を発生するビデオ同期信号発生部
と、このビデオ同期信号発生部から入力された同期信号
をもとにVRAMから複数ビットを持つシリアルの映像信号
(デジタル)を読み出させるタイミング信号を発生する
表示タイミング発生部と、この表示タイミング発生部か
ら入力されたタイミング信号によって複数ビットを持つ
シリアルの映像信号(デジタル)を送出するVRAMと、こ
のVRAMから送出された映像信号および上記ビデオ同期信
号発生部から入力されたサブキャリア信号、同期信号
(SYNC)をもとに、カラーのビデオ信号を合成するビデ
オ信号合成部とを備え、このビデオ信号合成部によって
合成した後のカラーのビデオ信号を送出するように構成
する。
DETAILED DESCRIPTION OF THE INVENTION [Outline] A video signal synthesizing method for synthesizing an image read out from a memory into a color video signal and transmitting the synthesized video signal. A video sync signal that originally generates a subcarrier and sync signal (SYNC) to generate a color video signal by reading the video signal from VRAM and combining it into a color video signal to improve the image quality. This display unit, a display timing generation unit that generates a timing signal for reading a serial video signal (digital) having multiple bits from VRAM based on the synchronization signal input from this video synchronization signal generation unit, and this display Sends a serial video signal (digital) with multiple bits according to the timing signal input from the timing generator. A VRAM to be output, and a video signal synthesizing unit for synthesizing a color video signal based on the video signal transmitted from this VRAM, the subcarrier signal input from the video synchronization signal generating unit, and the synchronization signal (SYNC). And is configured to send out a color video signal after being synthesized by the video signal synthesizing unit.

〔産業上の利用分野〕[Industrial applications]

本発明は、メモリから読み出した画像をカラーのビデ
オ信号に合成して送出するビデオ信号合成方式に関する
ものである。
The present invention relates to a video signal synthesizing method for synthesizing an image read out from a memory into a color video signal and transmitting the color video signal.

〔従来の技術と発明が解決しようとする課題〕[Problems to be Solved by Conventional Techniques and Inventions]

従来、パソコンなどで画面をメモリに書き込み、これ
を読み出してカラーのビデオ信号に変換してディスプレ
イ上に表示する際、パソコンが持つクロックなどを使用
してこれに同期してメモリから信号を取り出してビデオ
信号に変換し、表示するようにしていた。このため、イ
ンタレースが厳密に行われないと共に、サブキァリアと
映像信号との間などの位相差によって画質低下を招くと
いう問題があった。
Conventionally, when writing the screen to the memory with a personal computer etc., reading it out and converting it into a color video signal and displaying it on the display, the signal is taken out from the memory in synchronization with this using the clock etc. which the personal computer has It was converted into a video signal and displayed. Therefore, there is a problem that interlacing is not performed strictly and the image quality is deteriorated due to the phase difference between the subcarrier and the video signal.

本発明は、ビデオ同期信号発生部を設け、これによっ
て発生した同期信号およびサブキャリアをもとにVRAMか
ら映像信号を読み出してカラーのビデオ信号に合成し、
画質を向上させることを目的としている。
The present invention is provided with a video sync signal generator, and reads a video signal from VRAM based on a sync signal and a subcarrier generated thereby to synthesize a color video signal,
The purpose is to improve image quality.

〔課題を解決する手段〕[Means for solving the problem]

第1図を参照して課題を解決する手段を説明する。 Means for solving the problems will be described with reference to FIG.

第1図において、ビデオ同期信号発生部1は、カラー
のビデオ信号を生成するためのサブキャリアおよび同期
信号(SYNC)を発生するものである。
In FIG. 1, a video sync signal generator 1 generates a subcarrier and a sync signal (SYNC) for generating a color video signal.

表示タイミング発生部2は、ビデオ同期信号発生部1
から入力された同期信号をもとにVRAM3から複数のビッ
トを持つシリアルの映像信号(デジタル)を読み出させ
るタイミング信号を発生するものである。
The display timing generator 2 is the video synchronization signal generator 1.
A timing signal for reading a serial video signal (digital) having a plurality of bits from the VRAM3 is generated based on the synchronization signal input from the.

VRAM3は、表示タイミング発生部2から入力されたタ
イミング信号によって複数ビットを持つシリアルの映像
信号(デジタル)を送出するものである。
The VRAM 3 sends out a serial video signal (digital) having a plurality of bits according to the timing signal input from the display timing generator 2.

DAC4は、ディジタルの映像信号をアナログの映像信号
に変換するものである。
The DAC 4 converts a digital video signal into an analog video signal.

ビデオ信号合成部5は、VRAM3から送出され、DAC4に
よってアナログに変換された映像信号(RGB)、および
ビデオ同期信号発生部1から入力されたサブキャリア信
号、同期信号(SYNC)をもとに、カラーのビデオ信号を
合成するものである。
The video signal synthesizing unit 5 is based on the video signal (RGB) sent from the VRAM 3 and converted to analog by the DAC 4, and the subcarrier signal and the sync signal (SYNC) input from the video sync signal generating unit 1. It is for synthesizing color video signals.

〔作用〕[Action]

本発明は、第1図に示すように、ビデオ同期信号発生
部1から入力された同期信号(SYNC)をもとに、表示タ
イミング発生部2がタイミング信号をVRAM3に入力して
シリアルの複数ビットを持つ映像信号をDAC4に入力して
アナログの映像信号(RGB)に変換し、この変換した後
の映像信号、および入力された同期信号(SYNC)、サブ
キャリア信号をもとにビデオ信号合成部5がカラーのビ
デオ信号に合成して出力するようにしている。
According to the present invention, as shown in FIG. 1, the display timing generation unit 2 inputs a timing signal to the VRAM 3 based on the synchronization signal (SYNC) input from the video synchronization signal generation unit 1 to generate a plurality of serial bits. The video signal with is input to the DAC4 and converted to an analog video signal (RGB), and the video signal combining unit is based on the video signal after this conversion, and the input synchronization signal (SYNC) and subcarrier signal. 5 is combined with a color video signal and output.

従って、VRAM3から同期信号をもとに読み出した映像
信号について、更に同期信号およびサブキャリアによっ
てカラーのビデオ信号に合成して出力することにより、
送出するビデオ信号についてインタレースを行うと共に
サブキャリアと映像信号との間などの位相を正確に保持
させ、画質を向上させることが可能となる。
Therefore, by synthesizing the video signal read from the VRAM3 based on the sync signal into a color video signal by the sync signal and the sub-carrier, and outputting the color video signal,
It is possible to improve the image quality by performing interlacing on the video signal to be transmitted and accurately maintaining the phase between the subcarrier and the video signal.

〔実施例〕〔Example〕

次に、第1図から第4図を用いて本発明の1実施例の
構成および動作を順次詳細に説明する。
Next, the configuration and operation of one embodiment of the present invention will be sequentially described in detail with reference to FIGS. 1 to 4.

第1図において、ビデオ同期信号発生部1は、サブキ
ャリア(3.58MHz)および同期信号(SYNC)などを発生
するものである。
In FIG. 1, a video synchronization signal generator 1 generates a subcarrier (3.58 MHz) and a synchronization signal (SYNC).

表示タイミング発生部2は、入力された同期信号(SY
NC)をもとに*RAS、*CAS、SAS、*ACK、*CD、*SFT
などのタイミング信号を発生するものである(第2図、
第3図参照)。
The display timing generator 2 receives the input sync signal (SY
NC) * RAS, * CAS, SAS, * ACK, * CD, * SFT
, Etc. to generate a timing signal (see FIG. 2,
(See FIG. 3).

VRAM(ビデオRAM)3は、例えばデュアルポートRAMで
あって、CPUから並列にRAM部にデータを書き込むことが
できると共に、このRAM部から読み出したデータ(例え
ば32ビット幅のデータ)を1ピクセルの色情報を表す15
ビットにして、送出する構造を持つビデオRAMである
(第2図、第3図参照)。
The VRAM (video RAM) 3 is, for example, a dual-port RAM, in which data can be written in parallel from the CPU to the RAM section, and the data (for example, 32-bit width data) read from this RAM section can be written in 1 Color information 15
This is a video RAM having a structure for transmitting in bits (see FIGS. 2 and 3).

DAC(DAコンバータ)4は、デジタルの映像信号をア
ナログの映像信号(RGB)に変換するものである。
The DAC (DA converter) 4 converts a digital video signal into an analog video signal (RGB).

ビデオ信号合成部5は、入力された映像信号、サブキ
ャリア、同期信号(SYNC)をもとに、カラーのビデオ信
号(NTCS方式のビデオ信号)を合成するものである。
The video signal synthesizing unit 5 synthesizes a color video signal (NTCS video signal) based on the input video signal, subcarrier, and synchronization signal (SYNC).

次に、第2図から第4図を用いて第1図構成および動
作を順次詳細に説明する。
Next, the configuration and operation of FIG. 1 will be sequentially described in detail with reference to FIGS. 2 to 4.

第2図は映像信号の読み出し構成例を示し、第3図は
映像信号の読み出し説明図を示す。ここで、表示タイミ
ング発生部2、VRAM3、DAC4は、第1図に示すと同じも
のを表す。
FIG. 2 shows a read configuration example of a video signal, and FIG. 3 shows a read explanatory diagram of the video signal. Here, the display timing generator 2, VRAM3, and DAC4 are the same as those shown in FIG.

第2図において、表示タイミング発生部2は、ビデオ
同期信号発生部1から入力された同期信号(SYNC)をも
とに、*RAS、*CAS、SAS(サムアクセスストローブ、S
AMからデータを取り出す信号)をVRAM3を構成するRAM3
−1に入力すると共に、*ACK、*LD、*SFTをシフトレ
ジスタ3−2に入力する(第2図、第3図(イ)参
照)。
In FIG. 2, the display timing generator 2 uses * RAS, * CAS, SAS (sum access strobe, S) based on the sync signal (SYNC) input from the video sync signal generator 1.
RAM3 that composes VRAM3)
-1 and ACK, * LD, and * SFT are input to the shift register 3-2 (see FIGS. 2 and 3 (a)).

VRAM3を構成するRAM3−1は、*RAS、*CAS、SASの入
力に対応して、32ビットのデータをシフトレジスタ3−
3に転送するものである(第3図(イ)参照)。ここ
で、第3図(ロ)に示すように、RAM3−1から読み出さ
れてSAM3−2にセットされた32ビットのデータが、SAS
に対応してシリアルにSD(シリアルデータバス)を介し
てシフトレジスタ3−3に転送されてセットされる。
RAM3-1 that composes VRAM3 corresponds to the * RAS, * CAS, and SAS inputs, and shifts the 32-bit data into the shift register 3-
3 is transferred (see FIG. 3 (A)). Here, as shown in FIG. 3B, the 32-bit data read from the RAM 3-1 and set in the SAM 3-2 is the SAS data.
In response to, the data is serially transferred to the shift register 3-3 via the SD (serial data bus) and set.

VRAM3を構成するシフトレジスタ3−3は、セットさ
れた32ビットを2つのグループに分け、1つの16ビット
のうちの15ビットを1ピクセルの映像信号(デジタル、
RGB各5ビット)としてDAC4に送出するものである。
The shift register 3-3, which constitutes the VRAM3, divides the set 32 bits into two groups, and 15 bits of one 16 bits are converted into a video signal (digital,
It is sent to DAC4 as RGB 5 bits each.

DAC4は、入力された15ビットの映像信号(デジタル)
について、5ビットづつアナログの映像信号(R、G、
B)に変換するものである。
DAC4 is the input 15-bit video signal (digital)
About the analog video signals (R, G,
B).

以上の動作によって、表示タイミング発生部2から入
力されたタイミング信号をもとに、VRAM3からデジタル
の映像信号をピクセル単位に読み出し、これをDAC4によ
ってアナログの映像信号(R、G、B)に変換するよう
にしている。
By the above operation, based on the timing signal input from the display timing generation unit 2, a digital video signal is read from the VRAM3 in pixel units and is converted into an analog video signal (R, G, B) by the DAC4. I am trying to do it.

第3図(イ)は第2図構成の動作波形図を示し、第3
図(ロ)はデュアルポートRAMの構造を示す。
FIG. 3A shows an operation waveform diagram of the configuration shown in FIG.
Figure (b) shows the structure of the dual port RAM.

次に、第4図はビデオ信号合成説明図を示す。 Next, FIG. 4 shows a video signal composition explanatory diagram.

第4図(イ)において、サブキャリアは、3.58MHzの
色信号副搬送波である。
In FIG. 4A, the subcarrier is a color signal subcarrier of 3.58 MHz.

同期信号(SYNC、15.75KHz)は、NTSC方式による水平
方向の同期信号である。
The sync signal (SYNC, 15.75KHz) is a horizontal sync signal according to the NTSC system.

映像信号(RGB)は、第2図DAC4によってアナログに
変換された後の映像信号である。
The video signal (RGB) is the video signal after being converted to analog by the DAC 4 in FIG.

ビデオ信号は、サブキャリア、同期信号(SYNC)、映
像信号(RGB)をもとに、NTSC方式の規格に合致するよ
うに図示模式的に表したように合成した信号である。
The video signal is a signal synthesized based on the subcarrier, the synchronization signal (SYNC), and the video signal (RGB) as schematically shown in the drawing so as to conform to the NTSC standard.

第4図(ロ)は、サブキャリア、同期信号(SYNC)、
および映像信号を入力とし、ビデオ信号を出力するビデ
オ信号合成部5の動作を模式的に表したものである。
FIG. 4B shows a subcarrier, a synchronization signal (SYNC),
2 schematically shows the operation of the video signal synthesizing unit 5 which receives the video signal and outputs the video signal.

尚、本実施例は、NTSC方式について説明したが、PA
L、SECAMなどの他の方式についても同様に実施するよう
にしてもよい。
Although the present embodiment has described the NTSC system,
The same may be applied to other methods such as L and SECAM.

〔発明の効果〕〔The invention's effect〕

以上説明したように、本発明によれば、VRAM3から同
期信号をもとに読み出した映像信号について、更に同期
信号(SYNC)およびサブキャリアによってカラーのビデ
オ信号に合成して出力する構成を採用しているため、送
出するビデオ信号についてインタレースを行うと共にサ
ブキャリアおよび映像信号の間などの位相を正確に保持
させ、画質を向上させることができる。
As described above, according to the present invention, a configuration is adopted in which the video signal read from the VRAM3 based on the sync signal is further combined into a color video signal by the sync signal (SYNC) and the subcarrier and output. Therefore, the video signal to be transmitted can be interlaced and the phase between the subcarrier and the video signal can be accurately maintained, and the image quality can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の1実施例構成図、第2図は映像信号の
読出し構成例、第3図は映像信号の読出し説明図、第4
図はビデオ信号合成説明図を示す。 図中、1はビデオ同期信号発生部、2は表示タイミング
発生部、3はVRAM(映像信号発生部)、4はDAC、5は
ビデオ信号合成部を表す。
FIG. 1 is a configuration diagram of an embodiment of the present invention, FIG. 2 is a configuration example of reading a video signal, FIG. 3 is an explanatory diagram of reading a video signal, and FIG.
The figure shows a video signal synthesis explanatory diagram. In the figure, 1 is a video synchronization signal generator, 2 is a display timing generator, 3 is a VRAM (video signal generator), 4 is a DAC, and 5 is a video signal synthesizer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】メモリから読み出した画像をカラーのビデ
オ信号に合成して送出するビデオ信号合成方式におい
て、 カラーのビデオ信号を生成するためのサブキャリアおよ
び同期信号(SYNC)を発生するビデオ同期信号発生部
(1)と、 このビデオ同期信号発生部(1)から入力された同期信
号をもとにVRAM(3)から複数ビットを持つシリアルの
映像信号(デジタル)を読み出させる、画面の解像度等
に応じた任意の表示クロックに対応したタイミング信号
を発生する表示タイミング発生部(2)と、 この表示タイミング発生部(2)から入力されたタイミ
ング信号によって複数ビットを持つシリアルの映像信号
(デジタル)を送出するVRAM(3)と、 このVRAM(3)から出力されたデジタルの映像信号を、
上記タイミング信号によってアナログの映像信号に変換
するDAC(4)と、 このDAC(4)から送出されたアナログの映像信号およ
び上記ビデオ同期信号発生部(1)から入力されたアナ
ログの映像信号および上記ビデオ同期信号発生部(1)
から入力されたサブキャリア信号、同期信号(SYNC)を
もとに、カラーのビデオ信号を合成するビデオ信号合成
部(5)とを備え、 このビデオ信号合成部(5)によって合成した後のカラ
ーのビデオ信号を送出するように構成したことを特徴と
するビデオ信号合成方式。
1. A video sync signal for generating a subcarrier for generating a color video signal and a sync signal (SYNC) in a video signal synthesizing method for synthesizing an image read out from a memory into a color video signal and sending it. The resolution of the screen for generating a serial video signal (digital) having multiple bits from the VRAM (3) based on the synchronization signal input from the generation unit (1) and the video synchronization signal generation unit (1). A display timing generating section (2) for generating a timing signal corresponding to an arbitrary display clock according to the like, and a serial video signal (digital signal having a plurality of bits by a timing signal input from the display timing generating section (2) ) Sending VRAM (3) and the digital video signal output from this VRAM (3),
A DAC (4) for converting into an analog video signal according to the timing signal, an analog video signal sent from the DAC (4), an analog video signal input from the video synchronization signal generating section (1), and the analog video signal. Video sync signal generator (1)
A video signal synthesizing unit (5) for synthesizing color video signals based on the subcarrier signal and the synchronization signal (SYNC) input from is provided, and the color after the video signal synthesizing unit (5) synthesizes A video signal synthesizing method characterized in that the video signal is transmitted.
JP1100938A 1989-04-20 1989-04-20 Video signal synthesis method Expired - Fee Related JP2558347B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1100938A JP2558347B2 (en) 1989-04-20 1989-04-20 Video signal synthesis method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100938A JP2558347B2 (en) 1989-04-20 1989-04-20 Video signal synthesis method

Publications (2)

Publication Number Publication Date
JPH02278287A JPH02278287A (en) 1990-11-14
JP2558347B2 true JP2558347B2 (en) 1996-11-27

Family

ID=14287295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100938A Expired - Fee Related JP2558347B2 (en) 1989-04-20 1989-04-20 Video signal synthesis method

Country Status (1)

Country Link
JP (1) JP2558347B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54122034A (en) * 1978-03-15 1979-09-21 Toshiba Corp Reproductive screen coloring display unit
JPS5931716B2 (en) * 1978-03-15 1984-08-03 株式会社東芝 television screen display device
JPS5931717B2 (en) * 1978-03-30 1984-08-03 株式会社東芝 television screen display device
JPS5526792A (en) * 1978-08-17 1980-02-26 Toshiba Corp Television screen display unit
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
JPH0786743B2 (en) * 1984-05-25 1995-09-20 株式会社アスキー Display controller
JP2572776B2 (en) * 1987-09-01 1997-01-16 オリンパス光学工業株式会社 Endoscope image display device

Also Published As

Publication number Publication date
JPH02278287A (en) 1990-11-14

Similar Documents

Publication Publication Date Title
KR0146345B1 (en) Superimposing apparatus
JPS62142476A (en) Television receiver
US4689660A (en) Video signal storage apparatus for NTSC system
US5392394A (en) System for generating different kinds of digital video signals
JP2558347B2 (en) Video signal synthesis method
JPS63181572A (en) Superimposing device
JP2593427B2 (en) Image processing device
JP2000023033A (en) Split multi-screen display device
JPH02278288A (en) Video signal synthesizing system
US6008795A (en) Video processor which outputs a selected RGB or NTSC video display signal from a video memory that stores RGB data
JP3217820B2 (en) Video synthesizing method and external synchronous display device
JPS62239672A (en) Display method
JPH10322723A (en) Video signal matrix converter
US5485218A (en) Image processor for producing even field video data based on odd field video data
JPH01126686A (en) Video synthesizer
KR100196845B1 (en) Apparatus for interfacing video signals of a computer and a television
JPH0470797A (en) Image signal composition device
JPH07225562A (en) Scan converter
JPS63289588A (en) Image display device
JPH074023B2 (en) TV image enlargement method
JPH0833716B2 (en) Video signal converter
KR970019420A (en) Cursor display circuit
JP2572420B2 (en) Video signal processing circuit
JPH05284508A (en) Converted and synthesized signal processor for different kinds of video signal
JPH08340516A (en) Image display device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees