KR100196845B1 - Apparatus for interfacing video signals of a computer and a television - Google Patents
Apparatus for interfacing video signals of a computer and a television Download PDFInfo
- Publication number
- KR100196845B1 KR100196845B1 KR1019950038532A KR19950038532A KR100196845B1 KR 100196845 B1 KR100196845 B1 KR 100196845B1 KR 1019950038532 A KR1019950038532 A KR 1019950038532A KR 19950038532 A KR19950038532 A KR 19950038532A KR 100196845 B1 KR100196845 B1 KR 100196845B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- computer
- synchronization
- signals
- clock signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
- H04N11/12—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only
- H04N11/14—Transmission systems characterised by the manner in which the individual colour picture signal components are combined using simultaneous signals only in which one signal, modulated in phase and amplitude, conveys colour information and a second signal conveys brightness information, e.g. NTSC-system
- H04N11/143—Encoding means therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Color Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
본 발명은 컴퓨터에서의 영상 신호를 텔레비젼으로 볼 수 있도록 변환하도록 한 컴퓨터와 텔레비젼의 영상 신호 인터페이스 장치에 관한 것으로서, 컴퓨터로부터 제공되는 수평 및 수직 동기 신호에 따른 텔레비젼의 수평 및 수직 동기 신호를 출력하고, 또한 컴퓨터로부터 제공되는 수평 및 수직 동기 신호에 의하여 제1클럭 및 제2클럭을 발생하여 컴퓨터에서 제공되는 R.G.B 색신호를 제1클럭에 동기되어 읽기/쓰기 제어 신호에 의하여 소정 비트의 디지털 색신호로 변환시켜 하나의 라인량만큼의 디지털 색신호를 아날로그 신호로 변환시킨다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal interface device of a computer and a television configured to convert a video signal from a computer so that it can be viewed on a television. Also, the first and second clocks are generated by horizontal and vertical synchronization signals provided from the computer, and the RGB color signals provided by the computer are converted into digital color signals of predetermined bits by read / write control signals in synchronization with the first clock. The digital color signal of one line amount is converted into an analog signal.
그리고, 텔레비젼의 수평 및 수직 동기 신호를 합성한 복합 동기 신호에 의하여 아날로그 신호로 변환된 R.G.B 색신호를 텔레비젼 복합 영상 신호로 출력하도록 구성하므로써, 텔레비젼 화면을 통하여 컴퓨터의 게임 및 입체 영상을 즐길 수 있도록 하는 효과를 제공한다.By outputting the RGB color signal converted into an analog signal by the composite synchronization signal that synthesizes the horizontal and vertical synchronization signals of the television, the TV composite video signal can be used to enjoy computer games and stereoscopic images on the TV screen. Provide effect.
Description
제1도는 본 발명에 따른 인터페이스 장치에 대한 블록도.1 is a block diagram of an interface device according to the present invention.
제2도는 본 발명을 설명하기 위한 파형도.2 is a waveform diagram for explaining the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
100 : 컴퓨터 200 : 인터페이스 장치100: computer 200: interface device
210,220 : 제1,2버퍼부 230 : 동기제어부210,220: first and second buffer unit 230: synchronous control unit
240 : A/D변환부 250 : 라인메모리부240: A / D conversion section 250: line memory section
260 : D/A변환부 270 : 가산부260: D / A converter 270: adder
280 : 엔코더부280: encoder section
본 발명은 컴퓨터와 텔레비젼의 영상 신호 인터페이스 장치에 관한 것으로서, 특히 컴퓨터의 모니터로 디스프렐이할 수 있는 포맷의 영상 신호를 텔레비젼에서 디스플레이할 수 있는 영상 신호로 변환할 수 있도록 한 컴퓨터와 텔레비젼의 영상 신호 인터페이스 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal interface device of a computer and a television, and more particularly, to a video signal of a computer that can be displayed on a computer monitor and to a video signal that can be displayed on a television. A video signal interface device.
일반적으로, 컴퓨터에서의 VGA(Video Graphics Array) 모드는 통상적으로, 표준 VGA 모드일 경우에 640×480, 슈퍼 VGA 모드일 경우에 1024×768의 해상도를 갖는다. 또한, 컴퓨터에서의 주사 방식은 한 화면을 구성하는 프레임을 라인 단위로 순차적으로 주사하는 비비월주사(Non-Interlaced Scanning) 방식을 채택하여 사용하며, 표준 VGA 모드일 경우 수평 동기 신호(Horizontal Synchronizing Pulse)는 31.47KHz이고 수직 동기 신호(Vertical Synchronizing Pulse)는 60Hz의 주파수를 갖는다.In general, the VGA (Video Graphics Array) mode in a computer typically has a resolution of 640x480 in standard VGA mode and 1024x768 in super VGA mode. In addition, the scanning method in a computer adopts a non-interlaced scanning method that sequentially scans frames constituting one screen in units of lines, and in a standard VGA mode, a horizontal synchronization signal (Horizontal Synchronizing Pulse) ) Is 31.47KHz and the Vertical Synchronizing Pulse has a frequency of 60Hz.
반면에, 텔레비젼(본 발명에서는 NTSC 방식)에서는 비월주사(Interlaced Scanning)방식을 사용하여 CRT 화면의 모든 홀수 번째 주사선이 1/60초 동안에 주사되고 모든 짝수번째 주사선이 다음 1/60초 동안에 주사됨으로써 전체 화면 프레임이 1/30초 동안에 표시되게 하며, 수평 동기 신호는 15.73KHz, 수직 동기 신호는 60Hz의 주파수를 갖는다.On the other hand, in the television (NTSC method in the present invention), all odd scan lines of the CRT screen are scanned for 1/60 second and all even scan lines are scanned for the next 1/60 second using the interlaced scanning method. The full screen frame is displayed for 1/30 second, with the horizontal sync signal at 15.73KHz and the vertical sync signal at 60Hz.
한편, 컴퓨터의 각종 게임 영상 특히, 입체 그래픽 영상일 경우에는 보다 큰 화면의 텔레비젼으로 보는 것이 사용자에게 유리하다.On the other hand, in the case of various game images, particularly three-dimensional graphics image of the computer, it is advantageous for the user to watch on a TV of a larger screen.
그러나, 상술한 바와 같이 컴퓨터의 영상 신호와 텔레비젼 영상 신호는 호환성이 없으므로 컴퓨터의 영상 신호 출력은 텔레비젼으로는 그대로 볼 수 없는 문제점이 있었다.However, as described above, since the video signal of the computer and the television video signal are not compatible, the video signal output of the computer cannot be seen as it is on a television.
따라서, 본 발명의 목적은 컴퓨터의 영상 신호 포맷을 텔레빚젼 영상 신호 포맷으로 변환할 수 있도록 한 컴퓨터와 텔레비젼의 영상 신호 인터페이스 장치를 제공하는데 있다.Accordingly, it is an object of the present invention to provide a video signal interface device of a computer and a television which is capable of converting a video signal format of a computer into a teleconferencing video signal format.
본 발명에 따른 컴퓨터와 텔레비젼의 영상 신호 인터페이스 장치는, 컴퓨터의 영상 신호를 텔레비젼 영상 신호 포맷으로 변환할 수 있도록 한 인터페이스 장치로서, 상기 컴퓨터로부터의 R,G,B 색 신호를 직류 레벨의 변동 없이 일정하게 유지시켜서 출력하는 제1버퍼부와; 상기 컴퓨터로부터의 제1수평 및 수직 동기 신호를 임시 저장하여 출력하는 제2버퍼부와; 상기 제2버퍼부로부터의 제1수평 및 수직 동기 신호에 기초하여 제1클럭 신호, 제2클럭 신호와, 읽기/쓰기 제어 신호, 제2수평 및 수직 동기 신호를 선택적으로 출력하는 동기 제어부와; 상기 동기 제어부로부터의 제1클럭 신호에 의거하여 제1버퍼부로부터의 R,G,A 색 신호를 샘플링하고 소정 비트의 디지털 색 신호로 변환하여 출력하는 A/D변환부와; 상기 동기 제어부로부터의 제1클럭 신호에 동기되어 읽기/쓰기 제어 신호에 의거하여 상기 A/D변환부로부터의 제2클럭 신호에 동기되어 일기/쓰기 제어신호에 의거하여 저장된 하나의 라인량만큼의 디지털 색 신호를 출력하는 라인 메모리부와; 상기 라인 메모리부로부터의 디지털 색 신호를 상기 제2클럭 신호에 의거하여 아날로그 R,G,B색 신호로 변환하여 출력하는 D/A변환부와; 상기 동기 제어부로부터의 제2수평 및 수직 동기 신호를 합성하여 복합 동기 신호를 출력하는 가산부와; 상기 D/A변환부로 부터의 아날로그 R,G,B 색 신호와 상기 가산부로부터의 복합 동기 신호에 의거하여 텔레비젼 복합 영상 신호를 출력하는 엔코더부를 포함한다.A video signal interface device of a computer and a television according to the present invention is an interface device capable of converting a computer video signal into a television video signal format, and is capable of converting R, G, and B color signals from the computer without changing a DC level. A first buffer part which is kept constant and outputs; A second buffer unit for temporarily storing and outputting first horizontal and vertical synchronization signals from the computer; A synchronization controller for selectively outputting a first clock signal, a second clock signal, a read / write control signal, and a second horizontal and vertical synchronization signal based on the first horizontal and vertical synchronization signals from the second buffer unit; An A / D converter for sampling the R, G, and A color signals from the first buffer unit based on the first clock signal from the synchronization control unit, converting the R, G, and A color signals into a predetermined bit and outputting the digital color signals; One line amount stored in synchronization with the second clock signal from the A / D converter based on a read / write control signal in synchronization with the first clock signal from the synchronization controller A line memory section for outputting a digital color signal; A D / A converting unit converting the digital color signal from the line memory unit into an analog R, G, B color signal based on the second clock signal and outputting the analog color signal; An adder which synthesizes second horizontal and vertical synchronization signals from the synchronization controller and outputs a composite synchronization signal; And an encoder unit for outputting a television composite video signal based on the analog R, G, and B color signals from the D / A converter and the composite synchronization signal from the adder.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명에 따른 컴퓨터와 텔레비젼의 영상 신호 인터페이스 장치에 대한 블록도로서, 컴퓨터(100), 인터페이스 장치(200)의 제1,2 버퍼부(210,220), 동기 제어부(230), A/D변환부(240), 라인 메모리부(250), D/A변환부(260), 가산부(270) 및 엔코더부(280)를 포함한다.1 is a block diagram of a video signal interface device of a computer and a television according to the present invention, and includes a computer 100, first and second buffer units 210 and 220 of the interface device 200, a synchronization controller 230, and A /. A D converter 240, a line memory 250, a D / A converter 260, an adder 270, and an encoder 280 are included.
동 도면에 있어서, 컴퓨터(100)는 컴퓨터의 VGA 카드 (통상적으로, 컴퓨터의 메인보드에 있는 슬롯에 장착하여 사용하는 그래픽 인터페이스장치로서 15핀으로 구성된 콘넥터르 ㄹ모니터에 연결하여 사용함)로부터의 아날로그 R,G,B 신호를 출력하고, 수평 동기 신호(H-SYNC1 : 31.47KHz)와 수직 동기신호(V-SYNC1 : 60Hz)를 출력한다.In the figure, the computer 100 is an analog from a VGA card of a computer (usually, connected to a 15-pin connector monitor as a graphic interface device used in a slot of a computer's mainboard). It outputs the R, G, and B signals, and outputs the horizontal synchronizing signal (H-SYNC1: 31.47 KHz) and the vertical synchronizing signal (V-SYNC1: 60 Hz).
그리고, 제1버퍼부(210)는 컴퓨터(100)로부터의 아날로그 R,G,B 신호를 소정의 직류 레벨로 일정하게 클램프(Clamp)시켜서 후술하는 A/D 변환부(240)의 입력사양에 적합한 형태로 출력한다.In addition, the first buffer unit 210 clamps the analog R, G, and B signals from the computer 100 to a predetermined DC level at a predetermined level so as to be input to the input specification of the A / D converter 240 described later. Output in a suitable form.
또한, 제2버퍼부(220)는 컴퓨터(100)로부터의 수평 동기 신호(H-SYNC1)와 수직 동기 신호(V-SYNC1)를 임시 저장하여 출력한다.In addition, the second buffer unit 220 temporarily stores and outputs the horizontal synchronizing signal H-SYNC1 and the vertical synchronizing signal V-SYNC1 from the computer 100.
한편, 동기 제어부(230)는 위상 동기 루프(Phase Locked Loop : PLL) 즉, 입력신호와 전압 제어 발진기(Voltage-Controlled Oscillator : VCO)의 발진 출력의 위상차를 검출하여 고안정의 임의의 주파수 및 위상을 갖는 신호를 출력할 수 있는 발진회로르 ㄹ이용하며, 제2버퍼부(220)로부터의 31.4KHz와 60Hz의 수평, 수직 동기 신호(H-SYNC1, V-SYNC1)에 기초하여 25.174MHz와 12.587MHz의 제1,2클럭 신호(2CLK,CLK)와, 읽기/쓰기 제어 신호(L-Controls), 15.73KHz와 60Hz의 텔레비젼 수평, 수직 동기 신호(H-SYNC2, V-SYNC2)를 선택적으로 출력한다.Meanwhile, the synchronization controller 230 detects a phase difference between a phase locked loop (PLL), that is, an oscillation output of an input signal and a voltage-controlled oscillator (VCO) to adjust an arbitrary frequency and phase of a high resolution. It uses an oscillation circuit that can output a signal having a 25.174MHz and 12.587MHz based on the horizontal and vertical synchronization signals H-SYNC1 and V-SYNC1 of 31.4KHz and 60Hz from the second buffer unit 220. Selectively outputs first and second clock signals 2CLK and CLK, read / write control signals (L-Controls), and horizontal and vertical sync signals H-SYNC2 and V-SYNC2 at 15.73KHz and 60Hz .
그리고, A/D변환부(240)는 동기 제어부(230)으로부터의 제1클럭 신호(2CLK)에 의거하여, 제1버퍼부(210)로부터의 R,G,B 색 신호를 샘플링하고 소정 비트(예를 들면, 4비트, 8비트)의 디지털 색 신호로 변환하여 출력한다.The A / D converter 240 samples the R, G, and B color signals from the first buffer unit 210 based on the first clock signal 2CLK from the synchronization controller 230, and then selects a predetermined bit. A digital color signal (for example, 4 bits or 8 bits) is converted and output.
또한, 라인 메모리부(250)는 동기 제어부(230)로부터의 제1클럭 신호(2CLK)에 동기되어 읽기/쓰기 제어 신호(L-Controls)에 의거하여 A/D변환부(240)로부터의 디지털 색 신호를 하나의 라인량만큼 저장한다.In addition, the line memory 250 is digital from the A / D converter 240 based on the read / write control signal L-Controls in synchronization with the first clock signal 2CLK from the sync controller 230. Stores the color signal by one line amount.
또한, 라인 메모리부(250)는 동기 제어부(230)로부터의 제2클럭 신호(CLK)에 동기되어 읽기/쓰기 제어 신호(L-Controls)에 의거하여 저장된 하나의 라인양만큼의 디지털 색 신호를 출력한다.In addition, the line memory unit 250 synchronizes the second clock signal CLK from the synchronization controller 230 to output digital color signals corresponding to the amount of one line stored in accordance with the read / write control signal L-Controls. Output
한편, D/A변환부(260)는 라인 메모리부(250)로부터의 디지털 색 신호를 동기 제어부(230)로부터의 제2클럭 신호(CLK)에 기초하여 아날로그 R,G,B 색 신호로 변환하여 출력한다.Meanwhile, the D / A converter 260 converts the digital color signal from the line memory unit 250 into analog R, G, and B color signals based on the second clock signal CLK from the synchronization controller 230. To print.
그리고, 가산부(270)는 동기 제어부(230)로부터의 텔레비젼 수평, 수직 동기 신호(H-SYNC2, V-SYNC2)를 합성하여 복합 동기 신호(C-SYNC)를 출력한다.The adder 270 synthesizes the television horizontal and vertical sync signals H-SYNC2 and V-SYNC2 from the sync controller 230 and outputs the composite sync signal C-SYNC.
또한, 엔코더부(280)는 D/A변환부(260)로부터의 아날로그 R,G,B 색 신호와 가산부(270)로부터의 복합 동기 신호(C-SYNC)에 의거하여 텔레비젼 복합 영상 신호(Composite Video Signal)를 출력한다.In addition, the encoder 280 uses the television composite video signal (C-SYNC) based on the analog R, G, and B color signals from the D / A converter 260 and the composite synchronization signal C-SYNC from the adder 270. Composite Video Signal).
다음에, 상술한 구성부를 포함하는 본 발명에 따른 컴퓨터와 텔레비전의 영상 신호 인터페이스 장치의 동작 과정을 첨부한 제2도의 파형도를 참조하여 상세히 설명한다.Next, the operation of the video signal interface device of the computer and the television according to the present invention including the above-described configuration will be described in detail with reference to the waveform diagram of FIG.
먼저, 컴퓨터(100)에서 색 신호인 R,G,B 신호와 수평 및 수직 동기 신호(H-SYNC1, V-SYNC1)를 출력한다.First, the computer 100 outputs R, G, and B signals, which are color signals, and horizontal and vertical synchronization signals H-SYNC1 and V-SYNC1.
이때, 표준 VGA 모드인 640×480 해상도로 R,G,B 신호를 출력하고 수평 동기 신호(H-SYNC1)는 31.47KHz, 수직 동기 신호(V-SYNC1)는 60Hz의 주파수를 갖는다.At this time, the R, G, and B signals are output at 640x480 resolution, which is a standard VGA mode, and the horizontal sync signal H-SYNC1 has a frequency of 31.47KHz and the vertical sync signal V-SYNC1 has a frequency of 60Hz.
또한, 라인수가 480라인이지만 실제로 출력하는 라인수는 525라인을 출력하며, 비비월 주파 방식을 사용함으로 제2도에 도시한 바와 같이 1개의 수직 동기 신호(V-SYNC1)펄스 구간에 525개의 수평 동기 신호(H-SYNC1)펄스를 갖는다.In addition, although the number of lines is 480 lines, the number of lines actually output is 525 lines, and by using the interlaced frequency method, 525 horizontal lines in one vertical sync signal (V-SYNC1) pulse section as shown in FIG. It has a synchronization signal (H-SYNC1) pulse.
그리고, 컴퓨터(100)로부터의 수평 및 수직 동기 신호(H-SYNC1, V-SYNC1)는 제2버퍼부(220)에 인가되고 동기 제어부(230)로 전달된다.The horizontal and vertical synchronization signals H-SYNC1 and V-SYNC1 from the computer 100 are applied to the second buffer unit 220 and transmitted to the synchronization control unit 230.
한편, 컴퓨터(100)로부터의 R,G,B 색 신호는 제1버퍼부(210)에 인가되어 소정의 직류 레벨로 클램프시켜 A/D 변환부(230)로 전달된다.Meanwhile, the R, G, and B color signals from the computer 100 are applied to the first buffer unit 210, clamped to a predetermined DC level, and transmitted to the A / D converter 230.
다음에, 동기 제어부(230)는 제2버퍼부(220)로부터의 수평, 수직 동기 신호(H-SYNC1, V-SYNC1)에 의거하여 25.174MHz를 갖는 제1클럭 신호(2CLK)를 A/D변호나부(240)와 라인 메모리부(250)에 인가한다.Next, the synchronization controller 230 A / D receives the first clock signal 2CLK having 25.174 MHz based on the horizontal and vertical synchronization signals H-SYNC1 and V-SYNC1 from the second buffer unit 220. It is applied to the defense screw 240 and the line memory 250.
또한, 12.587MHz를 갖는 제2클럭 신호(CLK)를 라인 메모리부(250)와 D/A변환부(260)에 인가한다.In addition, the second clock signal CLK having the 12.587 MHz is applied to the line memory unit 250 and the D / A converter 260.
그러면, A/D변환부(240)는 제1버퍼부(210)로부터의 R,G,B 색 신호를 동기 제어부(230)로부터의 제1 클럭 신호(2CLK)를 샘플링 주파수로 이용하여 소정 비트(4비트 또는 8비트)의 디지털 색 신호로 변환하여 출력한다.Then, the A / D converter 240 uses the R, G, and B color signals from the first buffer unit 210 as the sampling frequency using the first clock signal 2CLK from the synchronization controller 230 as a sampling frequency. Converted to a digital color signal (4 or 8 bits) and output.
다음에, 라인 메모리부(250)는 동기 제어부(230)로부터의 제1클럭 신호(2CLK)와 읽기/쓰기 제어 신호(L-Controls)에 의거하여 A/D변환부(240)로부터의 디지털 영상 신호를 라인 단위로 저장 및 출력시킨다.Next, the line memory 250 divides the digital image from the A / D converter 240 based on the first clock signal 2CLK from the sync controller 230 and the read / write control signal L-Controls. Store and output signals line by line.
부연 설명하면, 제2도의 파형도에 도시된 바와 같이 컴퓨터(100)로부터 인가되는 R,G,B 색 신호는 1개의 수직 동기 신호(V-SYNC1)에 525 라인 분량의 R,G,B색 신호가 수평 동기 신호(H-SYNC1) 구간에 존재한다.In detail, as illustrated in the waveform diagram of FIG. 2, the R, G, and B color signals applied from the computer 100 are divided into one vertical synchronization signal V-SYNC1 with 525 lines of R, G, and B colors. The signal is present in the horizontal sync signal H-SYNC1 section.
따라서, 텔레비젼 방식(본 발명에서는 NTSC 방식)으로 변환하기 위해서는 1개의 수직 동기 신호(V-SYNC2)에 265.5라인 즉, 265.5개 펄스의 수평 동기 신호(H-SYNC2)를 갖도록 구성시켜 2개의 수직 동기 신호(V-SYNC2) 구간으로 하나의 화면을 만들어야 한다.Therefore, in order to convert to a television system (NTSC system in the present invention), two vertical synchronization devices are configured such that one vertical synchronization signal V-SYNC2 has 265.5 lines, that is, 265.5 pulses of horizontal synchronization signal H-SYNC2. One screen should be made with the signal (V-SYNC2) section.
따라서, 컴퓨터(100)로부터의 R,G,B 색 신호에서 첫 번째 수직 동기 신호 구간에서는 홀수번째의 라인 신호(LINE MEM IN : 1,3,5,... , 523,525)를, 두 번째 수직 동기 신호 구간에서는 짝수번째의 라인 신호(LINE MEM IN : 2,4,6,... ,522,524)를 라인 메모리부(250)에 라인 단위로 순차적으로 저장하고 출력한다.Therefore, in the first vertical synchronization signal section of the R, G, and B color signals from the computer 100, the odd-numbered line signals (LINE MEM IN: 1, 3, 5, ..., 523, 525) are used as the second vertical signal. In the synchronization signal section, the even-numbered line signals (LINE MEM IN: 2, 4, 6, ..., 522, 524) are sequentially stored and output in line units in the line memory unit 250.
한편, 라인 메모리부(250)로부터의 디지털 색 신호 출력은 동기 제어부(230)로 부터의 제1클럭 신호(2CLK)를 2분주한 제2클럭 신호(CLK)에 의거하여 시간 영역이 2배로 늘어나서 출력되며, 제2도의 파형(LINE MEM OUT)에 도시된 바와 같다.On the other hand, the digital color signal output from the line memory section 250 is doubled in the time domain based on the second clock signal CLK divided by two divisions of the first clock signal 2CLK from the synchronization controller 230. It is outputted as shown in the waveform LINE MEM OUT of FIG.
다음에, 라인 메모리부(250)로부터 독출된 디지털 색 신호는 D/A변환부(260)에서 동기 제어부(230)로부터의 제2클럭 신호(CLK)를 기초로하여 아날로그 R,G,B 색 신호로 변환되어 출력된다.Next, the digital color signals read out from the line memory unit 250 are analog R, G, and B colors based on the second clock signal CLK from the synchronization controller 230 in the D / A converter 260. The signal is converted and output.
다른 한편, 동기 제어부(230)는 제2버퍼부(220)로부터의 60Hz와 31.47KHz를 각각 갖는 수직 및 수평 동기 신호(H-SYNC2, V-SYNC2)를 출력하며, 이 신호들을 인가받는 가산부(170)는 수직 및 수평 동기 신호(H-SYNC2, V-SYNC2)를 합성하여 복합 영상 신호(C-SYNC)를 엔코더부(280)에 인가한다.On the other hand, the synchronization controller 230 outputs vertical and horizontal synchronization signals H-SYNC2 and V-SYNC2 having 60 Hz and 31.47 KHz, respectively, from the second buffer unit 220, and an adder that receives these signals. In operation 170, the vertical and horizontal synchronization signals H-SYNC2 and V-SYNC2 are synthesized to apply the composite image signal C-SYNC to the encoder 280.
그러면, 엔코더부(280)는 D/A 변환부(260)로부터의 아날로그 R,G,B 색 신호와 가산부(270)로부터의 복합 동기 신호(C-SYNC)를 합성하여 NTSC 방식 포맷의 복합영상 신호로 변환하여 출력한다.Then, the encoder unit 280 synthesizes the analog R, G, and B color signals from the D / A converter 260 and the composite synchronization signal C-SYNC from the adder 270 to composite the NTSC format. The video signal is converted and output.
그러면, 일반 텔레비젼 등의 디스플레이 장치로 인터페이스 장치(200)를 통하여 컴퓨터의 영상 신호를 볼 수 있는 것이다.Then, the video signal of the computer can be viewed through the interface device 200 with a display device such as a general television.
이상 설명한 바와 같이 본 발명에 따르면, 컴퓨터의 모니터로 디스플레이 가능한 VGA 포맷의 영상 신호를 텔레비젼 영상 신호(본 발명에서는 NTSC 방식) 포맷으로 변환시켜 출력함으로써, 컴퓨터의 게임 및 입체 영상을 대형 텔레비젼 등의 디스플레이 장치로 볼 수 있는 효과가 있다.As described above, according to the present invention, by converting the video signal of the VGA format that can be displayed on a computer monitor to a television video signal (NTSC system in the present invention) format and outputting the video signal, the computer game and stereoscopic image can be displayed on a large television or the like. There is an effect that can be seen with the device.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950038532A KR100196845B1 (en) | 1995-10-31 | 1995-10-31 | Apparatus for interfacing video signals of a computer and a television |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950038532A KR100196845B1 (en) | 1995-10-31 | 1995-10-31 | Apparatus for interfacing video signals of a computer and a television |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970022682A KR970022682A (en) | 1997-05-30 |
KR100196845B1 true KR100196845B1 (en) | 1999-06-15 |
Family
ID=19432173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950038532A KR100196845B1 (en) | 1995-10-31 | 1995-10-31 | Apparatus for interfacing video signals of a computer and a television |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100196845B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100763190B1 (en) * | 2005-12-19 | 2007-10-04 | 삼성전자주식회사 | Video system, apparatus and method for setting video signal format |
-
1995
- 1995-10-31 KR KR1019950038532A patent/KR100196845B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100763190B1 (en) * | 2005-12-19 | 2007-10-04 | 삼성전자주식회사 | Video system, apparatus and method for setting video signal format |
Also Published As
Publication number | Publication date |
---|---|
KR970022682A (en) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0176806B1 (en) | 2-picture of television | |
KR100246088B1 (en) | The conversion device of pixel number | |
US5422677A (en) | Apparatus and method for processing a picture-in-picture video signal | |
JP3154190B2 (en) | General-purpose scanning cycle converter | |
JP3652009B2 (en) | Clock generator | |
KR100196845B1 (en) | Apparatus for interfacing video signals of a computer and a television | |
JP3217820B2 (en) | Video synthesizing method and external synchronous display device | |
US20020113891A1 (en) | Multi-frequency video encoder for high resolution support | |
JP3695861B2 (en) | Scan converter | |
JPS61172484A (en) | Video field decoder | |
KR100297816B1 (en) | Format Converter Peripheral Circuit | |
KR100237421B1 (en) | Conversion device of scanning line in the output signal of liquid crystal display device | |
KR0129253B1 (en) | Monitor combined with a tv receiver | |
KR100308050B1 (en) | Apparatus for processing signal of LCD monitor | |
KR0182066B1 (en) | Image signal transformation apparatus of digital formation | |
JP2006337732A (en) | Image display system for conference | |
JPH10304221A (en) | Method and device for arranging digitized video signal into orthogonal line and row | |
KR100234738B1 (en) | Synchronous processing apparatus for lcd projector | |
KR100594237B1 (en) | Apparatus and method for converting scanning method | |
KR0164255B1 (en) | Image signal converting apparatus for video camera | |
JP3138148B2 (en) | Video signal converter | |
JP3536373B2 (en) | Video display device | |
KR910007371A (en) | Video I / O Device of Static Image Telephone for General Exchange Line | |
KR100348444B1 (en) | Television standard signal converter | |
JPH08106266A (en) | Control method and control device for upper and lower division displaying display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030124 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |