JP2553971B2 - 信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、情報信号処理装置
に、更に詳しくは帯域幅を異にする複数のチャンネルを
有する複数チャンネル・カラーテレビジョン装置に関す
るものである。

【０００２】

【発明の背景】１９８０年３月２０日付で出願された米
国特許出願第１３２１３７号「サブサンプリングと適応
型再構成によるデジタル・ビデオ信号のデータ率低減」
（特開昭５６−１２８０８１号公報対応）には、一つお
きの画像サンプルを削除しすなわち伝送せず、この削除
されたサンプルの代わりに削除されなかった（伝送され
た）サンプルから上記削除されたサンプルの再構成を可
能とする一組のステアリング・ビットすなわち制御ビッ
トを伝送することによって、デジタル・ビデオ方式のデ
ータ率を低減する方法が記載されている。具体的には、
このステアリング・ビットすなわち制御ビットは、削除
されたサンプルを囲む非削除サンプル対の平均値のうち
どれが削除されたサンプルに最も近似しているかに関す
る情報を含んでいる。そして、受像機側では削除された
サンプルに最も近似している対の平均値を削除されたサ
ンプルに代用している。

【０００３】本発明は、テレビジョン信号の赤、青およ
び緑色成分のような複数の成分信号を含むビデオ信号を
考慮している。上述した米国特許出願による方式は、複
数信号成分を持った複数チャンネル方式に使用すると、
普通の方式よりもデータ率は低くなるけれども、各チャ
ンネルの削除されたサンプルを再構成するためにチャン
ネルごとに別々のステアリング・ビットの組が必要とな
る。従って、更にこの必要とするデータ率と装置の量を
低減することが望まれている。

【０００４】本発明の第２の特徴は、広帯域の輝度チャ
ンネルと狭帯域の色チャンネルとを有するテレビジョン
方式に関するものである。たとえば、一例テレビジョン
方式では、輝度チャンネルは色副搬送波周波数の４倍の
周波数でサンプリングし、一方この色副搬送波周波数の
２倍の周波数で２つの色チャンネルをサンプリングして
帯域幅を保っている。この方式は４：２：２方式として
周知である。

【０００５】ナイキストのサンプリング理論によれば、
帯域幅の制限されたアナログ信号は、このアナログ信号
の最高周波数成分の少なくとも２倍の率（一般にナイキ
スト率と称す）でサンプリング（または変調）すること
によって完全にその特徴を表わすことができる。このナ
イキスト率より低率でサンプリングすると再生されたサ
ンプル信号中にエイリアス信号（ビート）が発生する。
エイリアス信号とは、アナログ信号をナイキスト率より
低い率でサンプリングして得たサンプルから原信号を再
生した場合に、再生信号中に現われる、原信号に含まれ
ていなかった不要な偽似低周波信号のことである。この
４：２：２方式では、狭帯域の色チャンネル中のエイリ
アス信号の発生を避けるために、色信号の解像度は輝度
信号の解像度の２分の１に制限（帯域幅の制限によっ
て）される。

【０００６】従って、この発明の第２の特徴によって、
信号が通過するチャンネルの帯域幅を増大させることな
く、すべてのチャンネルがより近似した解像度を有する
ような方式を得ることが望ましい。

【０００７】

【発明の概要】この発明の原理による、複数情報チャン
ネル中の情報信号処理装置は、複数のチャンネル中の少
なくとも１チャンネルにおける情報信号のサンプルをそ
のチャンネル内の複数組の選ばれたサンプル組合せと比
較する比較手段と、この選ばれた複数の組合せのうちか
ら比較対象サンプルに最も良く整合した組合わせ（最も
近いもの）を選び出す選択手段と、この最も良く整合し
た組合わせを表わす信号と上記の１チャンネルとは別の
他の情報チャンネル中の信号とを使用してこの他の情報
チャンネル内に新しいサンプルを発生するサンプル生成
手段より成るものである。

【０００８】

【詳細な説明と実施例】図面について説明すると、図１
にはそれぞれサンプルされた水平線走査ラスタの部分１
０、１２および１４と、それに付帯する情景の赤、緑お
よび青色成分を表わす信号が示されている。記号Ｒ、Ｇ
およびＢはラスタ１０、１２および１４の伝送される
赤、緑および青の画像サンプルを表示する。これらの伝
送されるサンプルは、推奨実施例では７．１６ＭＨｚの
割合で生じ、これはＮＴＳＣ色副搬送波周波数の２倍で
ある。それで、１４０ナノ秒ごとに１個のサンプルが生
ずる。適当な添字を付けた文字Ｓは、若し、各チャンネ
ルに前述の米国特許出願の方式が使用されたとすれば、
削除された画像素子のサンプルの代わりに伝送されるス
テアリング・ビットを表わしている。

【０００９】このステアリング・ビットも７．１６ＭＨ
ｚの割合で生ずる。初めに１４．３２ＭＨｚの割合でサ
ンプルされたこのビデオ信号の１つおきのサンプルは各
ラスタ中から削除されており、ラスタ中におけるこの削
除されたサンプルの位置は１水平走査線ごとに交番した
位置であることが理解されるであろう。従って、ステア
リング・ビットの位置も水平線ごとに交番する。この交
番によってステアリング・ビットは、特定削除サンプル
を囲む４対の伝送されたサンプルのうちどれが該削除サ
ンプルに最も近似または最も整合（合致）しているかに
関する情報を含むことができるようになる。

【００１０】更にこの最も合致したものに関する情報は
ラスタの変化量の最も少ない（最小解像度）方向を示し
ている。図１において、緑色フィールド中の削除された
特定のサンプル１１４について見ると、それに縦方向に
隣接するサンプル１１６と１１８の平均値、水平方向に
隣接するサンプル１２０と１２２の平均値、左斜方向の
サンプル１２８と１３０の平均値、または右斜方向のサ
ンプル１２６と１２４の平均値が上記サンプル１１４と
比較され、その比較結果を論理回路で判断して伝送され
る包囲サンプルの平均値のうちどれが、非伝送サンプル
１１４に最も近似してるかが決定される。削除されたサ
ンプル１１４の代わりに、１組のステアリング・ビット
が前に伝送されたサンプル１２０の振幅に関する情報を
持っているビットに付加される。上記の例では４種の選
択があるから、ステアリング語は２ビットという少数で
足り、それが８ビットの削除されたサンプルを置換して
いるので伝送されている情報量が正味低減される（より
詳細な説明は前述の米国特許出願参照）。３組のステア
リング・ビット全部のために、上記と同じ考えが赤およ
び青フィールドにも適用されてステアリング・ビットが
発生される。

【００１１】この発明の第１の特徴として、３個のチャ
ンネルすべてのステアリングを制御するために１組のス
テアリング・ビットを使用する。これは、テレビジョン
信号の３つの成分チャンネルたとえばＲ、Ｇ、Ｂまたは
Ｙ、Ｉ、Ｑは、代表的な情景を表わすときは通常高度の
相関（すなわち冗長性）を有し、従って１組のステアリ
ング・ビットで３つ全部の解像度の方向を表示するに充
分であるということにより可能なのである。すなわち、
３つのチャンネル全部が通常同時に異なる方向に端縁部
を持つことはない。従って、端縁は普通は同じ方向に生
ずることになる。

【００１２】図２はこの考え方を実施するための送信機
のブロック図を示している。１つのテレビジョン・ラス
タ走査信号の赤、緑および青色を表わすデジタル成分信
号は入力端子１６、１８および２０にそれぞれ受入れら
れる。それら信号はそれぞれ符号器２２Ｒ、２２Ｇおよ
び２２Ｂに供給される。出力２４Ｒ、２４Ｇおよび２４
Ｂは、各々の入力信号の１つおきのサンプルを表わす８
個の並列デジタル・ビットを、それぞれスイッチ接点２
８Ｒ、２８Ｇおよび２８Ｂに対し、上記出力２４Ｒ、２
４Ｇおよび２４Ｂに次のサンプルが与えられるまでの期
間、供給する。例えば、入力１６、１８および２０に７
０ナノ秒の間隔で信号が発生すれば、出力２４Ｒ、２４
Ｇおよび２４Ｂにおける信号はそれぞれ１４０ナノ秒間
同時に存在する。

【００１３】出力２６Ｒ、２６Ｇおよび２６Ｂはそれぞ
れ出力２４Ｒ、２４Ｇおよび２４Ｂに存在しないサンプ
ルの代わりに２個のステアリング・ビットを供給する。
このステアリング・ビットは多数決論理回路３０に印加
される。多数決論理回路３０は、３組のステアリング・
ビットの多数決に基づいて、３組のステアリング・ビッ
トのうちのどの組が受像機における再構成時に３つのチ
ャンネル全部を最も良く代表するかを決定する手段であ
る。従って、若しどれか２組またはそれ以上のステアリ
ング・セットの組が同じであればそれら組のうちの１つ
が出力３１において１４０ナノ秒間存在するｓｍと呼ば
れる多数決ステアリング・ビットとして送信される。

【００１４】そうでなければ、或る１つの成分信号から
得られるビットが選択される。緑は輝度信号中の最大の
成分であるから、緑のステアリング・ビットを送信用に
選択することが好ましい。或いはまた、最大振幅を有す
る成分信号からステアリング・ビットを選ぶこともでき
る。選ばれたステアリング・ビットはスイッチ３２の２
ビット入力接点２８Ｓに印加される。率制御回路３４は
接点２８相互間でスイッチ３２を順番に移動させて、色
成分チャンネル中のそれぞれから送信されたサンプルが
１ビット出力３６に、多数決論理回路３０からの１組の
ステアリング・ビットと共に順次供給されるようにす
る。

【００１５】接点２８は総計２６個（３チャンネル×８
ビット＋１チャンネル×２ビット）あるので、スイッチ
３２は、符号器２２Ｒ、２２Ｇおよび２２Ｂの出力２４
Ｒ、２４Ｇおよび２４Ｂにおける信号のデータ率の２６
倍の率で循環しなければならない。この方式によって、
サンプルとデータは図３に示されるように表わすことが
でき、すなわちステアリング・ビットの数は図１に示さ
れるように各チャンネルを完全に独立にステアリングす
る場合に要する数の３分の１に減少する。

【００１６】図４の受像機に示されるように、３つのチ
ャンネルのすべてを制御するのに多数決ステアリング・
ビットが使用される点を除いて、画像は前述した米国特
許出願における各チャンネルを独立させた場合と全く同
様に再構成される。送信されたデータは端子３８で受信
され、直列−並列変換器４０に印加され、それによっ
て、赤の送信サンプルは赤復号器４４Ｒの入力４２Ｒ
へ、緑の送信サンプルは緑復号器４４Ｇの入力４２Ｇ
へ、青の送信サンプルは青復号器４４Ｂの入力４２Ｂ
に、同時に印加される。更に多数決ステアリング・ビッ
トもそれぞれ復号器４４Ｒ、４４Ｇおよび４４Ｂの入力
４６Ｒ、４６Ｇおよび４６Ｂに同時に並列に印加され
る。復号器４４Ｒはその出力端子４８Ｒに再構成された
デジタル赤信号を、復号器４４Ｇは出力端子４８Ｇに再
構成されたデジタル緑信号を、また復号器４４Ｂは出力
端子４８Ｂに再構成されたデジタル青信号を供給する
が、これら再構成作用はすべて多数決ステアリング・ビ
ットを使用して行われるものである。

【００１７】１組のステアリング・ビットを使用する同
じ考え方は、１つの僅かな違いのある、輝度（Ｙ）と２
つの色成分（Ｉ、Ｑ；Ｒ−Ｙ、Ｂ−Ｙ）を利用する方式
にも使用できる。ＹチャンネルはＩまたはＱチャンネル
よりも高いデータ率を従って高い帯域幅を持っている。
従って、輝度チャンネル（Ｙ）が色チャンネルＩおよび
Ｑよりも高い解像度を有するために、このチャンネル用
に示される再構成の方向はより低い帯域幅の両チャンネ
ル用として充分である。それ故、Ｙチャンネルのみから
取出されたステアリング・ビットは輝度チャンネルと共
に色成分チャンネルを再構成するために使用される。図
５に示されるようにＹ、ＩおよびＱデジタル信号は入力
端子５０、５２および５４に受入れられる。

【００１８】或る特定の実施例では、Ｙ信号は色副搬送
波周波数の４倍の率で発生するサンプルより成り、Ｉと
Ｑ信号はその副搬送波周波数の僅か２倍の率で生ずるサ
ンプルより成る。この信号は符号器５６Ｙ、５６Ｉおよ
び５６Ｑに供給される。副搬送波周波数の２倍の率で発
生するサンプルが、符号器によって出力５８Ｙに、およ
び副搬送波周波数で発生するサンプルが出力５８Ｉと５
８Ｑに生成される。符号器５６Ｙはまたステアリング・
ビットを出力６０に生成する。これらのステアリング・
ビットは副搬送波周波数の２倍の率で発生する。これら
すべての信号は並列−直列変換器６２に印加されて伝送
路６４を介して直列−並列変換器６６へ直列データとし
て逐次送られる。

【００１９】並列−直列変換器６６はＹ信号からのステ
アリング・ビットを復号器６８Ｙ、６８Ｉおよび６８Ｑ
へ同時に供給する。また、Ｙ信号を復号器６８Ｙへ、Ｉ
信号を復号器６８Ｉへ、Ｑ信号を復号器６８Ｑへ供給す
る作用も行う。復号器６８Ｙは副搬送波周波数の４倍の
率で生ずる再構成されたデジタルＹ信号を出力端子７０
Ｙに、復号器６８Ｉは副搬送波周波数の２倍の率で発生
する再構成されたデジタルＩ信号を出力端子７０Ｉに、
そして復号器６８Ｑは副搬送波周波数の２倍の率で発生
する再構成デジタルＱ信号を出力端子７０Ｑに生成す
る。

【００２０】図６は図２および図５の装置で使用するた
めの符号器を示している。入力６３２は、或る特定例で
はサンプル当たり８ビットを有し１４．３２ＭＨｚの率
で発生するサンプルを持つデジタル・ビデオ信号を受入
れる。各サンプルの８ビットは遅延線６４１とフィルタ
６３４、６３６、６３８および６４０へ供給される。こ
れらのフィルタは包囲サンプルの平均をとるのに使用さ
れる。平均とは、２個の８ビット・サンプルのそれぞれ
によって表わされる信号値を互いに加算した後その和を
２で除すことを言う。

【００２１】図１を検討すれぱ判るように、サンプル点
１２８と１３０とは、時間的に水平走査線２本分と４個
の信号サンプリング期間だけ隔たっている。ＮＴＳＣ方
式ではこれは大体１２７マイクロ秒に２８０ナノ秒を加
算したものになる。図９はフィルタ６３４の詳細を示す
が、このフィルタは入力端子６３２とデジタル加算器９
０２の入力端子間に結合されている１２７マイクロ秒＋
２８０ナノ秒の遅延を持つデジタル遅延線９００より成
るものである。端子６３２からの非遅延信号はまた加算
器９０２の第２入力端子に結合される。サンプル点１２
８と１３０のビデオ信号に相当するこれら信号のデジタ
ル和は加算器９０２の出力端子に得られ、デジタル分割
器９０４の入力端子に供給される。分割器９０４は上記
加算された信号を２分割して、その出力端子に、サンプ
ル点１２８と１３０の平均信号を表わす８ビットの並列
信号を生成する。この平均化された信号は図６の比較器
６４２の入力端子に結合される。

【００２２】遅延線６４１もまたビット・デジタル遅延
線より成り、大体６３．５マイクロ秒＋１４０ナノ秒の
遅延を与える。この時間はフィルタ６３４の遅延線９０
０の全遅延量の２分の１に等しく、伝送されない図１の
サンプル点１１４におけるビデオを遅延させて、それが
フィルタ６３４からの平均信号と時間的に一致し、両信
号が比較器６４２で比較できるようにする。フィルタ６
３６は点１２０と１２２の平均（水平の平均）を供給す
る。図１０では、これは８ビットの広いデジタル遅延線
１００２より成り約１４０ナノ秒の遅延を呈す。この遅
延線の入力（非遅延）および出力（遅延）信号は加算器
１００４と分割器１００６によって平均化される。遅延
線６４１の補償用の１水平線＋７０ナノ秒の付加等化遅
延がフィルタ６３６内の遅延線１０００によって与えら
れる。

【００２３】分割器１００６からのフィルタ６３６の出
力信号は図６の比較器６４４に供給される。フィルタ６
３８は斜関係にある点１２４と１２６の平均（第２斜方
向平均）を供給する。このフィルタは２水平線−２８０
ナノ秒の遅延を有する図１１の８ビット・デジタル遅延
線１１０２より成る。遅延信号と非遅延信号は加算器１
１０４と分割器１１０６によって平均化され、一方入力
６３２からのデジタル信号は先ず２８０ナノ秒遅延線１
１００によって遅延等化される。分割器１１０６からの
出力信号は図６の比較器６４６に供給される。最後に、
フィルタ６４０は点１１６と１１８の平均（縦方向平
均）を供給する。このフィルタは２水平線の遅延を有す
る図１２の８ビット・デジタル遅延線１２０２より成
る。遅延および非遅延信号は加算器１２０４と分割器１
２０６により平均化され、一方入力６３２からのデジタ
ル信号は最初１４０ナノ秒遅延線１２００によって遅延
等化される。分割器１２０６からの出力信号は図６の比
較器６４８に供給される。

【００２４】図１３はフィルタ６３４、６３６、６３８
および６４０と遅延線６４１に使用される８ビット用の
遅延線を示している。この遅延線は、８個のシフトレジ
スタ１３０２、１３０４、１３０６、１３０８、１３１
０、１３１２、１３１４および１３１６を有し、これら
各シフトレジスタは入力１３００に同時に現われる、８
ビットのうちの１ビットを受入れる。これらのビット
は、シフト入力１３１８、１３２０、１３２２、１３２
４、１３２６、１３２８、１３３０および１３３４に結
合されるクロック１３３８からのクロック信号の制御を
受けてこのレジスタ中でシフトされる。これらシフトレ
ジスタの段数は所望の遅延が得られるように選ばれる。
これらシフトレジスタの出力は８ビット並列出力１３３
６に結合される。

【００２５】比較器６４２、６４４、６４６および６４
８はそれぞれ８ビット減算器を構成し、フィルタ６３
４、６３６、６３８および６４０の出力の他にそれぞれ
遅延線６４１を通して元の８ビット・サンプルも受入れ
る。各比較器中の２つの信号は減算され、得られる差の
絶対値が取出される。比較器は得られた絶対値信号を最
小誤差論理回路６５０に供給する。

【００２６】図８に示されるように、最小誤差論理回路
６５０は６個の大きさ比較器８８２、８８４、８８６、
８８８、８９０および８９２より成り、そのそれぞれは
比較器６４２、６４４、６４６および６４８の出力信号
の相異なる対から２個の８ビット数を受入れ、その各出
力に１ビットの論理レベル表示信号を供給して２つの入
力数のうちどちらが小さいかを表示する。４個の数から
対を作ると６個の組合せのみが可能であるから、大きさ
比較器は６個になることに注意されたい。

【００２７】特定の大きさ比較器の入力が最低かどうか
を決めるには３個の大きさ比較器の出力のみに注目する
ことが必要である。従って、比較器６４２、６４４およ
び６４６がそれぞれ最低かどうかを検出するにはＮＯＲ
ゲート８９４、８９６および８９８を使用する。最低の
ものが無ければ６４８からの出力が最低と推定されるが
それは正しく、または最低が存在しないすなわち全部が
相等しい状態で、この後者の場合どの比較器の出力信号
も等しくなる。ゲート８９４、８９６および８９８から
の出力信号はＯＲゲート８００と８０２により次の表１
に示す真理値表に従って２ビット制御信号に符号化され
て母線６０４に生ずる。

【００２８】

【表１】

【００２９】最小誤差論理回路６５０の出力は、上記の
表１に従った２個のビットで構成され、それはどの隣接
点のサンプル対が最も合致状態に近いか、すなわちサン
プル点１１４の周りのビデオ信号はどの方向に一番変化
が少ないかを表わしている。この２ビット信号は、送信
されたビデオ・サンプル信号のうちどれが送信されなか
ったビデオ・サンプル信号を最も良く表わし復号によっ
て完全なビデオ情報を得ることができるかを、表わす制
御信号を生成する。

【００３０】２つの制御ビットは図６のスイッチ６５２
に供給される。このスイッチは図６の８ビット・スイッ
チ６５４と同期して７．１６ＭＨｚのスイッチング率で
働く２ビット・スイッチである。このスイッチング率は
１４．３２ＭＨｚを２で割った値であるから、スイッチ
６５４に１つおきの８ビット・サンプルだけを通過すな
わち伝送させるようにする。論理回路６５０からの２つ
の制御ビットは非送信点を再構成するのにどの隣接サン
プルを使用すべきかを示しているが、スイッチ６５２を
通され、同時にスイッチ６５４によって通される送信点
を表わす８ビットと共に１０ビット並列出力６５５に１
０ビット並列語を形成する。

【００３１】図７はこの発明で使用する復号器を示して
いる。上記１０ビット並列信号は入力７６０に受入れら
れる。画像の点のサンプルを表わす８ビットは８ビット
母線７６１によってフィルタ７６２、７６４、７６６お
よび７６８に供給される。これらフィルタの内部構造は
それぞれフィルタ６３４、６３６、６３８および６４０
と同じである。この同じ８ビットは、また、遅延線６４
１と同じ遅延を有し、フィルタ７６２、７６４、７６６
および７６８中の遅延を補償する遅延線７０６を介して
８ビット・スイッチ７７０の接点７６９ａにも供給され
る。２つの制御ビットが２ビット母線７７１に取出され
て制御復号器７７２に供給されスイッチ７７４、７７
６、７７８および７８０を制御する。

【００３２】この復号器はテキサス・インスツルメント
社製ＮＯ．ＳＮ７４Ｓ１３９集積回路のような４者択一
復号器で、２つの制御ビットを取って４ビット並列出力
を生成し、そのうちの１つが高であるものである。この
４個の並列ビットはスイッチ７７４、７７６、７７８お
よび７８０にそれぞれ供給される。制御復号器７７２の
出力はただ１つだけ高であるから、スイッチ７７４、７
７６、７７８および７８０のうち１時にただ１個だけが
７．１６ＭＨｚの率で閉じられる。

【００３３】このスイッチは、フィルタ７６２、７６
４、７６６および７６８のうちの１個から得られる不存
在サンプルに最もよく合致している信号をスイッチ７７
０の接点７６９ｂに供給する。スイッチ７７０は、その
２個の入力７６９ａと７６９ｂの間を１４．３２ＭＨｚ
の率でスイッチされ、元の画像のサンプル点と再構成さ
れた８ビット信号をその出力７６９ｃと復号器の出力７
８２に供給する。各信号は７．１６ＭＨｚの率で発生す
るからスイッチ７７０の出力７６９ｃから得られる信号
は１４．３２ＭＨｚである。

【００３４】図１４は図２の装置で使用される多数決論
理回路３０のブロック図を示している。一般に、ステア
リング・ビットを選択するために次の規則を使用するこ
とが必要である。ステアリング・ビットの赤、青および
緑の各組がすべて同じであれば、それらの組のうちどの
１組でも使用することができ、そこでこの実施例では赤
の組を使用する。もし、赤と緑または青と緑が同じであ
れば、緑の組を使用する。赤と青が同じであれば、赤で
も青でも使用することができ、この実施例では赤を使用
する。すべてのステアリング・ビットが異なる場合は、
緑の組を使用する。

【００３５】図１４に示されるように、赤、青および緑
のステアリング・ビット（Ｓ_R 、Ｓ_B およびＳ_G ）は、
それぞれ符号器出力２６Ｒ、２６Ｂ、２６Ｇから２ビッ
ト線１４０１、１４０３および１４０５上にそれぞれ受
入れられる。赤と青のステアリング・ビットの対応する
ビットの第１の対は排他的ＮＯＲゲート１４０７の各入
力に供給される。ゲート１４０７は、もしその両入力が
同じであれば、ＡＮＤゲート１４０９の１入力に高信号
を供給する。

【００３６】赤と青のステアリング・ビットの組の対応
ビットの残った第２対は排他的ＮＯＲゲート１４１１の
各入力に印加される。ゲート１４１１は、その入力が両
方とも高であればＡＮＤゲート１４０９の他の入力に高
信号を供給する。ゲート１４０９は、もしその両入力が
共に高であれば、すなわち赤および青のステアリング・
ビットの対応する両対が合致していれば、高信号を供給
する。ゲート１４０９からの高信号は、２ビット・スイ
ッチ１４１３を制御してその可動アームが接点１４１５
（図１４にその位置は示されていない）に接触して図２
の入力２８Ｓに多数決ステアリング・ビットとして使用
される赤ステアリング・ビットを供給するようにする。

【００３７】対応する対のどれにも合致するものが無け
れば、ゲート１４０７と１４１１の何れかまたは両者か
らの出力信号は低で、従ってゲート１４０９からの出力
信号も低である。そのときスイッチ１４１３は、第１４
図に示された位置すなわち接点１４１７に接触した位置
にあり、緑ステアリング・ビットが多数決ステアリング
・ビットとして供給される。前述の規則はこうして実行
される。

【００３８】図１５は図２の多数決論理回路３０の代わ
りに使用される回路のブロック図を示している。図１５
の回路は信号Ｒ、ＧまたはＢの何れが最大振幅を持って
いてもステアリング・ビットを供給する。入力端子１５
０２、１５０４、１５０６は入力端子１６、１８および
２０にそれぞれ結合されてそれぞれ赤、緑および青のデ
ジタル信号を受入れ、これらを８ビット・デジタル遅延
線１５０８、１５１０および１５１２に供給する。これ
らの遅延線は２２Ｒ、２２Ｇ、２２Ｂに固有の同一遅延
量を持つものである。遅延された赤と緑の信号は次いで
大きさ比較器１５１４に供給される。遅延された赤信号
は大きさ比較器１５１６にも供給される。また遅延され
た緑信号は大きさ比較器１５１８にも供給され、一方、
遅延された青信号は大きさ比較器１５１６と１５１８に
供給される。

【００３９】大きさ比較器１５１６は、若し赤信号が青
信号より小さいときは、ＡＮＤゲート１５２０と１５２
２にＯ信号を供給する。同様に、比較器１５１８は緑信
号が青信号より小さければゲート１５２２にＯ信号を供
給する。ゲート１５２０と１２２２からの出力信号は、
それぞれ“０１”と“０２”と呼ばれ、表２として示す
次の真理値表によって決定される。

【００４０】

【表２】

【００４１】出力信号０１および０２は、２ビット母線
１５２４上に現われてスイッチ１５２６を制御するため
に使用される。このスイッチは、出力２６Ｇ、２６Ｒお
よび２６Ｂからそれぞれ緑、赤および青のステアリング
・ビットを受入れる入力端子１５２８、１５３０および
１５３２を持っている。出力端子１５３４は、最大振幅
を持つＲ、ＧまたはＢ信号に従って、つまり出力信号０
１および０２（端子１５２８、１５３０および１５３２
に次に表示されている）に従って、端子２８Ｓにステア
リング・ビットを供給する。

【００４２】図１６はこの発明の第２の特徴による符号
器の別の実施例を示している。Ｙ、ＩおよびＱのアナロ
グ信号がＬＰＦ（低域通過フィルタ）１６０１、１６０
３および１６０５にそれぞれ供給される。このＬＰＦ１
６０１、１６０３および１６０５からの出力信号はＡＤ
Ｃ（アナログ−デジタル変換器）１６０７、１６０９お
よび１６１１にそれぞれ印加される。色副搬送波周波数
の４倍の周波数（４×ＳＣ）のクロック信号が発生器１
６１３で発生されて、サンプリング信号としてＡＤＣ１
６０７におよび２分周器１６１５に供給される。

【００４３】分周器１６１５からの２倍の副搬送波周波
数（２×ＳＣ）はサンプリング信号としてＡＤＣ１６０
９と１６１１に供給される。これらＡＤＣからの８ビッ
ト出力信号はアナログ入力信号のデジタル・サンプルを
構成している。走査ラスタ上のＹ信号サンプルの位置が
図１７（ａ）に示されている。発生器１６１３からのク
ロック信号の正確な周波数値は各走査線中に奇数個のサ
ンプルを有するように選ばれる。

【００４４】この様に選ぶと、図１７（ｂ）に示される
ように、ＩおよびＱ信号の２×ＳＣ個のサンプルは１水
平線ごとに同形式の信号に対し偏位されることになる。
サンプルを偏位させる別の方法も良く知られている。た
とえば、各走査線中に偶数個のサンプルが使用されてい
れば、分周された２×ＳＣクロック信号をペールする、
すなわちこのクロック信号の位相を走査線ごとに１８０
度移相することができる。

【００４５】図１６のＬＰＦはすべて２×ＳＣより僅か
に低い遮断周波数をもつ帯域幅を持っている。しかし、
ＡＤＣ１６０９および１６１１へのサンプリング信号は
２×ＳＣであるから、ＩおよびＱ信号チャンネルのナイ
キストの帯域幅限界は約１×ＳＣでなければならない。
従って、これらのチャンネルではエイリアシング（エイ
リアス信号を発生する現象）が発生しこれは復号によっ
て明らかに現われる。すなわちこのＩおよびＱチャンネ
ルの帯域幅はエイリアシングが発生するような率でサン
プルされる信号を通過させることになる。しかし、図１
７（ｂ）に示されたような移相によって、通常このエイ
リアシングは高周波（最高解像度）情報の方向にではな
くラスタの方向に発生する。従って、エイリアスの方向
に濾波することによって通常このエイリアシングを除く
ことができる。

【００４６】図１８はこれを行うための復号器回路を示
している。図１６の装置からの８ビット４×ＳＣ周波数
のＹ信号は、図６とほぼ同一の回路におよびＤＡＣ（デ
ジタル−アナログ変換器）１８０２に供給され、このＤ
ＡＣはアナログＹ出力信号を発生する。第６図における
ように、等化遅延線６４１、フィルタ６３４、６３６お
よび６４０、比較器６４２、６４４、６４６および６４
８および最小誤差論理６５０は、すべて、どの方向にＹ
信号は最小解像度（最小の変化）を持っているかを検出
しかつ論理６５０からこの情報を有する２ビット出力信
号を供給するように働く。この情報は、Ｙ信号に対する
サンプリング率がナイキストの理論を満足させるから正
しいものであり、従ってＹチャンネル中にエイリアシン
グは発生しない。

【００４７】８ビットの２×ＳＣ周波数のＩおよびＱ信
号は、共通の制御復号器７７２がある点を除いて図７の
復号器と実質的に同じ各回路にそれぞれ供給される。フ
ィルタ７６２、７６４、７６６および７６８は４方向に
ついて平均したＩ信号またはＱ信号を生成し、制御復号
器７７２はスイッチ１８０４と１８０６をセットしてＹ
信号によって決定される最小解像度の方向に平均された
出力信号を供給する。スイッチ１８０４と１８０６から
の信号サンプルは遅延線７０６からの信号サンプルの相
互間に挿入される。この濾波作用によってその方向のエ
イリアシングは除かれる。たとえば、縦に棒杭を並べた
棒杭棚の場面であれば、水平情報があり、Ｉ信号とＱ信
号中のエイリアスは垂直方向にある。

【００４８】エイリアスを含んでいないＹ信号は、最小
解像度の方向は垂直方向であることを表示するが、これ
は濾波作用を行うべき方向すなわちスイッチ１８０４と
１８０６によって出力信号として選択される方向であ
る。スイッチ７７０は２×ＳＣでスイッチされて、遅延
線７０６からの遅延の等化された２×ＳＣ信号と、エイ
リアスを含まないスイッチ１８０４と１８０６からの２
×ＳＣ信号とを、交互に供給する。

【００４９】こうして、エイリアスの悪影響なしに、サ
ンプリング率に等しい帯域幅を有するチャンネル中のＤ
ＡＣ１８０８と１８１０に高精度の４×ＳＣ率の信号が
印加される。従って、ＤＡＣ１８０２、１８０８および
１８１０の出力から、それぞれ、アナログＹ、Ｉおよび
Ｑ信号を取出し得る。Ｉ、Ｑ信号の代わりにＢ−ＹとＲ
−Ｙのような他の色差信号も使用することができる。

【００５０】この発明の第１の特徴の精神と範囲内で他
の実施例の構成も可能であることは理解できよう。たと
えば、伝送路６４中にビデオ記録・再生装置を含むこと
もできる。更に、ステアリングすなわち制御信号または
ビットは伝送サンプルと並列に伝送して高速化すること
もできる。

【００５１】同様にこの発明の第２の特徴の精神と範囲
内で他の実施例を構成することも可能である。たとえ
ば、サンプルはアナログ・サンプルとすることもできる
し、またこの発明はＹ信号がサンプルされずＩ、Ｑ信号
が色副搬送波を振幅変調する方式に適用することもでき
る。

【図面の簡単な説明】

【図１】すべて別々のステアリング・ビットの組を有す
る３つのサンプルされた水平線走査ラスタを説明するに
有用な図である。

【図２】この発明の第１の特徴に従う送信機のブロック
図である。

【図３】３つのチャンネルのサンプルされたラスタの一
部で、ただ１つのチャンネルの伝送されたステアリング
・ビットが表示されない削除サンプルの代わりに配置さ
れているものを示す図である。

【図４】この発明の第１の特徴による受像機のブロック
図である。

【図５】送信機の別の実施例と図４に示される受像機と
を有する送信方式のブロック図である。

【図６】この発明の第１の特徴に従う実施例による、ビ
デオ信号と制御信号のサンプルを符号化するための符号
器のブロック図である。

【図７】図６の装置で符号化された情報を復号するため
の復号器のブロック図である。

【図８】図６の装置に使用される最小誤差論理回路のブ
ロック図である。

【図９】図６および図７の装置で使用されるフィルタの
ブロック図である。

【図１０】図６および図７の装置で使用されるフィルタ
のブロック図である。

【図１１】図６および図７の装置で使用されるフィルタ
のブロック図である。

【図１２】図６および図７の装置で使用されるフィルタ
のブロック図である。

【図１３】図６、７、９、１０、１１および１２の装置
に使用されるデジタル遅延線のブロック図である。

【図１４】図２の装置に使用される多数論理回路のブロ
ック図である。

【図１５】図２の装置に使用される多数論理回路の代わ
りに使用されるステアリング・ビット発生器のブロック
図である。

【図１６】この発明の第２の特徴による符号器を示す図
である。

【図１７】走査ラスタ上のサンプル・パタンを示す図で
ある。

【図１８】この発明の第２の特徴により伝送された信号
に対する復号器を示す図である。

【符号の説明】

１６、１８、２０ 各チャンネルの入力端子 ２２Ｒ、２２Ｇ、２２Ｂ 各チャンネルの符号器 ２４Ｒ、２４Ｇ、２４Ｂ それぞれ、入力信号の１つお
きのサンプルを出力する端子 ２６Ｒ、２６Ｇ、２６Ｂ それぞれステアリング・ビッ
トの出力端子 ２８Ｒ、２８Ｇ、２８Ｂ、２８Ｓ スイッチ接点 ３０ 多数決論理回路 ３２ スイッチ ３６ 出力端子

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−128081（ＪＰ，Ａ) 特開 昭55−55684（ＪＰ，Ａ) 特開 昭54−20618（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 それぞれが複数のそれぞれの情報チャン
   ネルにおいてカラー画像の有するそれぞれの性質の情報
   を伝えるような複数の互いに相関を有する情報信号を処
   理する信号処理装置であって；上記複数の情報チャンネルのうちの一つにおける上記情
   報信号のサンプルの値を、上記一つのチャンネル内で上
   記サンプルを挟む形に位置する複数のサンプル対のそれ
   ぞれの平均値と比較して、上記サンプルの値と上記それ
   ぞれの平均値とのそれぞれの差を求める比較手段と； 上記それぞれの差に応じて、上記複数のサンプル対の中
   から、その平均値と上記サンプルの値との差が最も小さ
   いサンプル対を決定して、その決定されたサンプル対を
   示す制御信号を生成する制御信号生成手段と； 上記複数の情報チャンネルのうち上記一つのチャンネル
   と他のチャンネルの双方に在って、（イ）上記双方のチ
   ャンネルのそれぞれを伝わる情報信号サンプルと、
   （ロ）上記一つのチャンネルのみを伝わる上記制御信号
   と、に応じて、上記双方の情報チャンネルのそれぞれの
   内で新しいサンプルを生成するサンプル生成手段であっ
   て、上記双方のチャンネルにおいて、上記制御信号が示
   すサンプル対の平均値が上記新しいサンプルの値を決定
   するように構成されたサンプル生成手段と； を具備して成る信号処理装置。