JP2553691B2 - Luminance signal Color signal separation device - Google Patents

Luminance signal Color signal separation device

Info

Publication number
JP2553691B2
JP2553691B2 JP1039918A JP3991889A JP2553691B2 JP 2553691 B2 JP2553691 B2 JP 2553691B2 JP 1039918 A JP1039918 A JP 1039918A JP 3991889 A JP3991889 A JP 3991889A JP 2553691 B2 JP2553691 B2 JP 2553691B2
Authority
JP
Japan
Prior art keywords
correlation
signal
output
circuit
logical operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1039918A
Other languages
Japanese (ja)
Other versions
JPH02219393A (en
Inventor
義久 錦織
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1039918A priority Critical patent/JP2553691B2/en
Publication of JPH02219393A publication Critical patent/JPH02219393A/en
Application granted granted Critical
Publication of JP2553691B2 publication Critical patent/JP2553691B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複合映像を輝度信号と色信号に分離する輝
度信号色信号分離装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a luminance signal / color signal separation device for separating a composite image into a luminance signal and a color signal.

従来の技術 第4図は従来の輝度信号色信号分離装置の構成図であ
る。第4図において59、60は櫛形フィルタ、61はバンド
・パス・フィルタ(BPF)、62は相関検出回路、63は切
り替え回路、65はハイ・パス・フィルタ(HPF)、64は
減算回路、66は復調回路(DEMODE)である。
2. Description of the Related Art FIG. 4 is a block diagram of a conventional luminance signal / color signal separation device. In FIG. 4, 59 and 60 are comb filters, 61 is a band pass filter (BPF), 62 is a correlation detection circuit, 63 is a switching circuit, 65 is a high pass filter (HPF), 64 is a subtraction circuit, 66 Is a demodulation circuit (DEMODE).

このように構成された、従来の輝度信号色信号回路に
おいて、端子58より複合映像信号が入力されると櫛形フ
ィルタA59、と櫛形フィルタB60、とBPF61に入力され
る。櫛形フィルタAは着目する画素より1ライン上にあ
る近傍のサンプル点を減算することにより搬送色信号を
分離する。また櫛形フィルタBは着目するサンプル点よ
り1ライン下のサンプル点を減算することにより搬送色
信号を分離する。BPF61は着目するサンプル点と同じラ
イン上の画素を用いて搬送色信号を分離する。ここで櫛
形フィルタA59の出力をC1、櫛形フィルタB60の出力をC
5、BPF61の出力をC6とする。着目するサンプル点と近傍
のサンプル点の位置は、第5図に示すように着目するサ
ンプル点を1ラインのS0とすると、1ライン上のサンプ
ル点はl−1ラインのS1、1ライン下のサンプル点はl
+1ラインのサンプル点S2である。NTSC信号では第5図
に示すように1ライン毎に搬送色信号の位相が反転すた
めに、S0よりS1を減算するかS0よりS2を減算することに
より搬送色信号を分離することができる。さて、端子58
より入力された複合映像信号の一つは相関検出回路62に
入力される。相関検出回路62では着目するサンプル点S0
と上下のサンプル点S1,S2との相関性を検出する。相関
性検出の方法としては例えば各サンプル点の高域成分の
絶対値を比較する方式や、着目するサンプル点S0と搬送
色信号の位相が同じである2ライン上または下のサンプ
ル点の全帯域の信号を比較する方式などがある。そして
相関検出回路62より着目するサンプル点S0がS1とS2のど
ちらと相関性が強いのか、またどちらとも相関はないの
かを示す信号を切り替え回路63に出力する。切り替え回
路63ではS0とS1の相関が強い場合にはC4を選択し、S0と
S2の相関が強い場合にはC5を選択し、S0がS1とS2のどち
らとも相関が無い場合にはC6を選択する。こうして選択
された搬送色信号は着目するサンプル点と最も相関性の
強い近傍のサンプル点を用いて分離したものであるので
劣化はすくない。
In the conventional luminance signal / chrominance signal circuit thus configured, when the composite video signal is input from the terminal 58, it is input to the comb filter A59, the comb filter B60, and the BPF61. The comb filter A separates the carrier color signal by subtracting sample points in the vicinity of one line above the pixel of interest. The comb filter B separates the carrier color signal by subtracting the sample point one line below the sample point of interest. The BPF 61 separates the carrier color signal using pixels on the same line as the sample point of interest. Here, the output of comb filter A59 is C1, and the output of comb filter B60 is C
5. Output of BPF61 is C6. As for the positions of the sample point of interest and the nearby sample points, if the sample point of interest is S0 of one line, as shown in FIG. Sample point is l
It is the sampling point S2 of the +1 line. In the NTSC signal, since the phase of the carrier color signal is inverted for each line as shown in FIG. 5, the carrier color signal can be separated by subtracting S1 from S0 or S2 from S0. Well, terminal 58
One of the composite video signals input from the above is input to the correlation detection circuit 62. In the correlation detection circuit 62, the sample point S0 of interest
And the upper and lower sample points S1 and S2 are detected. As a method of detecting the correlation, for example, a method of comparing the absolute values of the high frequency components of each sample point, or the entire band of the sample points S0 of interest and the sample points of two lines above or below which the phase of the carrier color signal is the same There is a method of comparing the signals of. Then, the correlation detection circuit 62 outputs to the switching circuit 63 a signal indicating whether the sample point S0 of interest has a strong correlation with S1 or S2 or no correlation with either. In the switching circuit 63, if the correlation between S0 and S1 is strong, select C4 and
If S2 has a strong correlation, C5 is selected, and if S0 has no correlation with either S1 or S2, C6 is selected. Since the carrier color signal selected in this way is separated using the sample points in the vicinity that have the strongest correlation with the sample point of interest, deterioration is less likely to occur.

例えば第6図(A)に示す様にl−1ラインとlライ
ンの間で絵柄が変化している場合、相関検出回路62では
S0とS1の相関が強いと判定され、切り替え回路63では搬
送色信号C4が選択される。また第6図(B)に示す様に
サンプル点S0のところで絵柄が変化しておりS0がS1とS2
のどちらとも相関が無い場合には、切り替え回路63では
搬送色信号C6が選択される。
For example, as shown in FIG. 6 (A), when the pattern changes between the l-1 line and the l line, the correlation detection circuit 62
It is determined that the correlation between S0 and S1 is strong, and the switching circuit 63 selects the carrier color signal C4. Further, as shown in FIG. 6 (B), the pattern changes at the sample point S0, and S0 is S1 and S2.
When there is no correlation with either of the above, the switching circuit 63 selects the carrier color signal C6.

こうして選択された搬送色信号はハイ・パス・フィル
タ65で搬送色信号を含む高域成分のみが炉波され、減算
器64において元信号より減算され輝度信号を得る。
In the carrier color signal thus selected, only the high frequency component including the carrier color signal is filtered by the high pass filter 65, and subtracted from the original signal by the subtracter 64 to obtain the luminance signal.

またHPF65の出力の一つは復調回路66に入力され二つ
の色差信号R−Y、B−Yに復調される。
One of the outputs of the HPF 65 is input to the demodulation circuit 66 and demodulated into two color difference signals RY and BY.

発明が解決しようとする課題 ところが上記のように構成された従来の輝度信号色信
号分離回路では第6図(C)に示すような、高域輝度信
号成分より成る斜めの縞が入力されると、垂直方向の相
関性が無いためにBPFを用いて輝度信号色信号分離をす
るために解像度が低下し、このような高域輝度成分はほ
とんど無くなってしまう。また小さな文字が入力された
場合には、その文字はほとんどの場合BPFによって分離
され文字はつぶれてしまい判読できなくなるなど大きな
問題点を有していた。
DISCLOSURE OF INVENTION Problems to be Solved by the Invention However, in the conventional luminance signal chrominance signal separation circuit configured as described above, when an oblique stripe composed of high-frequency luminance signal components as shown in FIG. 6C is input. Since there is no correlation in the vertical direction, the resolution is lowered because the luminance signal and the color signal are separated by using BPF, and such a high-frequency luminance component is almost eliminated. In addition, when a small character is input, the character is separated by BPF in most cases, and the character is crushed and unreadable, which is a big problem.

本発明では、かかる点に鑑み、垂直方向の相関性が弱
い場合でも解像度の低下しない輝度信号色信号分離装置
を提供することを目的とする。
In view of the above point, the present invention has an object to provide a luminance signal / color signal separation device in which the resolution does not decrease even when the vertical correlation is weak.

課題を解決するための手段 本発明は、画像の垂直または斜め方向の相関性を検出
する相関検出回路と、相関の無い部分のエッジを検出す
るパターン判定回路と、相関性がある場合には相関のあ
る近傍の画素を用いる櫛形フィルタを選択し相関の無い
場合エッジのみに帯域通過フィルタを選択するように切
り替え回路を制御する制御回路を備えたことを特徴とす
る輝度信号色信号分離装置である。
Means for Solving the Problems The present invention is directed to a correlation detection circuit that detects a correlation in a vertical or oblique direction of an image, a pattern determination circuit that detects an edge of a portion having no correlation, and a correlation detection circuit if there is a correlation. A luminance signal / color signal separation device comprising a control circuit for controlling a switching circuit so as to select a comb filter using pixels in the vicinity of a certain area and select a band pass filter only for edges when there is no correlation. .

作用 本発明は、垂直または斜め方向の相関性が無い場合に
も、エッジ部分のみに帯域通過フィルタを用いることで
画像全体の解像度を落とすことなく、エッジ部分に目立
つ劣化のみを減少させることができる。
Effect The present invention can reduce only the noticeable deterioration in the edge portion without lowering the resolution of the entire image by using the bandpass filter only in the edge portion even when there is no vertical or diagonal correlation. .

実施例 以下に、本発明の実施例を図面を参照して説明する。Embodiments Embodiments of the present invention will be described below with reference to the drawings.

第1図は、本発明にかかる輝度信号色信号分離装置の
第一の実施例である。第1図において、1は入力端子、
2は櫛形フィルタA、3は櫛形フィルタB、4はバンド
・パス・フィルタ(BPF)、5は相関検出回路、6は切
り替え回路、7はハイ・パス・フィルタ、8はパターン
判定回路、9は制御回路、10は減算回路、11は復調回路
(DEMOD)、12 13 14は出力端子である。
FIG. 1 is a first embodiment of a luminance signal / color signal separating apparatus according to the present invention. In FIG. 1, 1 is an input terminal,
2 is a comb filter A, 3 is a comb filter B, 4 is a band pass filter (BPF), 5 is a correlation detection circuit, 6 is a switching circuit, 7 is a high pass filter, 8 is a pattern determination circuit, and 9 is A control circuit, 10 is a subtraction circuit, 11 is a demodulation circuit (DEMOD), and 12 13 14 is an output terminal.

この実施例では、近傍の画素として上下の画素を用い
ているが、斜め方向の画素を近傍の画素として加えても
よい。また、ただ一つの櫛形フィルタとバンド・パス・
フィルタによる構成も可能である。
In this embodiment, upper and lower pixels are used as neighboring pixels, but diagonal pixels may be added as neighboring pixels. Also, there is only one comb filter and bandpass
A configuration with a filter is also possible.

上記のように構成された輝度信号色信号分離装置にお
いて、端子1より複合映像信号が入力されると、櫛形フ
ィルタA2、櫛形フィルタB3、BPF4と相関検出回路5に入
力される。これらのフィルタや相関検出回路の働きは第
4図の従来の輝度信号色信号分離回路と同じである。相
関検出回路5からは着目するサンプル点が上下のどちら
のサンプル点と相関が強いのか、またどちらとも相関が
無いのかを示す信号が出力される。この信号の一つはパ
ターン判定回路8に入力される。パターン判定回路8で
は垂直方向の相関性の無い領域の2次元平面上でのパタ
ーンを検出して絵柄のエッジ部分のみを取り出す。制御
回路9では相関検出回路5とパターン判定回路8の出力
により最適なフィルタ選択信号を出力する。相関検出回
路5とパターン判定回路8の出力と制御回路9の出力の
関係を表1に示す。
In the luminance signal / chrominance signal separation device configured as described above, when the composite video signal is input from the terminal 1, it is input to the comb filter A2, the comb filters B3, BPF4 and the correlation detection circuit 5. The functions of these filters and the correlation detection circuit are the same as those of the conventional luminance signal color signal separation circuit shown in FIG. The correlation detection circuit 5 outputs a signal indicating whether the sample point of interest has a strong correlation with the upper or lower sample point, or has no correlation with either. One of these signals is input to the pattern determination circuit 8. The pattern determination circuit 8 detects a pattern on a two-dimensional plane in an area having no correlation in the vertical direction and extracts only the edge portion of the pattern. The control circuit 9 outputs the optimum filter selection signal based on the outputs of the correlation detection circuit 5 and the pattern determination circuit 8. Table 1 shows the relationship between the outputs of the correlation detection circuit 5, the pattern determination circuit 8 and the control circuit 9.

この様にして選択された色信号は、HPF7により高域成
分が取り出されDEMOD11によって二つの色差信号R−Y,B
−Yに復調される。またHPF7の出力の一つは減算器に入
力されて元信号より引かれて輝度信号を得る。
In the color signal thus selected, the high frequency component is extracted by HPF7 and two color difference signals RY and B are obtained by DEMOD11.
Demodulated to -Y. One of the outputs of HPF7 is input to the subtractor and subtracted from the original signal to obtain the luminance signal.

この様に、櫛形フィルタの劣化が最も目だつ斜めのエ
ッジのみにBPFを用いることで画像全体としては櫛形フ
ィルタの解像度を保ち、かつ斜めエッジでの劣化をなく
すことができる。
In this way, by using the BPF only for the slanted edges where the deterioration of the comb filter is most noticeable, it is possible to maintain the resolution of the comb filter for the entire image and eliminate the deterioration at the slanted edges.

次に第2図と第3図を用いてパターン判定回路 8の詳細な説明を行う。Next, referring to FIG. 2 and FIG. 8 will be described in detail.

第2図(A)はパターン判定回路の構成を示すもので
16のパターン判定回路(1)と17のパターン判定回路
(2)の二つの部分に分かれる。第2図(B)はパター
ン判定回路(1)の構成を示すもので、19は入力端子、
20、21、22、23、24は1ビットの1ライン遅延器(1H・
DEL)、25は論理演算回路(1)26、27、28、29、30は
1ビットの1クロック遅延器(D)、31は論理積回路、
32は出力端子である。
FIG. 2A shows the configuration of the pattern determination circuit.
It is divided into two parts, 16 pattern judgment circuits (1) and 17 pattern judgment circuits (2). FIG. 2B shows the configuration of the pattern determination circuit (1), 19 is an input terminal,
20, 21, 22, 23, 24 are 1-bit 1-line delay units (1H
DEL), 25 is a logical operation circuit (1) 26, 27, 28, 29, 30 is a 1-bit 1-clock delay device (D), 31 is a logical product circuit,
32 is an output terminal.

上記のように構成されたパターン判定回路(1)にお
いて端子19より垂直方向の相関性が無い場合に“1"とな
る相関信号が入力されると1H・DEL20、1H・DEL21、1H・
DEL22、1H・DEL23、1H・DEL24につぎつぎと入力されて
6ライン分の相関信号を得る。入力された相関信号をS
1、1H・DEL20の出力をS2、1H・DEL21の出力をS3 1H・D
EL22の出力をS4、1H・DEL23の出力をS51H・DEL24の出力
をS6とする。これらの相関信号S1,S2,S3,S4,S5,S6は論
理演算回路(1)に入力される。この論理演算回路
(1)では例えば次の第1式の演算が行われる。
In the pattern determination circuit (1) configured as described above, when a correlation signal of "1" is input from the terminal 19 when there is no vertical correlation, 1H ・ DEL20, 1H ・ DEL21, 1H ・
The DEL22, 1H • DEL23, 1H • DEL24 are successively input to obtain the correlation signals for 6 lines. The input correlation signal is S
1, 1H ・ DEL20 output is S2, 1H ・ DEL21 output is S3 1H ・ D
The output of EL22 is S4, the output of 1H • DEL23 is S51H, and the output of DEL24 is S6. These correlation signals S1, S2, S3, S4, S5, S6 are input to the logical operation circuit (1). In this logical operation circuit (1), for example, the operation of the following first equation is performed.

R1=NOT(S1 AND S6)AND((S2 AND S3) OR(S3 AND S4)OR(S4 AND S5)) ……(1) そして論理演算回路(1)の出力であるR1はD26,D27,
D28,D29,D30に次々に入力され6クロック分の信号を得
る。ここでD26の出力をRD1とし、D27の出力をRD2、D28
の出力をRD3、D29の出力をRD4、D30の出力をRD5とす
る。論理積回路では例えば次の第2式の演算が行われRO
1を出力する。
R1 = NOT (S1 AND S6) AND ((S2 AND S3) OR (S3 AND S4) OR (S4 AND S5)) (1) And R1 which is the output of the logical operation circuit (1) is D26, D27,
These signals are input to D28, D29, and D30 one after another to obtain signals for 6 clocks. Here, the output of D26 is RD1 and the output of D27 is RD2, D28
The output of is RD3, the output of D29 is RD4, and the output of D30 is RD5. In the AND circuit, for example, the operation of the following second equation is performed and RO
Output 1

RO1=RD1 AND RD2 AND RD3 AND RD4 AND R ……(2) 次に第3図(A)と(C)を用いてパターン判定回路
(1)の働きを説明する。第3図(A)は6ライン*7
サンプル点の大きさのブロックの絵柄と相関信号を示し
ている。絵柄は図中の水平に近い太い斜め線の処が境目
でその上下で輝度及び色が異なる。そのため太い斜め線
付近では垂直方向の相関性がなく、その範囲は斜線で示
した範囲である。またこのブロックのラインはL−2ラ
インよりL+2ラインで、A1からA7B1からB7、C1からC
7、D1からあ7、E1からE7とF1からF7は各ラインでの相
関信号をしている。この相関信号は白い円が“0"(垂直
方向相関性あり)で、黒い円が“1"(垂直方向相関性無
し)であるので、斜線の部分では黒い円と成り、その他
の部分では白い円となる。
RO1 = RD1 AND RD2 AND RD3 AND RD4 AND R (2) Next, the function of the pattern determination circuit (1) will be described with reference to FIGS. 3 (A) and 3 (C). Fig. 3 (A) shows 6 lines * 7
The pattern of the block having the size of the sample point and the correlation signal are shown. The brightness and color are different at the top and bottom of the pattern at the boundary of the thick diagonal line near the horizontal in the figure. Therefore, there is no vertical correlation in the vicinity of the thick diagonal line, and the range is the range indicated by the diagonal line. The line of this block is L + 2 line from L-2 line, A1 to A7 B1 to B7, C1 to C
7, D1 to A7, E1 to E7 and F1 to F7 are the correlation signals for each line. In this correlation signal, the white circle is "0" (with vertical correlation) and the black circle is "1" (no vertical correlation), so the shaded area is a black circle and the other areas are white. It becomes a circle.

第3図(C)もやはり6ライン*7サンプル点のブロ
ックの絵柄の相関信号を現している。第3図(C)はブ
ロック内でほぼ垂直方向の相関がなくエッジは存在しな
い。そのため、相関信号の大部分は黒い円であり、所々
白い円が混ざっている。まず第3図(A)の相関信号が
パターン判定回路(1)16に入力された場合について説
明する。
FIG. 3C also shows the correlation signal of the pattern of the block of 6 lines * 7 sample points. In FIG. 3 (C), there is almost no vertical correlation in the block and no edge exists. Therefore, most of the correlation signals are black circles and white circles are mixed in places. First, the case where the correlation signal of FIG. 3A is input to the pattern determination circuit (1) 16 will be described.

論理演算回路(1)25への入力S1,S2,S3,S4,S5,S6が
それぞれ第3図(A)のA7、B7,C7,D7,E7、F7より成る
相関信号の組である場合、A7とF7が“0"でありB7とC7で
“1"が連続していおり式(1)より出力R1は“1"と成
る。また1クロック前の相関信号の組A6、B6,C6,D6,E6,
F6が論理演算回路(1)25に入力された場合も出力R1は
“1"となる。更に、6クロック前までの相関信号の組が
入力された場合同様に出力R1は“1"となる。
When the inputs S1, S2, S3, S4, S5, S6 to the logical operation circuit (1) 25 are a set of correlation signals composed of A7, B7, C7, D7, E7, F7 of FIG. 3 (A), respectively. , A7 and F7 are "0" and B1 and C7 are "1" consecutively, and the output R1 is "1" from the equation (1). Also, the set of correlation signals A6, B6, C6, D6, E6,
Even when F6 is input to the logical operation circuit (1) 25, the output R1 becomes "1". Further, when a set of correlation signals up to 6 clocks before is input, the output R1 becomes "1" similarly.

ゆえに、第2図(B)のD26、27、28、29、30の出力
であるRD1,RD2,RD3,RD4,RD5はすべて“1"となり、論理
積回路の出力も“1"となり第3図(A)のエッジが検出
される。
Therefore, the outputs RD1, RD2, RD3, RD4, RD5 of D26, 27, 28, 29, 30 in FIG. 2B are all "1", and the output of the AND circuit is also "1". The edge of FIG. 9A is detected.

次に第3図(C)の相関信号がパターン判定回路
(1)16に入力された場合について説明する。
Next, the case where the correlation signal of FIG. 3C is input to the pattern determination circuit (1) 16 will be described.

論理演算回路(1)25への入力信号1,S2,S3,S4,S5,S6
がそれぞれ第3図(C)の相関信号の組A7、B7,C7,D7,E
7,F7である場合、式(1)より出力R1は“0"となる。し
かし1クロック前の相関信号の組A6、B6,C6,D6,E6,F6が
論理演算回路(1)25に入力された場合出力R1は“1"と
なる。しかし2クロック前から6クロック前までの相関
信号の組が入力された場合は出力信号は“0"となる。ゆ
えにRD1は“1"となるが,RD2,RD3,RD4,RD5は“0"となり
論理積回路31の出力は“0"となりエッジは検出されな
い。
Input signal 1, S2, S3, S4, S5, S6 to the logical operation circuit (1) 25
Is the set of correlation signals A7, B7, C7, D7, E of FIG. 3 (C), respectively.
When it is 7, F7, the output R1 is “0” from the equation (1). However, when the set of correlation signals A6, B6, C6, D6, E6, F6 one clock before is input to the logical operation circuit (1) 25, the output R1 becomes "1". However, when a set of correlation signals from 2 clocks to 6 clocks before is input, the output signal becomes "0". Therefore, RD1 becomes "1", but RD2, RD3, RD4, RD5 become "0", the output of the AND circuit 31 becomes "0", and no edge is detected.

この様にパターン判定回路(1)16では相関信号を用
いて論理演算回路(1)25で式(1)に示す演算を行
い、各サンプル点での垂直方向のエッジのパターンを検
出し、それを水平方向に遅延させて数クロック間のエッ
ジのパターンが連続している場合エッジであると判定す
る事により、第3図(A)に示すような水平に近いエッ
ジを検出することができる。また第3図(C)の様に垂
直方向の相関はないがエッジではない場合は、あるサン
プル点ではエッジがあると判定されるが論理積回路31に
より水平方向の連続性を調べるので誤検出は防がれる。
In this way, the pattern determination circuit (1) 16 uses the correlation signal to perform the operation shown in the equation (1) by the logical operation circuit (1) 25 to detect the vertical edge pattern at each sample point. By delaying in the horizontal direction and determining that the edge pattern is continuous when the edge pattern for several clocks is continuous, it is possible to detect an edge close to horizontal as shown in FIG. 3 (A). Further, as shown in FIG. 3C, when there is no vertical correlation but it is not an edge, it is judged that there is an edge at a certain sample point, but since the AND circuit 31 checks the horizontal continuity, a false detection is made. Is prevented.

次に第2図(C)のパターン判定回路(2)17の説明
を行う。第2図(C)において33は入力端子、34、35、
36、37、38、39は1ビットで1クロックの遅延器
(D)、40は論理演算回路(2)、41、42、43、44は1
ビットで1ラインの遅延器(1H・DEL)、45は論理積回
路、46は出力端子である。上記のように構成されたパタ
ーン判定回路(2)17に相関信号が入力されると、D3
4、35、36、37、38、39に次々に入力されて7クロック
分の相関信号が得られる。ここで入力された相関信号を
S12,D34の出力をS22,D35の出力をS32,D36の出力をS42,D
37の出力をS52,D38の出力をS62、D39の出力をS72とす
る。論理演算回路(2)40では例えば次の第3式の演算
を行いR2を出力する。
Next, the pattern determination circuit (2) 17 shown in FIG. 2C will be described. In FIG. 2 (C), 33 is an input terminal, 34, 35,
36, 37, 38, 39 are 1-bit 1-clock delay devices (D), 40 is a logical operation circuit (2), 41, 42, 43, 44 are 1
A bit delay line (1H • DEL), 45 is an AND circuit, and 46 is an output terminal. When the correlation signal is input to the pattern determination circuit (2) 17 configured as described above, D3
The signals are sequentially input to 4, 35, 36, 37, 38 and 39 to obtain a correlation signal for 7 clocks. The correlation signal input here is
S12, D34 output is S22, D35 output is S32, D36 output is S42, D
The output of 37 is S52, the output of D38 is S62, and the output of D39 is S72. In the logical operation circuit (2) 40, for example, the operation of the following third equation is performed and R2 is output.

R12=NOT(S12 OR S72)AND((S22 AND S32) OR(S32 AND S42)OR(S42 AND S52) OR(S52 AND S62)) ……(3) R12は1H・DEL41、42、43、44につぎつぎに入力され
る。1H・DEL41の出力をRD12、1H・DEL42の出力をRD22H
・DEL43の出力をRD32、1H・DEL44の出力をRD42とする。
これらの信号は論理積回路45に入力され例えば次の第4
式の演算が行われる。
R12 = NOT (S12 OR S72) AND ((S22 AND S32) OR (S32 AND S42) OR (S42 AND S52) OR (S52 AND S62)) …… (3) R12 is 1H ・ DEL41, 42, 43, 44 It is input one after another. 1H ・ DEL41 output is RD12, 1H ・ DEL42 output is RD22H
・ The output of DEL43 is RD32 and the output of 1H ・ DEL44 is RD42.
These signals are input to the logical product circuit 45 and, for example, the following fourth
Expression calculation is performed.

RO2=(RD12 AND RD22 AND RD32 AND RD42)……(4) 次に第3図(B)と(C)を用いてパターン判定回路
(2)の働きを説明する。第3図(B)も第3図(A)
と同様に6ライン*7サンプル点の大きさのブロックの
絵柄と相関信号を示している。絵柄は図中の垂直に近い
太い斜め線の処が境目でその左右で輝度及び色が異な
る。そのため太い斜め線付近では水平方向の相関性がな
く、その範囲は斜線で示した範囲である。またこのブロ
ックのラインはL−2ラインよりL+2ラインで、A1か
らA7、B1からB7、C1からC7、D1からA7、E1からE7とF1か
らF7は各ラインでの相関信号を現している。この相関信
号は白い円が“0"(垂直方向相関性あり)で、黒い円が
“1"(垂直方向相関性無し)であるので、斜線の部分で
は黒い円と成り、その差の部分では白い円となる。
RO2 = (RD12 AND RD22 AND RD32 AND RD42) (4) Next, the function of the pattern determination circuit (2) will be described with reference to FIGS. 3 (B) and 3 (C). FIG. 3 (B) is also FIG. 3 (A).
In the same manner as the above, the pattern of the block having the size of 6 lines * 7 sample points and the correlation signal are shown. The brightness and color are different between the left and right sides of the pattern at the boundary of the thick diagonal line near the vertical in the figure. Therefore, there is no correlation in the horizontal direction near the thick diagonal line, and the range is the range indicated by the diagonal line. The line of this block is L + 2 line from L-2 line, A1 to A7, B1 to B7, C1 to C7, D1 to A7, E1 to E7 and F1 to F7 represent the correlation signals in each line. In this correlation signal, the white circle is "0" (with vertical correlation) and the black circle is "1" (no vertical correlation), so the shaded area is a black circle and the difference is It becomes a white circle.

第3図(B)の相関信号がパターン判定回路(2)17
に入力された場合について説明する。
The correlation signal of FIG. 3 (B) is the pattern determination circuit (2) 17
The case of being input to will be described.

論理演算回路(2)40への入力S12,S22,S32,S42,S52,
S62、S72がそれぞれ第3図(B)のF1、F2F3、F4、F5、
F6、F7より成る相関信号の組である場合、F1とF7が“0"
でありF3からF6まで“1"が連続していおり式(3)より
出力R12は“1"と成る。また1ライン前の相関信号の組E
1、E2、E3、E4、E5、E6、E7が論理演算回路(2)40に
入力された場合も出力R12は“1"となる。更に、4ライ
ン前までの相関信号の組が入力された場合同様に出力R1
2は“1"となる。
Input to the logical operation circuit (2) 40 S12, S22, S32, S42, S52,
S62 and S72 are F1, F2, F3, F4, F5,
In the case of a pair of correlation signals consisting of F6 and F7, F1 and F7 are “0”
Therefore, "1" is continuous from F3 to F6, and the output R12 is "1" from the equation (3). Also, the set E of the correlation signal one line before
Even when 1, E2, E3, E4, E5, E6, and E7 are input to the logical operation circuit (2) 40, the output R12 becomes "1". Furthermore, when a set of correlation signals up to 4 lines before is input, output R1
2 becomes "1".

ゆえに、第2図(C)の1H・DEL41、1H・DEL42、1H・
DEL43、1H・DEL44の出力であるRD12,RD22,RD32,RD42,RD
52はすべて“1"となり、論理積回路45の出力も“1"とな
り第3図(A)のエッジが検出される。
Therefore, 1H ・ DEL41, 1H ・ DEL42, 1H ・ in Fig. 2 (C)
RD12, RD22, RD32, RD42, RD which are the outputs of DEL43, 1H and DEL44
All of 52 are "1", the output of the AND circuit 45 is also "1", and the edge of FIG. 3A is detected.

次に第3図(C)の相関信号がパターン判定回路
(2)17に入力された場合について説明する。
Next, the case where the correlation signal of FIG. 3C is input to the pattern determination circuit (2) 17 will be described.

論理演算回路(2)40への入力信号S12,S22,S32,S42,
S52,S62がそれぞれ第3図(C)の相関信号の組F1,F2,F
3,F4,F5,F6,F7である場合、式(3)より出力R12は“0"
となる。しかし1ライン前の相関信号の組E1、E2、E3、
E4、E5、E6、E7が論理演算回路(2)に入力された場合
出力R12は“1"となる。しかし2ライン前から4ライン
前までの相関信号の組が入力された場合は出力信号は
“0"となる。ゆえにRD12は“1"となるが,RD22,RD32,RD4
2は“0"となり論理積回路45の出力は“0"となりエッジ
は検出されない。
Input signals S12, S22, S32, S42 to the logical operation circuit (2) 40,
S52 and S62 are the correlation signal pairs F1, F2, and F of FIG. 3 (C), respectively.
When it is 3, F4, F5, F6, F7, the output R12 is “0” from the formula (3).
Becomes However, the correlation signal pairs E1, E2, E3,
When E4, E5, E6, and E7 are input to the logical operation circuit (2), the output R12 becomes "1". However, when a set of correlation signals from two lines before to four lines before is input, the output signal becomes "0". Therefore, RD12 becomes "1", but RD22, RD32, RD4
2 becomes "0", the output of the AND circuit 45 becomes "0", and no edge is detected.

この様にパターン判定回路(2)17では相関信号を用
いて論理演算回路(2)40で式(3)に示す演算を行
い、各サンプル点での水平方向のエッジのパターンを検
出し、それを垂直方向に遅延させて数ライン間エッジの
パターンが連続している場合エッジであると判定する事
により、第3図(B)に示すような垂直に近いエッジを
検出することができる。また第3図(C)の様に垂直方
向の相関はないがエッジではない場合は、あるサンプル
点ではエッジがあると判定されるが論理積回路31により
水平方向の連続性を調べるので誤検出は防がれる。
In this manner, the pattern determination circuit (2) 17 uses the correlation signal to perform the operation shown in the equation (3) by the logical operation circuit (2) 40 to detect the horizontal edge pattern at each sample point, By delaying in the vertical direction and determining that the pattern is an edge when the edge pattern is continuous for several lines, an edge close to vertical as shown in FIG. 3B can be detected. Further, as shown in FIG. 3C, when there is no vertical correlation but it is not an edge, it is judged that there is an edge at a certain sample point, but since the AND circuit 31 checks the horizontal continuity, a false detection is made. Is prevented.

発明の効果 以上説明したように、本発明によれば、相関検出回路
で画像の垂直方向の相関性を検出し、垂直方向の相関性
が無い場合にはその領域のエッジを検出し、エッジ部分
にのみBPFを用いることにより、画像全体の解像度を落
とすことなく、エッジ部分で目立つ劣化をなくすことが
でき、その実用的効果は大きい。
EFFECTS OF THE INVENTION As described above, according to the present invention, the correlation detection circuit detects the vertical correlation of an image, and when there is no vertical correlation, the edge of the area is detected and the edge portion is detected. By using BPF only for the image, it is possible to eliminate noticeable deterioration at the edge portion without lowering the resolution of the entire image, and its practical effect is great.

【図面の簡単な説明】[Brief description of drawings]

第1図は、本発明の輝度信号色信号分離装置の一実施例
のブロック図、第2図は同実施例のパターン判定回路の
ブロック図、第3図はパターン判定回路8の動作を説明
するための画像信号図、第4図は従来の輝度信号色信号
分離回路のブロック図、第5図は同回路における信号
図、第6図は絵柄を示す構成図である。 1……入力端子、2……第1の櫛形フィルタ、3……第
2の櫛形フィルタ、4……BPF、5……相関検出回路、
6……切り替え回路、7……HPF、8……パターン判定
回路、9……制御回路、10……減算回路、11……復調回
路(DEMOD)、12、13、14……出力端子、16……第1の
パターン判定回路、17……第2のパターン判定回路、2
0、21、22、23、24、41、42、43、44……1H遅延メモリ
(1H・DEL),26,27,28,29,30,34,35,36,37,38,39……1
クロック遅延メモリ(1D)、25……論理演算回路1、40
……論理演算回路2、31、45……論理積回路。
FIG. 1 is a block diagram of an embodiment of a luminance signal / color signal separating apparatus of the present invention, FIG. 2 is a block diagram of a pattern determining circuit of the same embodiment, and FIG. 3 is an operation of the pattern determining circuit 8. FIG. 4 is a block diagram of a conventional luminance signal / color signal separation circuit, FIG. 5 is a signal diagram in the circuit, and FIG. 6 is a configuration diagram showing a design. 1 ... input terminal, 2 ... first comb filter, 3 ... second comb filter, 4 ... BPF, 5 ... correlation detection circuit,
6 ... Switching circuit, 7 ... HPF, 8 ... Pattern determination circuit, 9 ... Control circuit, 10 ... Subtraction circuit, 11 ... Demodulation circuit (DEMOD), 12, 13, 14 ... Output terminal, 16 ...... First pattern judgment circuit, 17 ...... Second pattern judgment circuit, 2
0, 21, 22, 23, 24, 41, 42, 43, 44 …… 1H delay memory (1H ・ DEL), 26,27,28,29,30,34,35,36,37,38,39… … 1
Clock delay memory (1D), 25 ... Logical operation circuit 1, 40
... Logical operation circuit 2, 31, 45 ... AND circuit.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】着目する画素と垂直または斜め方向にある
近傍の画素を用いる複数の櫛形フィルタ及び帯域通過フ
ィルタと、これらのフィルタの出力を切り換える切り替
え手段と、着目する画素と垂直または斜め方向の近傍の
画素との相関性を検出する相関検出手段と、その相関検
出手段の出力に基づき近傍の画素との相関性が無くかつ
絵柄のエッジである部分を検出するパターン判定手段
と、前記相関検出手段の出力に基づき相関性がある場合
には相関性のある近傍の画素を用いる櫛形フィルタを選
択し相関性が無い部分のエッジのみに帯域通過フィルタ
を用いるように前記切り替え手段を制御する制御手段を
備えたことを特徴とする輝度信号色信号分離装置。
1. A plurality of comb filters and band pass filters using neighboring pixels in a vertical or diagonal direction with respect to a pixel of interest, switching means for switching outputs of these filters, and a vertical filter or a diagonal filter with respect to the pixel of interest. Correlation detection means for detecting the correlation with neighboring pixels, pattern determination means for detecting a portion which has no correlation with neighboring pixels and is an edge of a pattern based on the output of the correlation detection means, and the correlation detection When there is a correlation based on the output of the means, a control means for controlling the switching means so as to select a comb filter using pixels in the vicinity of the correlation and to use the bandpass filter only for the edges of the portion having no correlation A luminance signal / color signal separation device comprising:
【請求項2】着目する画素と近傍の画素との相関性の有
無を示す相関信号を遅延させる複数個の1水平期間遅延
手段と、これらの1水平期間遅延手段の出力を入力とし
前記相関性の無い部分の垂直方向の幅を検出し一定幅以
下の場合に信号を出力する第1の論理演算手段と、この
第1の論理演算手段の出力を水平方向に遅延させる複数
の遅延手段と、これらの遅延手段の出力を入力とし前記
第1の論理演算手段の出力信号の連続性を調べる論理積
手段より成る第1のパターン判定手段を備えたことを特
徴とする請求項1記載の輝度信号色信号分離装置。
2. A plurality of one horizontal period delay means for delaying a correlation signal indicating the presence / absence of correlation between a pixel of interest and a neighboring pixel, and the correlation using the outputs of these one horizontal period delay means as inputs. A first logical operation means for detecting a vertical width of a portion without a signal and outputting a signal when the width is equal to or less than a predetermined width; and a plurality of delay means for delaying an output of the first logical operation means in the horizontal direction, 2. The luminance signal according to claim 1, further comprising a first pattern judging means which is a logical product means for checking the continuity of the output signal of the first logical operation means with the outputs of these delay means as inputs. Color signal separation device.
【請求項3】着目する画素と近傍の画素との相関性の有
無を示す相関信号を遅延させる複数個の遅延手段と、こ
れらの遅延手段の出力を入力とし前記相関性の無い部分
の水平方向の幅を検出し一定幅以下の場合に信号を出力
する第2の論理演算手段と、この第2の論理演算手段の
出力を垂直方向に遅延させる複数の1水平期間遅延手段
とこれらの1水平期間遅延手段の出力を入力とし前記第
2の論理演算手段の出力信号の連続性を調べる論理積手
段より成る第2のパターン判定手段を備えたことを特徴
とする請求項1記載の輝度信号色信号分離装置。
3. A plurality of delay means for delaying a correlation signal indicating the presence / absence of correlation between a pixel of interest and a neighboring pixel, and a horizontal direction of a portion having no correlation with outputs of these delay means as inputs. Second logical operation means for detecting the width of the signal and outputting a signal when the width is less than a certain width, a plurality of one horizontal period delay means for delaying the output of the second logical operation means in the vertical direction, and these one horizontal 2. The luminance signal color according to claim 1, further comprising a second pattern judging means which is constituted by a logical product means for inputting an output of the period delay means and for checking continuity of an output signal of the second logical operation means. Signal separation device.
JP1039918A 1989-02-20 1989-02-20 Luminance signal Color signal separation device Expired - Fee Related JP2553691B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1039918A JP2553691B2 (en) 1989-02-20 1989-02-20 Luminance signal Color signal separation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1039918A JP2553691B2 (en) 1989-02-20 1989-02-20 Luminance signal Color signal separation device

Publications (2)

Publication Number Publication Date
JPH02219393A JPH02219393A (en) 1990-08-31
JP2553691B2 true JP2553691B2 (en) 1996-11-13

Family

ID=12566321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1039918A Expired - Fee Related JP2553691B2 (en) 1989-02-20 1989-02-20 Luminance signal Color signal separation device

Country Status (1)

Country Link
JP (1) JP2553691B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5430497A (en) * 1990-08-06 1995-07-04 Samsung Electronics Co., Ltd. Removal of the folding carrier and sidebands from an unfolded video signal
EP0613311A1 (en) * 1993-02-26 1994-08-31 Kabushiki Kaisha Toshiba Y/C separating circuit
KR100928005B1 (en) * 2002-04-12 2009-11-24 오리온피디피주식회사 Luminance / Color Signal Separation Method in Comb Filter

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151592A (en) * 1983-02-17 1984-08-30 Pioneer Electronic Corp Separating circuit of luminance signal and chrominance signal

Also Published As

Publication number Publication date
JPH02219393A (en) 1990-08-31

Similar Documents

Publication Publication Date Title
DE69118068T2 (en) Solid state color video camera
JPH02281890A (en) Motion detecting circuit and luminance signal/ chrominance signal separating circuit using the circuit
US7330219B2 (en) YC separator circuit
JP2553691B2 (en) Luminance signal Color signal separation device
US4517588A (en) Color solid state image pick-up device
US7012651B2 (en) Video signal processing method and apparatus
JPH07123437A (en) Y/c separator
US5508753A (en) Luminance and chrominance signal separating apparatus
JP3186336B2 (en) Cross color reduction device in luminance signal color signal separation device
US4591899A (en) Color image pickup device
US4979024A (en) Vertical contour enhancement suppression circuit
JP2568658B2 (en) Motion detection circuit
JPH0448033B2 (en)
JPH01108890A (en) Yc separation circuit
JPH053573A (en) Luminance signal/chrominance signal separator circuit
JPH062382Y2 (en) Adaptive contour enhancement Y / C separation circuit
US20020140866A1 (en) Method and circuit for an improved adaptive comb filter for separation of chrominance and luminance components from a composite video signal
JPS63206089A (en) Y/c separating device
JP3293272B2 (en) Luminance signal color signal separation device
JPH05115073A (en) Adaptive control y/c separator circuit
JPS61212184A (en) Y/c separating device for color television signal
JPS62188584A (en) Separating circuit for luminance signal and chrominance signal
JPH0715741A (en) Outline detector
JPH11136690A (en) Color image pickup device and recording medium
JPS6178291A (en) Device for detecting and correcting error signal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070822

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080822

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees