JP2546179B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2546179B2 JP2546179B2 JP5341047A JP34104793A JP2546179B2 JP 2546179 B2 JP2546179 B2 JP 2546179B2 JP 5341047 A JP5341047 A JP 5341047A JP 34104793 A JP34104793 A JP 34104793A JP 2546179 B2 JP2546179 B2 JP 2546179B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- impurity concentration
- semiconductor device
- conductivity type
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＭＯＳ型保護素子を備
えた半導体装置に関し、特に、高耐圧オフセット型ＭＯ
Ｓトランジスタの保護用に好適な保護素子を備えた半導
体装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device provided with a MOS type protection element, and more particularly to a high breakdown voltage offset type MO device.
The present invention relates to a semiconductor device including a protective element suitable for protecting an S transistor.
【０００２】[0002]
【従来の技術】半導体装置、特にＭＯＳ型の半導体装置
では従来より内部回路を静電破壊から保護するために保
護素子を設けることが行われてきた。この保護素子に求
められる基本的特性は、保護される半導体素子より低い
電圧でブレークダウンし、なおかつジャンクション破壊
を起こさないことである。さらに近年では、半導体装置
の高密度化にともない、より占有面積が小さくかつより
ブレークダウン電圧精度の高い保護素子が要求されるよ
うになってきている。2. Description of the Related Art In a semiconductor device, particularly a MOS type semiconductor device, a protection element has been conventionally provided to protect an internal circuit from electrostatic breakdown. The basic characteristic required for this protection element is that it should break down at a lower voltage than the semiconductor element to be protected and still not cause junction breakdown. Further, in recent years, with the increase in density of semiconductor devices, a protection element having a smaller occupied area and higher breakdown voltage accuracy has been required.
【０００３】図２（ａ）は、低圧系（電源電圧３〜７Ｖ
系）の半導体装置での従来の保護素子の断面図であり、
図２（ｂ）はその等価回路図である。この半導体装置を
作製するには、ｐ型半導体基板１上にフィールド酸化膜
２およびゲート酸化膜３を形成し、多結晶シリコンの堆
積とそのパターニングによりゲート電極４を形成する。
次いで、フィールド酸化膜２とゲート電極の形成されて
いない半導体基板の表面に、ドレイン領域となる高不純
物濃度ｎ型拡散層６、ソース領域となる高不純物濃度ｎ
型拡散層１１および高不純物濃度ｐ型拡散層７を形成
し、全面を層間絶縁膜８で被覆した後、各拡散層上にコ
ンタクトホールを形成し、アルミニウム合金の堆積とそ
のパターニングにより、ドレイン電極９およびソース電
極１０を形成する。このトランジスタは、例えばロジッ
ク回路用のＭＯＳトランジスタと同時に形成され、同等
の構造を持つものである。この素子は、ゲート電極に基
板と同電位を与えてＭＯＳ型ダイオード構造の保護素子
として用いられる。FIG. 2A shows a low voltage system (power supply voltage 3 to 7 V).
Is a cross-sectional view of a conventional protection element in a semiconductor device of
FIG. 2B is an equivalent circuit diagram thereof. To manufacture this semiconductor device, a field oxide film 2 and a gate oxide film 3 are formed on a p-type semiconductor substrate 1, and a gate electrode 4 is formed by depositing polycrystalline silicon and patterning the same.
Then, on the surface of the semiconductor substrate on which the field oxide film 2 and the gate electrode are not formed, the high impurity concentration n-type diffusion layer 6 to be the drain region and the high impurity concentration n to be the source region are formed.
A drain electrode is formed by forming a type diffusion layer 11 and a high impurity concentration p-type diffusion layer 7 and covering the entire surface with an interlayer insulating film 8 and then forming a contact hole on each diffusion layer and depositing an aluminum alloy and patterning the aluminum alloy. 9 and the source electrode 10 are formed. This transistor is formed at the same time as a MOS transistor for logic circuits, for example, and has an equivalent structure. This element is used as a protection element of a MOS type diode structure by applying the same potential as the substrate to the gate electrode.
【０００４】このＭＯＳ型ダイオードの等価回路は、図
２（ｂ）に示すように、ｎチャネルＭＯＳトランジスタ
Ｍのソース・ドレインに基板をベースとする寄生バイポ
ーラトランジスタＢのエミッタ・コレクタが接続され、
さらにドレイン−基板間にダイオードＤが接続され、基
板−接地間にサブストレート抵抗Ｒｓｕｂが接続された
ものである。In the equivalent circuit of this MOS type diode, as shown in FIG. 2B, the source / drain of an n-channel MOS transistor M is connected to the emitter / collector of a parasitic bipolar transistor B having a substrate as a base.
Further, the diode D is connected between the drain and the substrate, and the substrate resistor Rsub is connected between the substrate and the ground.
【０００５】このＭＯＳ型ダイオードの保護用ダイオー
ドとしての動作は、以下の通りである。 ドレイン電極に高電圧パルスが印加される。 ドレイン拡散層をカソードとするダイオードＤのジ
ャンクションがブレークダウンを起こす。 対発生した電子・ホール対のホールがゲート電極下
の電位を引き上げる。 寄生バイポーラトランジスタＢのベース−エミッタ
間が順バイアス状態となることによりこのトランジスタ
がオンし、ブレークダウン後のオン抵抗が低下する。The operation of this MOS diode as a protection diode is as follows. A high voltage pulse is applied to the drain electrode. The junction of the diode D whose cathode is the drain diffusion layer causes breakdown. The generated electron-hole pair hole raises the potential under the gate electrode. When the base-emitter of the parasitic bipolar transistor B is in a forward bias state, this transistor is turned on, and the on-resistance after breakdown is reduced.
【０００６】図３（ａ）は、高耐圧系半導体装置での保
護素子の断面図であり、図３（ｂ）はその等価回路図で
ある。図３において、図２の部分と同等の部分には同一
の参照番号を付し重複する説明は省略する。本従来例の
保護素子の、図２に示した第１の従来例のものと相違す
る点は、第１の従来例におけるドレイン領域（高不純物
濃度ｎ型拡散層６）を、低不純物濃度ｎ型拡散層５と高
不純物濃度ｎ型拡散層６との２層構造を持つものに変更
した点にある。FIG. 3A is a sectional view of a protection element in a high breakdown voltage type semiconductor device, and FIG. 3B is an equivalent circuit diagram thereof. 3, parts that are the same as the parts shown in FIG. 2 are given the same reference numerals, and duplicate descriptions are omitted. The protection element of the present conventional example is different from that of the first conventional example shown in FIG. 2 in that the drain region (high impurity concentration n-type diffusion layer 6) in the first conventional example has a low impurity concentration n. The point is that the type diffusion layer 5 and the high impurity concentration n-type diffusion layer 6 have a two-layer structure.
【０００７】従って、その等価回路は、図３（ｂ）に示
すように、図２（ｂ）の回路のドレイン−ドレイン電極
間にドレイン抵抗ＲD を接続した構成となっている。ま
た、その動作も図２の従来例と同様に上記〜の経過
を辿るが、寄生バイポーラトランジスタのオン電流がド
レイン抵抗ＲD を介して電流が流れるため、ドレイン抵
抗ＲD が発熱する現象が起きる。Therefore, as shown in FIG. 3B, the equivalent circuit thereof has a structure in which the drain resistance R D is connected between the drain and drain electrodes of the circuit of FIG. 2B. Further, the operation also follow a similarly course of the - in the conventional example of FIG. 2, the on-current of the parasitic bipolar transistor current flows through the drain resistor R D, occurs a phenomenon that the drain resistance R D is exothermic .
【０００８】次に、高耐圧品用の非ＭＯＳ型ダイオード
の例を示す。図４（ａ）は、ジャンクション型の従来の
高耐圧用保護ダイオードの断面図であり、図４（ｂ）は
その等価回路図である。図４に示されるように、外側の
フィールド酸化膜２の内側中央の半導体基板の表面領域
内に２重拡散により低不純物濃度ｎ型拡散層５と高不純
物濃度ｎ型拡散層６とを形成し、その両側にフィールド
酸化膜２ａを介して基板電位固定用の高不純物濃度ｐ型
拡散層７を形成する。全面を層間絶縁膜８で被覆しコン
タクトホールを形成した後、高不純物濃度ｎ型拡散層６
に接触するカソード電極１２と、高不純物濃度ｐ型拡散
層７に接触するアノード電極１３を形成する。Next, an example of a non-MOS type diode for high breakdown voltage products will be shown. FIG. 4A is a sectional view of a conventional junction type high breakdown voltage protection diode, and FIG. 4B is an equivalent circuit diagram thereof. As shown in FIG. 4, a low impurity concentration n-type diffusion layer 5 and a high impurity concentration n-type diffusion layer 6 are formed by double diffusion in the surface region of the semiconductor substrate at the inner center of the outer field oxide film 2. A high impurity concentration p-type diffusion layer 7 for fixing the substrate potential is formed on both sides of the field oxide film 2a. After covering the entire surface with an interlayer insulating film 8 to form a contact hole, a high impurity concentration n-type diffusion layer 6 is formed.
A cathode electrode 12 that contacts the p-type diffusion layer 7 and an anode electrode 13 that contacts the high impurity concentration p-type diffusion layer 7 are formed.
【０００９】この保護素子の等価回路は、図４（ｂ）に
示されるように、ダイオードＤとサブストレート抵抗Ｒ
ｓｕｂのみによって構成されており、寄生バイポーラト
ランジスタは形成されていない。よって、この保護素子
が高電圧印加によりブレークダウンを起こすことがあっ
ても過大な電流が流れることはない。The equivalent circuit of this protective element is, as shown in FIG. 4B, a diode D and a substrate resistor R.
It is composed only of sub, and no parasitic bipolar transistor is formed. Therefore, even if the protective element is broken down by applying a high voltage, an excessive current does not flow.
【００１０】[0010]
【発明が解決しようとする課題】図２、図３のＭＯＳ型
保護ダイオードでは、バイポーラトランジスタが寄生し
ているため、ドレイン領域がブレークダウンを起こした
ときにトランジスタがオンすることにより過大な電流が
流れ、発熱によりドレイン領域が破壊することがある。
特に、図３に示した高耐圧系の半導体装置では、高抵抗
のドレイン抵抗ＲD を介して電流が流れるため発熱量が
大きく容易に破壊するため、事態はより深刻である。ま
た、ソース領域となる高不純物濃度ｎ型拡散層１１が設
けられ、ソース電極の形成が必要であるため小型化に不
利な構造となっていた。In the MOS type protection diode shown in FIGS. 2 and 3, since the bipolar transistor is parasitic, an excessive current is generated by turning on the transistor when the drain region is broken down. The drain region may be destroyed by the flow and heat generation.
In particular, in the high breakdown voltage type semiconductor device shown in FIG. 3, since a current flows through the high resistance drain resistance R D , a large amount of heat is generated and the device is easily destroyed, so that the situation is more serious. Further, since the high impurity concentration n-type diffusion layer 11 serving as the source region is provided and the source electrode is required to be formed, the structure has a disadvantage in downsizing.
【００１１】また、図４に示す非ＭＯＳ型保護ダイオー
ドでは、バイポーラトランジスタが寄生していないので
過電流によって破壊されることはないが、ゲート電極が
形成されていないので同じドレイン構造のＭＯＳ型トラ
ンジスタ（保護されるべきＭＯＳ型トランジスタ）より
耐圧は上昇する。このため、耐圧適正化のために、低不
純物濃度ｎ型拡散層の不純物濃度を高くする工程の追加
や、高不純物濃度ｐ型拡散層をｎ型拡散層へ近づけるこ
と等が必要となる。而して、これらの対策では、前者で
は工数の増加を招きまた後者ではブレークダウン電圧の
ばらつきが大きくなるという問題点があった。また、図
４に示す第３の従来例では、保護素子の耐圧がフィール
ド酸化膜の寸法に依存しており、そしてフィールド酸化
膜を高い精度で形成することは一般に困難であるため、
高精度の耐圧のもの形成することが困難であった。Further, in the non-MOS type protection diode shown in FIG. 4, since the bipolar transistor is not parasitic, it is not destroyed by an overcurrent. However, since the gate electrode is not formed, the MOS type transistor of the same drain structure is provided. The breakdown voltage is higher than (MOS type transistor to be protected). Therefore, in order to optimize the breakdown voltage, it is necessary to add a step of increasing the impurity concentration of the low impurity concentration n-type diffusion layer, bring the high impurity concentration p-type diffusion layer closer to the n-type diffusion layer, and the like. Therefore, these measures have a problem that the former causes an increase in the number of steps and the latter causes a large variation in the breakdown voltage. In the third conventional example shown in FIG. 4, the breakdown voltage of the protective element depends on the size of the field oxide film, and it is generally difficult to form the field oxide film with high accuracy.
It was difficult to form a highly accurate withstand voltage.
【００１２】[0012]
【課題を解決するための手段】上記問題点を解決するた
め、本発明によれば、第１導電型半導体基板（１）の表
面領域内に、第１導電型の高不純物濃度拡散層（７）と
第２導電型拡散層（５、６）とが近接して配置され、両
拡散層間の半導体基板上にゲート絶縁膜（３）を介して
ゲート電極（４）が形成されてなる保護素子を備えたこ
とを特徴とする半導体装置が提供される。In order to solve the above problems, according to the present invention, a high impurity concentration diffusion layer of the first conductivity type (7) is formed in the surface region of the first conductivity type semiconductor substrate (1). ) And the second conductivity type diffusion layers (5, 6) are arranged in close proximity to each other, and the gate electrode (4) is formed on the semiconductor substrate between both diffusion layers via the gate insulating film (3). There is provided a semiconductor device comprising:
【００１３】[0013]
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１（ａ）は、本発明の一実施例を示す半
導体装置の断面図であり、図１（ｂ）はその等価回路図
である。不純物濃度１Ｅ１４〜１６ａｔｏｍｓ／ｃｍ3
のｐ型半導体基板１を用いて、周知のＬＯＣＯＳ法によ
り膜厚０．６μｍのフィールド酸化膜２を形成し、フィ
ールド酸化膜２の形成されていない領域上に熱酸化によ
り膜厚４００〜１０００Åのゲート酸化膜３を形成す
る。その上にポリシリコンを堆積し、リンのイオン注入
により低抵抗化した後パターニングしてゲート電極４を
形成する。Embodiments of the present invention will now be described with reference to the drawings. 1A is a sectional view of a semiconductor device showing an embodiment of the present invention, and FIG. 1B is an equivalent circuit diagram thereof. Impurity concentration 1E14-16 atoms / cm 3
A field oxide film 2 having a film thickness of 0.6 μm is formed by the well-known LOCOS method using the p-type semiconductor substrate 1 of No. 1, and a film having a film thickness of 400 to 1000 Å is formed on a region where the field oxide film 2 is not formed by thermal oxidation. A gate oxide film 3 is formed. A gate electrode 4 is formed by depositing polysilicon on it and patterning it after reducing the resistance by ion implantation of phosphorus.
【００１４】しかる後、ドレイン部に不純物濃度１Ｅ１
６〜１８ａｔｏｍｓ／ｃｍ3 、ジャンクション深さ０．
３〜２μｍの低不純物濃度ｎ型拡散層５を形成し、この
拡散層中に不純物濃度１Ｅ１９〜２１ａｔｏｍｓ／ｃｍ
3 、ジャンクション深さ０．２〜０．５μｍの高不純物
濃度ｎ型拡散層６を設けることにより２層構造の高耐圧
化拡散層を形成する。Thereafter, the impurity concentration of 1E1 is added to the drain portion.
6-18 atoms / cm 3 , junction depth 0.
An n-type diffusion layer 5 having a low impurity concentration of 3 to 2 μm is formed, and an impurity concentration of 1E19 to 21 atoms / cm 3 is formed in the diffusion layer.
3. By forming the high impurity concentration n-type diffusion layer 6 having a junction depth of 0.2 to 0.5 μm, a high breakdown voltage diffusion layer having a two-layer structure is formed.
【００１５】また、ゲート電極の反対側に基板と同一導
電型で不純物濃度１Ｅ１８〜２０ａｔｏｍｓ／ｃｍ3 、
深さ０．３〜０．８μｍの高不純物濃度ｐ型拡散層７を
設ける。さらに、層間絶縁膜８を形成し、拡散層６、７
上にコンタクトホールを開孔し、ドレイン電極９、ソー
ス電極１０を形成して本実施例の半導体装置の製造を完
了する。なお、図示されてはいないが、ドレイン電極９
は外部端子に接続されるとともに保護されるべきトラン
ジスタのゲート電極（保護素子が入力回路保護に用いら
れるとき）あるいは保護されるトランジスタのドレイン
（保護素子が出力回路保護に用いられるとき）等に接続
される。On the side opposite to the gate electrode, the same conductivity type as that of the substrate and the impurity concentration of 1E18 to 20 atoms / cm 3 ,
A high impurity concentration p-type diffusion layer 7 having a depth of 0.3 to 0.8 μm is provided. Further, the interlayer insulating film 8 is formed, and the diffusion layers 6 and 7 are formed.
A contact hole is opened on the top, a drain electrode 9 and a source electrode 10 are formed, and the manufacturing of the semiconductor device of this embodiment is completed. Although not shown, the drain electrode 9
Is connected to the external terminal and connected to the gate electrode of the transistor to be protected (when the protective element is used to protect the input circuit) or the drain of the transistor to be protected (when the protective element is used to protect the output circuit). To be done.
【００１６】このように構成された半導体装置では、ｎ
型拡散層５、６に隣接してゲート電極が設けられたこと
により耐圧が低下し、同構造のドレインを持つＭＯＳ型
トランジスタと同等の耐圧となる。よって特に専用工程
の追加を行うことなく、所望の耐圧の保護ダイオードを
形成することができる。また、バイポーラトランジスタ
が寄生していないので、ｎ型拡散層のブレークダウンに
より生成されたホールが基板に蓄積し基板電位が上昇す
ることがあっても過大な電流が流れることはなくジャン
クションの破壊は防止される。さらに、ゲート電極長を
短くしてリーチスルー耐圧により耐圧を決定する構成と
することにより、ゲート電極長により耐圧をコントロー
ルすることが可能となるため、同一プロセスにより異な
る耐圧の保護素子を形成することができるようになる。
而して、ゲート電極の寸法は、フィールド酸化膜に比較
して精度高く形成することができるので、フィールド酸
化膜を用いた従来のジャンクションダイオード型保護素
子に比較して高い精度のブレークダウン電圧のものを得
ることができる。In the semiconductor device configured as described above, n
Since the gate electrode is provided adjacent to the type diffusion layers 5 and 6, the breakdown voltage is reduced, and the breakdown voltage is equivalent to that of a MOS transistor having a drain of the same structure. Therefore, it is possible to form a protection diode having a desired breakdown voltage without adding a special process. Further, since the bipolar transistor is not parasitic, even if holes generated by breakdown of the n-type diffusion layer accumulate in the substrate and the substrate potential rises, an excessive current does not flow and the junction is not destroyed. To be prevented. In addition, since the breakdown voltage can be controlled by the gate electrode length by shortening the gate electrode length and determining the breakdown voltage by the reach through breakdown voltage, it is possible to form a protection element having different breakdown voltage in the same process. Will be able to.
Therefore, the size of the gate electrode can be formed with higher accuracy than that of the field oxide film, so that the breakdown voltage with higher accuracy than that of the conventional junction diode type protection device using the field oxide film can be obtained. You can get things.
【００１７】以上好ましい実施例について説明したが、
本発明は上記の実施例に限定されるされるものではな
く、特許請求の範囲に記載された本願発明の要旨内にお
いて各種の変更が可能である。本発明は、高耐圧系半導
体装置に有利に適用されるが、低圧系のものへの適用を
除外するものではない。また、ＭＯＳ型の半導体装置ば
かりでなくバイポーラ型のものにも適用が可能である。The preferred embodiment has been described above.
The present invention is not limited to the above-mentioned embodiments, and various modifications can be made within the scope of the present invention described in the claims. The present invention is advantageously applied to high breakdown voltage semiconductor devices, but does not exclude application to low voltage semiconductor devices. Further, not only the MOS type semiconductor device but also the bipolar type device can be applied.
【００１８】[0018]
【発明の効果】以上説明したように、本発明の保護素子
は、基板と反対導電型の拡散層と同導電型の拡散層とを
近接して設け、その間の半導体基板上にゲート絶縁膜を
介してゲート電極を設けたものであるので、寄生バイポ
ーラトランジスタは存在しておらず、ｎ型拡散層のブレ
ークダウンにより生成されたホールにより基板電位が上
昇することがあっても過大な電流が流れることはなくジ
ャンクションの破壊は防止される。また、本発明によれ
ば、従来例のＭＯＳ型保護素子で必要であったソース領
域およびソース電極が省略されているので、より少ない
専用面積にてＭＯＳ型の保護素子を形成することができ
る。As described above, in the protective element of the present invention, the substrate and the diffusion layer of the opposite conductivity type and the diffusion layer of the same conductivity type are provided close to each other, and the gate insulating film is provided on the semiconductor substrate between them. Since the gate electrode is provided through the parasitic bipolar transistor, there is no parasitic bipolar transistor, and an excessive current flows even if the substrate potential rises due to holes generated by breakdown of the n-type diffusion layer. No damage to the junction is prevented. Further, according to the present invention, since the source region and the source electrode, which are required in the conventional MOS-type protection element, are omitted, the MOS-type protection element can be formed with a smaller dedicated area.
【００１９】また、基板の反対導電型拡散層に隣接して
ゲート電極を設けたことによりこの拡散層の耐圧が保護
対象のＭＯＳトランジスタのドレインの耐圧と同程度と
なるので、特別の工程の追加を行うことなく、所望の耐
圧の保護ダイオードを形成することができる。さらに、
ゲート電極長を短くしてリーチスルー耐圧により耐圧を
決定する構成とすることにより、ゲート電極長により耐
圧をコントロールすることが可能となる。したがって、
プロセスに変更を加えることなく種々の耐圧の保護素子
を精度高く形成することができるようになる。Since the gate electrode is provided adjacent to the diffusion layer of the opposite conductivity type on the substrate, the withstand voltage of this diffusion layer becomes approximately the same as the withstand voltage of the drain of the MOS transistor to be protected, so that a special step is added. It is possible to form a protection diode having a desired breakdown voltage without performing the above. further,
With the configuration in which the gate electrode length is shortened and the breakdown voltage is determined by the reach-through breakdown voltage, the breakdown voltage can be controlled by the gate electrode length. Therefore,
It becomes possible to form protective elements of various breakdown voltages with high accuracy without changing the process.
【図１】本発明の一実施例の断面図とその等価回路図。FIG. 1 is a cross-sectional view of an embodiment of the present invention and its equivalent circuit diagram.
【図２】第１の従来例の断面図とその等価回路図。FIG. 2 is a cross-sectional view of a first conventional example and its equivalent circuit diagram.
【図３】第２の従来例の断面図とその等価回路図。FIG. 3 is a cross-sectional view of a second conventional example and its equivalent circuit diagram.
【図４】第３の従来例の断面図とその等価回路図。FIG. 4 is a sectional view of a third conventional example and its equivalent circuit diagram.
１ ｐ型半導体基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ 低不純物濃度ｎ型拡散層 ６ 高不純物濃度ｎ型拡散層 ７ 高不純物濃度ｐ型拡散層 ８ 層間絶縁膜 ９ ドレイン電極 １０ ソース電極 １１ 高不純物濃度ｎ型拡散層 １２ カソード電極 １３ アノード電極 1 p-type semiconductor substrate 2 field oxide film 3 gate oxide film 4 gate electrode 5 low impurity concentration n-type diffusion layer 6 high impurity concentration n-type diffusion layer 7 high impurity concentration p-type diffusion layer 8 interlayer insulating film 9 drain electrode 10 source electrode 11 High impurity concentration n-type diffusion layer 12 Cathode electrode 13 Anode electrode
Claims (7)
成された第１導電型の高不純物濃度拡散層と、該第１導
電型の高不純物濃度拡散層に近接して前記第１導電型半
導体基板の表面領域内に形成された第２導電型拡散層
と、両拡散層間の半導体基板上にゲート絶縁膜を介して
形成されたゲート電極とを有する保護素子を備えたこと
を特徴とする半導体装置。1. A first-conductivity-type high-impurity-concentration diffusion layer formed in a surface region of a first-conductivity-type semiconductor substrate; A second conductive type diffusion layer formed in a surface region of the semiconductor substrate and a gate electrode formed on the semiconductor substrate between both diffusion layers via a gate insulating film. Semiconductor device.
濃度拡散層と外側の低不純物濃度拡散層との２層構造と
なっていることを特徴とする請求項１記載の半導体装
置。2. The semiconductor device according to claim 1, wherein the second conductivity type diffusion layer has a two-layer structure of an inner high impurity concentration diffusion layer and an outer low impurity concentration diffusion layer.
接地され、前記第２導電型拡散層が外部端子に接続され
ていることを特徴とする請求項１記載の半導体装置。3. The semiconductor device according to claim 1, wherein the first conductivity type high impurity concentration diffusion layer is grounded, and the second conductivity type diffusion layer is connected to an external terminal.
よび前記ゲート電極が接地され、前記第２導電型拡散層
が外部端子に接続されていることを特徴とする請求項１
記載の半導体装置。4. The first conductivity type high impurity concentration diffusion layer and the gate electrode are grounded, and the second conductivity type diffusion layer is connected to an external terminal.
13. The semiconductor device according to claim 1.
よび前記ゲート電極が接地され、前記第２導電型拡散層
が外部端子を介してＭＯＳトランジスタのゲートに接続
されていることを特徴とする請求項１記載の半導体装
置。5. The first conductivity type high impurity concentration diffusion layer and the gate electrode are grounded, and the second conductivity type diffusion layer is connected to the gate of a MOS transistor via an external terminal. The semiconductor device according to claim 1.
よび前記ゲート電極が接地され、前記第２導電型拡散層
が外部端子を介して出力トランジスタのドレインに接続
されていることを特徴とする請求項１記載の半導体装
置。6. The first conductivity type high impurity concentration diffusion layer and the gate electrode are grounded, and the second conductivity type diffusion layer is connected to the drain of the output transistor through an external terminal. The semiconductor device according to claim 1.
素子の耐圧がリーチスルー耐圧によって決定される長さ
に設定されていることを特徴とする請求項１記載の半導
体装置。7. The semiconductor device according to claim 1, wherein the gate length of the gate electrode is set to a length at which the breakdown voltage of the protection element is determined by the reach through breakdown voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341047A JP2546179B2 (en) | 1993-12-10 | 1993-12-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5341047A JP2546179B2 (en) | 1993-12-10 | 1993-12-10 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07161980A JPH07161980A (en) | 1995-06-23 |
| JP2546179B2 true JP2546179B2 (en) | 1996-10-23 |
Family
ID=18342747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5341047A Expired - Fee Related JP2546179B2 (en) | 1993-12-10 | 1993-12-10 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546179B2 (en) |
-
1993
- 1993-12-10 JP JP5341047A patent/JP2546179B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07161980A (en) | 1995-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621234A (en) | Vertical semiconductor device with breakdown voltage improvement region | |
| US6621108B2 (en) | Semiconductor device and the process of manufacturing the semiconductor device | |
| US4697199A (en) | Semiconductor protection device having a bipolar transistor and an auxiliary field effect transistor | |
| JP4122203B2 (en) | Electrostatic charge discharge circuit structure of semiconductor device | |
| JP3851001B2 (en) | ESD protection circuit | |
| US5751042A (en) | Internal ESD protection circuit for semiconductor devices | |
| US5985722A (en) | Method of fabricating electrostatic discharge device | |
| US5504362A (en) | Electrostatic discharge protection device | |
| JPH11274495A (en) | Vdmos transistor | |
| JP3146579B2 (en) | Programmable overvoltage protection circuit | |
| JP2814079B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
| JP2839375B2 (en) | Semiconductor integrated circuit device | |
| JPS6119164A (en) | Supplementary integrated circuit and method of producing same | |
| JP3559075B2 (en) | Polarity reversal protection device for integrated electronic circuits in CMOS technology | |
| JP2001284540A (en) | Semiconductor device and its manufacturing method | |
| JPH0936307A (en) | Mos capacitor | |
| JPS63244874A (en) | Input protective circuit | |
| JP3119902B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2546179B2 (en) | Semiconductor device | |
| JP2737629B2 (en) | Semiconductor device having output circuit of CMOS configuration | |
| JP3123489B2 (en) | Electrostatic protection circuit in semiconductor integrated circuit and method of manufacturing the same | |
| JP2526960B2 (en) | Conduction modulation type MOSFET | |
| JPS60223154A (en) | Semiconductor device | |
| JP4577948B2 (en) | Offset gate field effect transistor | |
| JP2870450B2 (en) | Semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 14 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 16 |
|
| LAPS | Cancellation because of no payment of annual fees |