JP4577948B2

JP4577948B2 - Offset gate field effect transistor

Info

Publication number: JP4577948B2
Application number: JP2000184486A
Authority: JP
Inventors: 順治柏田
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2000-06-20
Filing date: 2000-06-20
Publication date: 2010-11-10
Anticipated expiration: 2020-06-20
Also published as: JP2002009277A

Description

【０００１】
【発明の属する技術分野】
本発明は、オフセット領域（耐圧が必要なトランジスタのアクティブ領域間に設けられる、チャネルが発生し難い、低い不純物濃度と厚い絶縁膜を持った領域）を利用した高耐圧のオフセットゲート型の電界効果トランジスタ（以下「ＦＥＴ」という。）に関するものである。
【０００２】
【従来の技術】
図２（ａ）、（ｂ）は従来のオフセットゲート型ＦＥＴの一例を示す構成図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）のＡ−Ａ線断面図である。
【０００３】
このオフセットゲート型ＦＥＴは、オフセット領域を利用した高耐圧トランジスタであり、Ｎ型シリコン基板１内に、アクティブ領域であるＰ⁺ 不純物層からなるソース領域２とＰ⁺ 不純物層からなるドレイン領域３とが、所定距離隔てて対向して形成されている。ソース領域２とドレイン領域３との間には、ゲート領域４が形成されている。ゲート領域４は、ソース領域２とドレイン領域３との間のシリコン基板１の表面に形成されたゲート酸化膜４ａを有し、このゲート酸化膜４ａ上にゲート電極４ｂが形成されている。
【０００４】
シリコン基板１内には、ソース領域２、ドレイン領域３及びゲート領域４を囲むように、アクティブ領域であるＮ⁺ 不純物層からなるバックゲート領域５が形成されている。バックゲート領域５は、チャネルストッパの機能を有している。
ソース領域２、ドレイン領域３及びゲート領域４とバックゲート領域５との間のシリコン基板１内には、オフセット領域６が形成されている。オフセット領域６は、ソース領域２及びドレイン領域３よりも低濃度のオフセット不純物層であるＰ型オフセット層６ａを有し、このオフセット層６ａ上に、ゲート酸化膜４ａよりも厚いオフセット酸化膜６ｂが形成されている。
【０００５】
ソース領域２、ドレイン領域３、ゲート領域４、バックゲート領域５、及びオフセット領域６上には、全面を覆う絶縁膜７が形成され、この絶縁膜７の所定箇所に複数のコンタクトホール８が開口されている。各コンタクトホール８上にはメタル配線９が形成され、このメタル配線９がコンタクトホール８を介してソース領域２、ドレイン領域３、ゲート領域４、及びバックゲート領域５にそれぞれ電気的に接続されている。メタル配線９上は、パッシベーション膜１０で覆われている。
【０００６】
このようなオフセットゲート型ＦＥＴでは、ドレイン領域３とソース領域２との間にドレイン・ソース間電圧Ｖｄｓを加えると、ドレイン領域３→オフセット層６ａ→ゲート領域４下→オフセット層６ａ→ソース領域２、という経路でドレイン電流Ｉｄが流れる。ゲート領域４とソース領域２との間のＰＮ接合に逆方向電圧を加えると、ＰＮ接合の空乏層が逆方向電圧によって広がり、ドレイン電流Ｉｄの通路（チャネル）が狭くなって電流が流れにくくなる。このため、ゲート・ソース間電圧Ｖｇｓでドレイン電流Ｉｄの大きさを変えることができる。ＦＥＴがオフ状態の時には、チャネル発生を抑制してドレイン電流Ｉｄを遮断することが必要となる。そこで、オフセット領域６を設けてチャネル発生を抑制し、高耐圧化を図っている。
【０００７】
【発明が解決しようとする課題】
しかしながら、従来のオフセットゲート型ＦＥＴやこれを用いた半導体装置では、次の（Ａ）、（Ｂ）のような課題があった。
（Ａ）図２のようなオフセットゲート型ＦＥＴでは、目標とする耐圧が高くなるに従い、アクティブ領域であるソース領域２及びドレイン領域３間におけるオフセット領域６下のチャネル発生を抑えるため、オフセット領域６の幅を広げることで対応してきた。
【０００８】
ところが、高耐圧化のためにオフセット領域６を拡大すると、トランジスタサイズが大きくなり、例えば１枚のウエハを用いて多数のトランジスタを製造する場合、得られるトランジスタ数が少なくなってこのトランジスタを使用した製品の生産性が低下する。また、ソース領域２とゲート領域４の間及びドレイン領域３とゲート領域４の間のオフセット領域６の拡大は、Ｖｄｓ−Ｉｄ特性曲線が大きくなって感度が低下し、ＦＥＴの電気的特性の低下を引き起こす。
【０００９】
そこで、オフセット領域６のサイズを大きくすることなく、ＦＥＴの耐圧を向上させるためには、該オフセット領域６のチャネル発生を抑える必要がある。しかし、これを実現するには、オフセット領域６におけるオフセット層６ａの不純物濃度や酸化膜６ｂの厚みを変える必要があり、ウエハプロセスの変更や追加が必要であった。
【００１０】
（Ｂ）従来のオフセットゲート型ＦＥＴを用いた半導体装置において、例えば、複数のＦＥＴからなる第１のトランジスタ群と、これと同一導電型の複数のＦＥＴからなる第２のトランジスタ群とが、所定距離隔てて半導体基板内に形成されている場合、これらの第１と第２のトランジスタ群の間にチャネルストッパ領域を設けてチャネル発生を抑え、リーク電流を遮断して耐圧を高くすることも行われている。このような場合においても、前記（Ａ）の課題と同様に、チャネルストッパ領域を拡大することなく、チャネルの発生を抑え、半導体装置の耐圧を向上させることが困難であった。
【００１１】
本発明は、前記従来技術のもっていた課題を解決し、オフセット領域等を拡大することなく、チャネル発生を抑え、耐圧を向上させることができるオフセットゲート型ＦＥＴを提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記課題を解決するために、本発明のうちの第１の発明は、オフセットゲート型ＦＥＴにおいて、半導体基板内に所定距離隔てて対向して形成された不純物層からなるソース領域及びドレイン領域と、前記ソ−ス領域と前記ドレイン領域との間の前記半導体基板の表面に形成されたゲート絶縁膜、及び該ゲート絶縁膜上に形成された第１のゲート電極を有するゲート領域と、前記ソース領域、前記ドレイン領域及び前記ゲート領域を囲むように前記半導体基板内に環状に形成された不純物層からなるバックゲート領域と、前記ソース領域、前記ドレイン領域及び前記ゲート領域と前記バックゲート領域との間、かつ、該ソース領域と該ゲート領域との間、及び該ドレイン領域と該ゲート領域との間の前記半導体基板内に形成され、該ソース領域及び該ドレイン領域よりも低濃度のオフセット不純物層と、該オフセット不純物層上に形成され、前記ゲート絶縁膜よりも厚いオフセット絶縁膜とを有するオフセット領域と、前記ソース領域と前記ゲート領域との間、及び前記ドレイン領域と該ゲート領域との間の前記オフセット領域の全て又は一部を覆うように形成され、前記バックゲート領域に電気的に接続された第２のゲート電極と、を備えている。
【００１３】
これにより、ドレイン領域とソース領域との間に電圧を加えると、チャネルが形成されてドレイン電流が流れ、ゲート・ソース間電圧でドレイン電流の大きさが変えられる。ＦＥＴのオフ状態においては、バックゲート電位に保持された第２のゲート電極によってこの下のオフセット領域がオフ状態となり、このオフセット領域のチャネル発生が抑制される。
【００１４】
第２の発明は、オフセットゲート型ＦＥＴにおいて、第１の発明のソース領域、ドレイン領域、ゲート領域、バックゲ−ト領域及びオフセット領域と、前記ソース領域及び前記ドレイン領域の周囲の前記オフセット領域の全て又は一部を覆うように形成され、前記バックゲート領域に電気的に接続された第２のゲート電極と、を備えている。
【００１５】
これにより、ＦＥＴがオフ状態の時に、バックゲート電位に保持された第２のゲート電極により、ソース領域とゲート領域との間がオフ状態になると共に、ドレイン領域とゲート領域との間がオフ状態になり、この第２のゲート電極下のオフセット領域でのチャネル発生が抑制される。さらに、バックゲート電位に保持された第２のゲート電極により、ソース領域とバックゲート領域との間がオフ状態になると共に、ドレイン領域とバックゲート領域との間がオフ状態になり、チャネル発生が抑制される。
【００１６】
第３の発明は、オフセットゲート型ＦＥＴにおいて、第１の発明のソース領域、ドレイン領域、ゲート領域、バックゲ−ト領域及びオフセット領域と、前記ソース領域と前記バックゲート領域との間、及び前記ドレイン領域と該バックゲート領域との間の前記オフセット領域の全て又は一部を覆うように形成され、該バックゲート領域に電気的に接続された第２のゲート電極と、を備えている。
【００１７】
これにより、バックゲート電位に保持された第２のゲート電極により、ソース領域とバックゲート領域との間がオフ状態になると共に、ドレイン領域とバックゲート領域との間がオフ状態になり、チャネル発生が抑制される。
【００２０】
【発明の実施の形態】
（第１の実施形態）
図１（ａ）、（ｂ）は本発明の第１の実施形態を示すオフセットゲート型ＦＥＴの構成図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）のＢ−Ｂ線断面図である。
【００２１】
このオフセットゲート型ＦＥＴでは、半導体基板（例えば、Ｎ型シリコン基板）１１内に、アクティブ領域であるＰ⁺ 不純物層からなるソース領域１２とＰ⁺ 不純物層からなるドレイン領域１３とが、所定距離隔てて対向して形成されている。アクティブ領域であるソース領域１２とドレイン領域１３との間には、ゲート領域１４が形成されている。ゲート領域１４は、ソース領域１２とドレイン領域１３との間のシリコン基板１１の表面に形成されたゲート絶縁膜（例えば、ゲート酸化膜）１４ａを有し、このゲート酸化膜１４ａ上に、ポリシリコン等の第１のゲート電極１４ｂが形成されている。ソース領域１２、ドレイン領域１３及びゲート領域１４を囲むように、シリコン基板１１内に環状のバックゲート領域１５が形成されている。バックゲート領域１５は、Ｎ⁺ 不純物層から成り、チャネルストッパとしての機能を有している。
【００２２】
ソース領域１２、ドレイン領域１３及びゲート領域１４とバックゲート領域１５との間のシリコン基板１１内には、オフセット領域１６が形成されている。オフセット領域１６には、ソース領域１２及びドレイン領域１３よりも低濃度のオフセット不純物層（例えば、Ｐ型オフセット層）１６ａが形成され、このオフセット層１６ａ上に、ゲート酸化膜１４ａよりも厚いオフセット絶縁膜（例えば、酸化膜）１６ｂが形成されている。ソース領域１２とゲート領域１４の間、及びドレイン領域１３とゲート領域１４の間のオフセット領域１６上には、これらのオフセット領域１６の全てまたは一部を覆うようにポリシリコン等の第２のゲート電極１７が形成されている。
【００２３】
ソース領域１２、ドレイン領域１３、ゲート領域１４及びバックゲート領域１５等の全面には、リンシリカ等の絶縁膜１８が形成されている。絶縁膜１８において、ソース領域１２、ドレイン領域１３、ゲート領域１４、バックゲート領域１５及び第２のゲート電極１７上には、コンタクトホール１９が開口されている。コンタクトホール１９上にはアルミニウム等のメタル配線２０が形成され、このメタル配線２０が、コンタクトホール１９を介してソース領域１２、ドレイン領域１３、ゲート領域１４、バックゲート領域１５及び第２のゲート電極１７に電気的に接続されている。さらに、ゲート電極１７の両端は、コンタクトホール１９及びメタル配線２０を介してバックゲート領域１５に電気的に接続されている。メタル配線２０上の全面には、窒化膜等のパッシベーション膜２１が形成されている。
【００２４】
このようなオフセットゲート型ＦＥＴは、例えば、次のようにして製造される。
シリコン基板１１の所定箇所に、ホトリソグラフィ技術を用いてＰ型不純物イオンを打ち込み、複数のオフセット層１６ａを形成する。各オフセット層１６ａ上に、熱酸化等によって膜厚の厚い酸化膜１６ｂをそれぞれ形成する。各酸化膜１６ｂ間に、ゲート酸化膜１４ａを形成する。ホトリソグラフィ技術により、ゲート酸化膜１４ａ上に、ポリシリコン等の第１のゲート電極１４ｂを形成すると共に、ゲート領域１４とソース領域１２及びドレイン領域１３との間の酸化膜１６ｂ上に、ポリシリコン等の第２のゲート電極１７を形成する。
【００２５】
各オフセット領域１６間にＰ⁺ 不純物イオンを打ち込んでソース領域１２及びドレイン領域１３を形成すると共に、Ｎ⁺ 不純物イオンを打ち込んでバックゲート領域１５を形成する。全面に絶縁膜１８を形成し、ソース領域１２、ドレイン領域１３、ゲート電極１４ｂ，１７、及びバックゲート領域１５上に、コンタクトホール１９を開口する。ホトリソグラフィ技術により、各コンタクトホール１９上にメタル配線２０を形成する。その後、全面にパッシベーション膜２１を形成すれば、図１のオフセットゲート型ＦＥＴの製造が終了する。
【００２６】
このようにして製造されたオフセットゲート型ＦＥＴでは、メタル配線２０によってドレイン領域１３とソース領域１２との間に電圧を加えると、ドレイン領域１３→オフセット層１６ａ→ゲート酸化膜１４ａ下→オフセット層１６ａ→ソース領域１２、という経路でドレイン電流Ｉｄが流れ、ゲート・ソース間電圧Ｖｇｓによってドレイン電流Ｉｄの大きさを変えることができる。ソース領域１２とゲート領域１４の間のゲート電極１７、及びドレイン領域１３とゲート領域１４の間のゲート電極１７は、メタル配線２０によってバックゲート領域１５に接続されてバックゲート電位に保持されている。このため、ＦＥＴにおけるソース領域１２及びドレイン領域１３間のオフ状態において、ソース領域１２とゲート領域１４の間は、オフ状態になってチャネル発生が抑制されると共に、ドレイン領域１３とゲート領域１４の間も、オフ状態になってチャネル発生が抑制される。
【００２７】
この第１の実施形態では、次（１）、（２）のような効果がある。
（１）ＦＥＴにおけるソース領域１２及びドレイン領域１３間のオフ状態において、ソース領域１２とゲート領域１４との間のゲート電極１７と、ドレイン領域１３とゲート領域１４との間のゲート電極１７とは、それぞれＦＥＴとして動作してオフ状態になり、これらのゲート電極１７下のチャネル発生を抑制する。このため、ソース領域１２とゲート領域１４との間、及びドレイン領域１３とゲート領域１４との間の耐圧が向上する。逆に、耐圧を一定の値に抑え、ソース領域１２及びゲート領域１４間のオフセット領域１６の長さと、ドレイン領域１３及びゲート領域１４間のオフセット領域１６の長さとを縮小し、トランジスタサイズを小さくすることも可能である。しかも、ゲート電極１７は、ゲート電極１４ｂと同様の材質を用いて同時に形成されるため、ウエハプロセスの変更や追加も必要ない。
【００２８】
（２）ゲート電極１７の電位は、バックゲート領域１５に接続されてバックゲート電位に保持されているので、ＦＥＴのオン／オフ状態に拘らず一定であり、この結果、耐圧の変化も少ない。
【００２９】
（第２の実施形態）
図３（ａ）、（ｂ）は本発明の第２の実施形態を示すオフセットゲート型ＦＥＴの構成図あり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）のＣ−Ｃ線断面図である。この図３では、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００３０】
このオフセットゲート型ＦＥＴでは、図１の第２のゲート電極１７に代えて、平面形状の異なる第２のゲート電極１７Ａが設けられている。第２のゲート電極１７Ａは、オフセット領域１６上のほぼ全面に形成され、ソース領域１２及びゲート領域１４の間、ドレイン領域１３及びゲート領域１４の間、ソース領域１２及びバックゲート領域１５の間、さらにドレイン領域１３及びバックゲート領域１５の間をそれぞれ覆っている。この第２のゲート電極１７Ａは、例えば、第１のゲート電極１４ｂと同様のポリシリコン等の材質を用いて同時に形成される。
ゲート電極１７Ａの周縁は、コンタクトホール１９及びメタル配線２０を介してバックゲート領域１５に電気的に接続されている。その他の構成は、第１の実施形態と同様である。
このオフセットゲート型ＦＥＴでは、第１の実施形態とほぼ同様の作用及び効果を奏する。
【００３１】
さらに、この第２の実施形態のオフセットゲート型ＦＥＴでは、ソース領域１２・ゲート領域１４間及びドレイン領域１３・ゲート領域１４間に加え、ソース領域１２・バックゲート領域１５間及びドレイン領域１３・バックゲート領域１５間のオフセット領域１６が、バックゲート電位に保持された第２のゲート電極１７Ａで覆われている。このため、ＦＥＴにおけるソース領域１２及びドレイン領域１３間のオフ状態において、ソース領域１２・ゲート領域１４間、ドレイン領域１３・ゲート領域１４間、ソース領域１２・バックゲート領域１５間、及びドレイン領域１３・バックゲート領域１５間がそれぞれＦＥＴとして動作してオフ状態になり、これらのゲート電極１７Ａ下のチャネル発生を抑制する。
【００３２】
よって、ソース領域１２・ゲート領域１４間、及びドレイン領域１３・ゲート領域１４間の耐圧が向上すると共に、ソース領域１２・バックゲート領域１５間、及びドレイン領域１３・バックゲート領域１５間の耐圧も向上し、第１の実施形態に比べてＦＥＴの耐圧がより向上する。
【００３３】
（第３の実施形態）
図４（ａ）、（ｂ）は本発明の第３の実施形態を示すオフセットゲート型ＦＥＴの構成図であり、同図（ａ）は平面図、及び同図（ｂ）は同図（ａ）のＤ−Ｄ線断面図である。この図４では、第１の実施形態を示す図１中の要素と共通の要素には共通の符号が付されている。
【００３４】
このオフセットゲート型ＦＥＴでは、図１の第２のゲート電極１７に代えて、平面形状の異なる第２のゲート電極１７Ｂが設けられている。第２のゲート電極１７Ｂは、ソース領域１２・バックゲート領域１５間、及びドレイン領域１３・バックゲート領域１４間のオフセット領域１６を覆っている。この第２のゲート電極１７Ｂは、例えば、第１のゲート電極１４ｂと同様のポリシリコン等の材料を用いて同時に形成される。ゲート電極１７Ｂの周縁は、コンタクトホール１９及びメタル配線２０を介してバックゲート領域１５に電気的に接続されている。
その他の構成は、第１の実施形態と同様である。
【００３５】
この第３の実施形態では、ＦＥＴにおけるソース領域１２及びドレイン領域１３間のオフ状態において、ソース領域１２・バックゲート領域１５間、及びドレイン領域１３・バックゲート領域１５間がそれぞれＦＥＴとして動作してオフ状態になり、これらのゲート電極１７Ｂ下のチャネル発生を抑制する。このため、ソース領域１２・バックゲート領域１５間、及びドレイン領域１３・バックゲート領域１５間の耐圧が向上する。その他は、第１の実施形態とほぼ同様の作用及び効果を奏する。
【００３６】
（第４の実施形態）
図５は、本発明の第４の実施形態を示す半導体装置の概略の平面図である。
この半導体装置は、半導体基板（例えば、Ｐ型シリコン基板）３１を有し、このシリコン基板３１内に、第１のトランジスタ群を構成する面積の大きなＮ型アクティブ領域３２、及び面積の小さなＰ型アクティブ領域３３，３４が形成されている。Ｎ型アクティブ領域３２は、電位Ｖ1 に保持され、この中に複数の第１導電型ＦＥＴ（例えば、Ｎ型ＦＥＴ）が形成されている。Ｎ型アクティブ領域３２の近傍には、接地電位ＧＮＤに保持されたＰ型アクティブ領域３３，３４が形成されている。第１のトランジスタ群から所定距離隔てて、シリコン基板３１内に第２のトランジスタ群が形成されている。第２のトランジスタ群は、電位Ｖ2 に保持された面積の大きなＮ型アクティブ領域３５と、この近傍に配置され、接地電位ＧＮＤに保持された面積の小さなＰ型アクティブ領域３６とで構成されている。Ｎ型アクティブ領域３５内には、複数の第１導電型ＦＥＴ（例えば、Ｎ型ＦＥＴ）が形成されている。
【００３７】
第１及び第２のトランジスタ群の近傍のシリコン基板３１内には、所定の基板電位（例えば、接地電位ＧＮＤ）に保持されたＰ型不純物層からなるＰ型アクティブ領域３７が形成されている。シリコン基板３１上には、第１のトランジスタ群と第２のトランジスタ群との間を遮断するようにポリシリコン等のゲート電極３８が形成されている。ゲート電極３８上の全面には、図示しないリンシリカ等の絶縁膜が形成されている。アクティブ領域３７等の上の絶縁膜には、複数のコンタクトホール３９が開口され、これらのコンタクトホール３９上にアルミニウム等のメタル配線４０が形成されている。ゲート電極３８の一端は、メタル配線４０及びコンタクトホール３９を介してアクティブ領域３７に電気的に接続されている。メタル配線４０上の全面には、図示しない窒化膜等のパッシベーション膜が形成されている。
【００３８】
このような半導体装置では、アクティブ領域３２内に形成された複数のＦＥＴと、アクティブ領域３５内に形成された複数のＦＥＴとが所定の動作を行う。この際、アクティブ領域３２は電位Ｖ1 に保持され、アクティブ領域３５は電位Ｖ2 に保持されており、この電位Ｖ1 とＶ2 に電位差があると、これらのアクティブ領域３２と３５との間にチャネルが形成されてリーク電流が流れるおそれがある。そこで、この第４の実施形態では、アクティブ領域３２と３５との間に、接地電位ＧＮＤに保持されたゲート電極３８を設けている。
【００３９】
このため、ゲート電極３８とこの両側のシリコン基板３１とでＦＥＴが形成され、このＦＥＴがオフ状態になってチャネル発生が抑制され、アクティブ領域３２と３５との間に流れるリーク電流が遮断される。よって、アクティブ領域３２と３５との間の耐圧が向上する。逆に、耐圧を一定の値に抑え、第１のトランジスタ群と第２のトランジスタ群との間隔を縮小し、半導体装置のサイズを小さくすることも可能である。さらに、ゲート電極３８の電位は、アクティブ領域３８に接続されて接地電位ＧＮＤに保持されているので、第１及び第２のトランジスタ群の動作状態に拘らず一定であり、この結果、耐圧の変化も少ないという効果がある。
【００４０】
（第５の実施形態）
図６は、本発明の第５の実施形態を示す半導体装置の概略の平面図である。
この半導体装置では、半導体基板（例えば、Ｐ型シリコン基板）５１を有し、このシリコン基板５１内にＮ型不純物層からなるＮウエル５２が形成されている。Ｎウエル５２内には、第１のトランジスタ群を構成する面積の大きなＰ型アクティブ領域５３と、この近傍に配置された面積の小さなＮ型アクティブ領域５４，５５とが形成されている。Ｐ型アクティブ領域５３は、電位Ｖ1 に保持され、この中に複数の第１導電型ＦＥＴ（例えば、Ｐ型ＦＥＴ）が形成されている。このＰ型アクティブ領域５３の近傍に配置されたＮ型アクティブ領域５４，５５は、電源電位ＶＤＤに保持されている。Ｎウエル５２内には、第１のトランジスタ群から所定距離隔てて第２のトランジスタ群が形成されている。第２のトランジスタ群は、複数の第１導電型ＦＥＴ（例えば、Ｐ型ＦＥＴ）が形成され、電位Ｖ2 に保持された面積の大きなＰ型アクティブ領域５６と、この近傍に形成され、電源電位ＶＤＤに保持された面積の小さなＮ型アクティブ領域５７，５８とで構成されている。
【００４１】
Ｎウエル５２内の第１及び第２のトランジスタ群の近傍には、所定の基板電位（例えば、電源電位ＶＤＤ）に保持されたＮ型不純物層からなるＮ型アクティブ領域５９が形成されている。Ｎウエル５２上には、第１のトランジスタ群と第２のトランジスタ群との間を遮断するようにポリシリコン等のゲート電極６０が形成されている。このゲート電極６０上の全面には、図示しないリンシリカ等の絶縁膜が形成されている。アクティブ領域５９等の上の絶縁膜には、複数のコンタクトホール６１が形成され、これらのコンタクトホール６１上にアルミニウム等のメタル配線６２が形成されている。ゲート電極６０の一端は、メタル配線６２及びコンタクトホール６１を介してアクティブ領域５９に電気的に接続されている。
【００４２】
このような半導体装置では、アクティブ領域５３内に形成された複数のＦＥＴと、アクティブ領域５６内に形成された複数のＦＥＴとが所定の動作を行う。この際、アクティブ領域５３の電位Ｖ1 とアクティブ領域５６の電位Ｖ2 とに電位差がある場合、これらのアクティブ領域５３と５６との間にチャネルが形成されてリーク電流が流れるおそれがある。そこで、この第５の実施形態では、アクティブ領域５３と５６の間に、電源電位ＶＤＤに保持されたゲート電極６０を設けている。
【００４３】
ゲート電極６０とこの両側のＮウエル５２とでＦＥＴが形成され、このＦＥＴがオフ状態になる。このため、アクティブ領域５３と５６との間のチャネル発生が抑制され、リーク電流が遮断される。よって、第４の実施形態とほぼ同様の効果が得られる。
【００４４】
なお、本発明は上記実施形態に限定されず、ＦＥＴや半導体装置の形状、構造、形成材料、あるいは製造方法は、図示以外の種々のものに変更することが可能である。
【００４５】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、ソース領域・ゲート領域間及びドレイン領域・ゲート領域間のオフセット領域の全てまたは一部を、バックゲート電位に保持された第２のゲート電極で覆うようにしたので、ソース領域とドレイン領域の間がオフ状態になる時に、バックゲート電位に保持された第２のゲート電極によってこの下のオフセット領域がオフ状態となり、チャネル発生を抑制できる。このため、ソース領域・ゲート領域間、及びドレイン領域・ゲート領域間の耐圧が向上する。逆に、耐圧を一定の値に抑え、ソース領域・ゲート領域間のオフセット領域の長さと、ドレイン領域・ゲート領域間のオフセット領域の長さとを縮小し、トランジスタサイズを小さくすることも可能である。しかも、第２のゲート電極を、例えば、第１のゲート電極と同様の材質を用いて同時に形成すれば、ウエハプロセスの変更や追加も必要ない。さらに、第２のゲート電極の電位は、バックゲート領域に接続されてバックゲート電位に保持されているので、ＦＥＴのオン／オフ状態に拘らず一定であり、この結果、耐圧の変化も少ない。
【００４６】
第２の発明によれば、ソース領域及びドレイン領域の周囲のオフセット領域の全てまたは一部を、バックゲート電位に保持された第２のゲート電極で覆うようにしたので、第１の発明とほぼ同様の効果が得られる。さらに、第２のゲート電極により、ソース領域・バック領域間、及びドレイン領域・バックゲート領域間のオフセット領域を覆うようにしたので、この間のチャネル発生を抑制でき、耐圧をより向上できる。
【００４７】
第３の発明によれば、ソース領域・バックゲート領域間、及びドレイン領域・バックゲート領域間のオフセット領域の全てまたは一部を、バックゲート電位に保持された第２のゲート電極で覆うようにしたので、ソース領域・バックゲート領域間、及びドレイン領域・バックゲート領域間のオフセット領域のチャネル発生を抑制でき、この間の耐圧を向上できる。さらに、第１の発明とほぼ同様の効果も得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すオフセットゲート型ＦＥＴの構成図である。
【図２】従来のオフセットゲート型ＦＥＴの構成図である。
【図３】本発明の第２の実施形態を示すオフセットゲート型ＦＥＴの構成図である。
【図４】本発明の第３の実施形態を示すオフセットゲート型ＦＥＴの構成図である。
【図５】本発明の第４の実施形態を示す半導体装置の概略の平面図である。
【図６】本発明の第５の実施形態を示す半導体装置の概略の平面図である。
【符号の説明】
１１，３１Ｎ型シリコン基板
１２ソース領域
１３ドレイン領域
１４ゲート領域
１４ａゲート酸化膜
１４ｂ第１のゲート電極
１５バックゲート領域
１６オフセット領域
１６ａＰ型オフセット層
１６ｂオフセット酸化膜
１７，１７Ａ，１７Ｂ第２のゲート電極
１９，３９，６１コンタクトホール
２０，４０，６２メタル配線
３２，３５，５９Ｎ型アクティブ領域
３７，５３，５６Ｐ型アクティブ領域
３８，６０ゲート電極
５１Ｐ型シリコン基板
５２Ｎウエル[0001]
BACKGROUND OF THE INVENTION
The present invention provides a high withstand voltage offset gate type electric field effect using an offset region (a region having a low impurity concentration and a thick insulating film, which is provided between active regions of a transistor requiring a withstand voltage and does not easily generate a channel). Transistor (hereinafter referred to as “FET”) In It is related.
[0002]
[Prior art]
FIGS. 2A and 2B are configuration diagrams showing an example of a conventional offset gate type FET. FIG. 2A is a plan view, and FIG. 2B is an AA view of FIG. It is line sectional drawing.
[0003]
This offset gate type FET is a high breakdown voltage transistor using an offset region, and an active region P in the N-type silicon substrate 1 is used. ⁺ Source region 2 made of an impurity layer and P ⁺ A drain region 3 made of an impurity layer is formed to face the drain region 3 at a predetermined distance. A gate region 4 is formed between the source region 2 and the drain region 3. The gate region 4 has a gate oxide film 4a formed on the surface of the silicon substrate 1 between the source region 2 and the drain region 3, and a gate electrode 4b is formed on the gate oxide film 4a.
[0004]
In the silicon substrate 1, N which is an active region so as to surround the source region 2, the drain region 3 and the gate region 4. ⁺ A back gate region 5 made of an impurity layer is formed. The back gate region 5 has a channel stopper function.
An offset region 6 is formed in the silicon substrate 1 between the source region 2, the drain region 3 and the gate region 4 and the back gate region 5. The offset region 6 has a P-type offset layer 6a which is an offset impurity layer having a lower concentration than the source region 2 and the drain region 3, and an offset oxide film 6b thicker than the gate oxide film 4a is formed on the offset layer 6a. Is formed.
[0005]
On the source region 2, drain region 3, gate region 4, back gate region 5, and offset region 6, an insulating film 7 that covers the entire surface is formed, and a plurality of contact holes 8 are opened at predetermined positions of the insulating film 7. Has been. A metal wiring 9 is formed on each contact hole 8, and the metal wiring 9 is electrically connected to the source region 2, the drain region 3, the gate region 4, and the back gate region 5 through the contact hole 8. Yes. The metal wiring 9 is covered with a passivation film 10.
[0006]
In such an offset gate FET, when a drain-source voltage Vds is applied between the drain region 3 and the source region 2, the drain region 3 → the offset layer 6a → the gate region 4 below → the offset layer 6a → the source region 2 The drain current Id flows through the path. When a reverse voltage is applied to the PN junction between the gate region 4 and the source region 2, the depletion layer of the PN junction spreads due to the reverse voltage, and the path (channel) of the drain current Id is narrowed so that current does not flow easily. . For this reason, the magnitude of the drain current Id can be changed by the gate-source voltage Vgs. When the FET is in the off state, it is necessary to suppress the channel generation and cut off the drain current Id. In view of this, the offset region 6 is provided to suppress the generation of channels and to increase the breakdown voltage.
[0007]
[Problems to be solved by the invention]
However, conventional offset gate FETs and semiconductor devices using the same have the following problems (A) and (B).
(A) In the offset gate type FET as shown in FIG. 2, as the target breakdown voltage increases, the offset region 6 is suppressed in order to suppress channel generation under the offset region 6 between the source region 2 and the drain region 3 which are active regions. We have dealt with by expanding the width of.
[0008]
However, when the offset region 6 is enlarged to increase the breakdown voltage, the transistor size increases. For example, when a large number of transistors are manufactured using one wafer, the number of transistors obtained is reduced and this transistor is used. Product productivity decreases. In addition, the enlargement of the offset region 6 between the source region 2 and the gate region 4 and between the drain region 3 and the gate region 4 increases the Vds-Id characteristic curve, lowers the sensitivity, and decreases the electrical characteristics of the FET. cause.
[0009]
Therefore, in order to improve the breakdown voltage of the FET without increasing the size of the offset region 6, it is necessary to suppress the channel generation in the offset region 6. However, in order to realize this, it is necessary to change the impurity concentration of the offset layer 6a and the thickness of the oxide film 6b in the offset region 6, and it is necessary to change or add a wafer process.
[0010]
(B) Using a conventional offset gate type FET In a semiconductor device, for example, when a first transistor group composed of a plurality of FETs and a second transistor group composed of a plurality of FETs of the same conductivity type are formed in a semiconductor substrate at a predetermined distance. In addition, a channel stopper region is provided between the first and second transistor groups to suppress channel generation, cut off leakage current, and increase breakdown voltage. Even in such a case, similarly to the problem (A), it is difficult to suppress the generation of channels and increase the breakdown voltage of the semiconductor device without enlarging the channel stopper region.
[0011]
The present invention solves the above-described problems of the prior art and can suppress channel generation and increase the breakdown voltage without expanding the offset region and the like. FET The purpose is to provide.
[0012]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, a first invention of the present invention is an offset gate type FET, wherein a source region and a drain region made of an impurity layer facing each other at a predetermined distance in a semiconductor substrate, A gate region having a gate insulating film formed on a surface of the semiconductor substrate between the source region and the drain region, a first gate electrode formed on the gate insulating film, and the source region A back gate region formed of an impurity layer formed in an annular shape in the semiconductor substrate so as to surround the drain region and the gate region, and between the source region, the drain region, and the gate region and the back gate region. And between the source region and the gate region and between the drain region and the gate region. An offset region formed in the semiconductor substrate, having an offset impurity layer having a lower concentration than the source region and the drain region, and an offset insulating film formed on the offset impurity layer and thicker than the gate insulating film And covering all or part of the offset region between the source region and the gate region and between the drain region and the gate region and electrically connected to the back gate region. And a second gate electrode.
[0013]
Thus, when a voltage is applied between the drain region and the source region, a channel is formed and a drain current flows, and the magnitude of the drain current is changed by the gate-source voltage. In the off state of the FET, the offset region below is turned off by the second gate electrode held at the back gate potential, and the occurrence of a channel in the offset region is suppressed.
[0014]
According to a second aspect of the present invention, in the offset gate type FET, all of the source region, the drain region, the gate region, the back gate region and the offset region of the first aspect of the invention, and all of the offset regions around the source region and the drain region. Or a second gate electrode formed so as to cover a portion and electrically connected to the back gate region.
[0015]
As a result, when the FET is turned off, the second gate electrode held at the back gate potential turns off the source region and the gate region, and turns off the drain region and the gate region. Thus, channel generation in the offset region under the second gate electrode is suppressed. Further, the second gate electrode held at the back gate potential turns off between the source region and the back gate region, and turns off between the drain region and the back gate region. It is suppressed.
[0016]
A third invention is an offset gate type FET, wherein the source region, drain region, gate region, back gate region and offset region of the first invention, between the source region and the back gate region, and the drain A second gate electrode formed so as to cover all or part of the offset region between the region and the back gate region, and electrically connected to the back gate region.
[0017]
As a result, the second gate electrode held at the back gate potential turns off the source region and the back gate region, and turns off the drain region and the back gate region. Is suppressed.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
FIGS. 1A and 1B are configuration diagrams of an offset gate type FET showing a first embodiment of the present invention. FIG. 1A is a plan view, and FIG. It is a BB line sectional view of).
[0021]
In this offset gate type FET, a semiconductor substrate (for example, an N type silicon substrate) 11 has an active region P, ⁺ Source region 12 made of an impurity layer and P ⁺ A drain region 13 made of an impurity layer is formed to face the drain region 13 at a predetermined distance. A gate region 14 is formed between the source region 12 and the drain region 13 which are active regions. The gate region 14 has a gate insulating film (for example, a gate oxide film) 14a formed on the surface of the silicon substrate 11 between the source region 12 and the drain region 13, and polysilicon is formed on the gate oxide film 14a. A first gate electrode 14b is formed. An annular back gate region 15 is formed in the silicon substrate 11 so as to surround the source region 12, the drain region 13, and the gate region 14. The back gate region 15 is N ⁺ It consists of an impurity layer and has a function as a channel stopper.
[0022]
An offset region 16 is formed in the silicon substrate 11 between the source region 12, the drain region 13 and the gate region 14 and the back gate region 15. In the offset region 16, an offset impurity layer (for example, a P-type offset layer) 16a having a concentration lower than that of the source region 12 and the drain region 13 is formed. On the offset layer 16a, offset insulation thicker than the gate oxide film 14a is formed. A film (for example, an oxide film) 16b is formed. On the offset region 16 between the source region 12 and the gate region 14 and on the offset region 16 between the drain region 13 and the gate region 14, a second gate such as polysilicon is covered so as to cover all or part of these offset regions 16. An electrode 17 is formed.
[0023]
An insulating film 18 such as phosphorous silica is formed on the entire surface of the source region 12, the drain region 13, the gate region 14, the back gate region 15, and the like. In the insulating film 18, a contact hole 19 is opened on the source region 12, the drain region 13, the gate region 14, the back gate region 15, and the second gate electrode 17. A metal wiring 20 such as aluminum is formed on the contact hole 19, and the metal wiring 20 is connected to the source region 12, the drain region 13, the gate region 14, the back gate region 15, and the second gate electrode through the contact hole 19. 17 is electrically connected. Furthermore, both ends of the gate electrode 17 are electrically connected to the back gate region 15 via the contact hole 19 and the metal wiring 20. A passivation film 21 such as a nitride film is formed on the entire surface of the metal wiring 20.
[0024]
Such an offset gate type FET is manufactured as follows, for example.
A plurality of offset layers 16 a are formed by implanting P-type impurity ions into a predetermined portion of the silicon substrate 11 using a photolithography technique. A thick oxide film 16b is formed on each offset layer 16a by thermal oxidation or the like. A gate oxide film 14a is formed between the oxide films 16b. A first gate electrode 14b such as polysilicon is formed on the gate oxide film 14a by photolithography, and polysilicon is formed on the oxide film 16b between the gate region 14 and the source region 12 and the drain region 13. A second gate electrode 17 such as is formed.
[0025]
P between each offset region 16 ⁺ Impurity ions are implanted to form the source region 12 and the drain region 13, and N ⁺ Impurity ions are implanted to form the back gate region 15. An insulating film 18 is formed on the entire surface, and contact holes 19 are opened on the source region 12, the drain region 13, the gate electrodes 14 b and 17, and the back gate region 15. Metal wiring 20 is formed on each contact hole 19 by photolithography. Thereafter, when the passivation film 21 is formed on the entire surface, the manufacture of the offset gate FET of FIG. 1 is completed.
[0026]
In the offset gate type FET manufactured as described above, when a voltage is applied between the drain region 13 and the source region 12 by the metal wiring 20, the drain region 13 → the offset layer 16a → below the gate oxide film 14a → the offset layer 16a. The drain current Id flows along the path of the source region 12, and the magnitude of the drain current Id can be changed by the gate-source voltage Vgs. The gate electrode 17 between the source region 12 and the gate region 14 and the gate electrode 17 between the drain region 13 and the gate region 14 are connected to the back gate region 15 by the metal wiring 20 and are held at the back gate potential. . For this reason, in the off state between the source region 12 and the drain region 13 in the FET, the channel between the source region 12 and the gate region 14 is turned off to suppress channel generation, and the drain region 13 and the gate region 14 In the meantime, the channel is turned off to suppress channel generation.
[0027]
The first embodiment has the following effects (1) and (2).
(1) In the OFF state between the source region 12 and the drain region 13 in the FET, the gate electrode 17 between the source region 12 and the gate region 14 and the gate electrode 17 between the drain region 13 and the gate region 14 are , Each operates as a FET and is turned off to suppress the generation of channels under these gate electrodes 17. For this reason, the breakdown voltage between the source region 12 and the gate region 14 and between the drain region 13 and the gate region 14 is improved. Conversely, the breakdown voltage is suppressed to a constant value, the length of the offset region 16 between the source region 12 and the gate region 14 and the length of the offset region 16 between the drain region 13 and the gate region 14 are reduced, and the transistor size is reduced. It is also possible to do. Moreover, since the gate electrode 17 is simultaneously formed using the same material as the gate electrode 14b, there is no need to change or add to the wafer process.
[0028]
(2) Since the potential of the gate electrode 17 is connected to the back gate region 15 and held at the back gate potential, it is constant regardless of the on / off state of the FET, and as a result, the change in breakdown voltage is small.
[0029]
(Second Embodiment)
FIGS. 3A and 3B are configuration diagrams of an offset gate type FET showing a second embodiment of the present invention. FIG. 3A is a plan view, and FIG. It is a CC sectional view taken on the line. In FIG. 3, elements common to the elements in FIG. 1 illustrating the first embodiment are denoted by common reference numerals.
[0030]
In this offset gate type FET, a second gate electrode 17A having a different planar shape is provided instead of the second gate electrode 17 of FIG. The second gate electrode 17A is formed on almost the entire surface of the offset region 16, between the source region 12 and the gate region 14, between the drain region 13 and the gate region 14, between the source region 12 and the back gate region 15, Further, the space between the drain region 13 and the back gate region 15 is covered. The second gate electrode 17A is simultaneously formed using, for example, a material such as polysilicon similar to that of the first gate electrode 14b.
The peripheral edge of the gate electrode 17 </ b> A is electrically connected to the back gate region 15 through the contact hole 19 and the metal wiring 20. Other configurations are the same as those of the first embodiment.
This offset gate type FET has substantially the same operations and effects as those of the first embodiment.
[0031]
Further, in the offset gate type FET of the second embodiment, in addition to between the source region 12 and the gate region 14 and between the drain region 13 and the gate region 14, between the source region 12 and the back gate region 15 and between the drain region 13 and the back region 13. The offset region 16 between the gate regions 15 is covered with a second gate electrode 17A held at the back gate potential. Therefore, in the off state between the source region 12 and the drain region 13 in the FET, between the source region 12 and the gate region 14, between the drain region 13 and the gate region 14, between the source region 12 and the back gate region 15, and the drain region 13 The regions between the back gate regions 15 operate as FETs and are turned off, thereby suppressing the generation of channels under these gate electrodes 17A.
[0032]
Accordingly, the breakdown voltage between the source region 12 and the gate region 14 and between the drain region 13 and the gate region 14 is improved, and the breakdown voltage between the source region 12 and the back gate region 15 and between the drain region 13 and the back gate region 15 is also increased. As a result, the withstand voltage of the FET is further improved as compared with the first embodiment.
[0033]
(Third embodiment)
4 (a) and 4 (b) are configuration diagrams of an offset gate type FET showing a third embodiment of the present invention. FIG. 4 (a) is a plan view and FIG. 4 (b) is a diagram (a). It is a DD line sectional view of). In FIG. 4, elements common to the elements in FIG. 1 illustrating the first embodiment are denoted by common reference numerals.
[0034]
In this offset gate type FET, a second gate electrode 17B having a different planar shape is provided instead of the second gate electrode 17 of FIG. The second gate electrode 17 </ b> B covers the offset region 16 between the source region 12 and the back gate region 15 and between the drain region 13 and the back gate region 14. The second gate electrode 17B is formed at the same time using a material such as polysilicon similar to that of the first gate electrode 14b. The peripheral edge of the gate electrode 17 </ b> B is electrically connected to the back gate region 15 through the contact hole 19 and the metal wiring 20.
Other configurations are the same as those of the first embodiment.
[0035]
In the third embodiment, in the off state between the source region 12 and the drain region 13 in the FET, the source region 12 and the back gate region 15 and the drain region 13 and the back gate region 15 operate as FETs, respectively. The off state is established, and the generation of channels under these gate electrodes 17B is suppressed. For this reason, the breakdown voltage between the source region 12 and the back gate region 15 and between the drain region 13 and the back gate region 15 is improved. The other operations and effects are almost the same as those of the first embodiment.
[0036]
(Fourth embodiment)
FIG. 5 is a schematic plan view of a semiconductor device showing a fourth embodiment of the present invention.
This semiconductor device has a semiconductor substrate (for example, a P-type silicon substrate) 31, and in this silicon substrate 31, an N-type active region 32 having a large area constituting the first transistor group and a P-type having a small area. Active regions 33 and 34 are formed. The N-type active region 32 is held at the potential V1, and a plurality of first conductivity type FETs (for example, N-type FETs) are formed therein. P-type active regions 33 and 34 held at the ground potential GND are formed in the vicinity of the N-type active region 32. A second transistor group is formed in the silicon substrate 31 at a predetermined distance from the first transistor group. The second transistor group is composed of an N-type active region 35 having a large area held at the potential V2 and a P-type active region 36 having a small area disposed in the vicinity thereof and held at the ground potential GND. . In the N-type active region 35, a plurality of first conductivity type FETs (for example, N-type FETs) are formed.
[0037]
A P-type active region 37 made of a P-type impurity layer held at a predetermined substrate potential (for example, ground potential GND) is formed in the silicon substrate 31 in the vicinity of the first and second transistor groups. A gate electrode 38 such as polysilicon is formed on the silicon substrate 31 so as to cut off between the first transistor group and the second transistor group. An insulating film such as phosphor silica (not shown) is formed on the entire surface of the gate electrode 38. A plurality of contact holes 39 are opened in the insulating film on the active region 37 and the like, and a metal wiring 40 such as aluminum is formed on the contact holes 39. One end of the gate electrode 38 is electrically connected to the active region 37 through the metal wiring 40 and the contact hole 39. A passivation film such as a nitride film (not shown) is formed on the entire surface of the metal wiring 40.
[0038]
In such a semiconductor device, the plurality of FETs formed in the active region 32 and the plurality of FETs formed in the active region 35 perform a predetermined operation. At this time, the active region 32 is held at the potential V1, and the active region 35 is held at the potential V2. If there is a potential difference between the potentials V1 and V2, a channel is formed between the active regions 32 and 35. Leakage current may flow. Therefore, in the fourth embodiment, the gate electrode 38 held at the ground potential GND is provided between the active regions 32 and 35.
[0039]
For this reason, an FET is formed by the gate electrode 38 and the silicon substrate 31 on both sides thereof, and the FET is turned off to suppress channel generation, and the leakage current flowing between the active regions 32 and 35 is cut off. . Therefore, the breakdown voltage between the active regions 32 and 35 is improved. Conversely, it is possible to reduce the size of the semiconductor device by suppressing the breakdown voltage to a constant value, reducing the distance between the first transistor group and the second transistor group. Further, since the potential of the gate electrode 38 is connected to the active region 38 and is held at the ground potential GND, it is constant regardless of the operating state of the first and second transistor groups. There is also an effect that there is little.
[0040]
(Fifth embodiment)
FIG. 6 is a schematic plan view of a semiconductor device showing a fifth embodiment of the present invention.
This semiconductor device has a semiconductor substrate (for example, a P-type silicon substrate) 51, and an N well 52 made of an N-type impurity layer is formed in the silicon substrate 51. In the N well 52, a P-type active region 53 having a large area constituting the first transistor group and N-type active regions 54 and 55 having a small area disposed in the vicinity thereof are formed. The P-type active region 53 is held at the potential V1, and a plurality of first conductivity type FETs (for example, P-type FETs) are formed therein. The N-type active regions 54 and 55 arranged in the vicinity of the P-type active region 53 are held at the power supply potential VDD. A second transistor group is formed in the N well 52 at a predetermined distance from the first transistor group. The second transistor group is formed with a plurality of first conductivity type FETs (for example, P type FETs), a P type active region 56 having a large area held at the potential V2, and a power supply potential VDD. And N-type active regions 57 and 58 having a small area.
[0041]
In the vicinity of the first and second transistor groups in the N well 52, an N-type active region 59 made of an N-type impurity layer held at a predetermined substrate potential (for example, the power supply potential VDD) is formed. A gate electrode 60 made of polysilicon or the like is formed on the N well 52 so as to cut off between the first transistor group and the second transistor group. An insulating film such as phosphor silica (not shown) is formed on the entire surface of the gate electrode 60. A plurality of contact holes 61 are formed in the insulating film on the active region 59 and the like, and a metal wiring 62 such as aluminum is formed on the contact holes 61. One end of the gate electrode 60 is electrically connected to the active region 59 through the metal wiring 62 and the contact hole 61.
[0042]
In such a semiconductor device, the plurality of FETs formed in the active region 53 and the plurality of FETs formed in the active region 56 perform a predetermined operation. At this time, if there is a potential difference between the potential V1 of the active region 53 and the potential V2 of the active region 56, a channel may be formed between the active regions 53 and 56, and a leakage current may flow. Therefore, in the fifth embodiment, the gate electrode 60 held at the power supply potential VDD is provided between the active regions 53 and 56.
[0043]
An FET is formed by the gate electrode 60 and the N wells 52 on both sides thereof, and the FET is turned off. For this reason, the channel generation between the active regions 53 and 56 is suppressed, and the leakage current is cut off. Therefore, substantially the same effect as in the fourth embodiment can be obtained.
[0044]
In addition, this invention is not limited to the said embodiment, The shape of a FET or a semiconductor device, a structure, a formation material, or a manufacturing method can be changed into various things other than illustration.
[0045]
【The invention's effect】
As described above in detail, according to the first invention, the second gate in which all or part of the offset region between the source region and the gate region and between the drain region and the gate region is held at the back gate potential. Since the electrode is covered, when the gap between the source region and the drain region is turned off, the offset region below this is turned off by the second gate electrode held at the back gate potential, and channel generation can be suppressed. . For this reason, the breakdown voltage between the source region and the gate region and between the drain region and the gate region is improved. Conversely, it is possible to reduce the transistor size by suppressing the breakdown voltage to a constant value and reducing the length of the offset region between the source region and the gate region and the length of the offset region between the drain region and the gate region. . In addition, if the second gate electrode is formed at the same time using the same material as the first gate electrode, for example, no change or addition of the wafer process is required. Furthermore, since the potential of the second gate electrode is connected to the back gate region and held at the back gate potential, it is constant regardless of the on / off state of the FET, and as a result, the change in breakdown voltage is small.
[0046]
According to the second invention, all or part of the offset region around the source region and the drain region is covered with the second gate electrode held at the back gate potential. Similar effects can be obtained. Furthermore, since the second gate electrode covers the offset region between the source region and the back region and between the drain region and the back gate region, the generation of a channel during this period can be suppressed, and the breakdown voltage can be further improved.
[0047]
According to the third invention, all or part of the offset region between the source region and the back gate region and between the drain region and the back gate region is covered with the second gate electrode held at the back gate potential. As a result, the occurrence of channels in the offset region between the source region and the back gate region and between the drain region and the back gate region can be suppressed, and the breakdown voltage can be improved. Furthermore, substantially the same effect as the first invention can be obtained.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an offset gate type FET showing a first embodiment of the present invention.
FIG. 2 is a configuration diagram of a conventional offset gate type FET.
FIG. 3 is a configuration diagram of an offset gate type FET showing a second embodiment of the present invention.
FIG. 4 is a configuration diagram of an offset gate type FET showing a third embodiment of the present invention.
FIG. 5 is a schematic plan view of a semiconductor device showing a fourth embodiment of the present invention.
FIG. 6 is a schematic plan view of a semiconductor device showing a fifth embodiment of the present invention.
[Explanation of symbols]
11,31 N-type silicon substrate
12 Source region
13 Drain region
14 Gate area
14a Gate oxide film
14b First gate electrode
15 Backgate area
16 Offset area
16a P-type offset layer
16b Offset oxide film
17, 17A, 17B Second gate electrode
19, 39, 61 Contact hole
20, 40, 62 Metal wiring
32, 35, 59 N-type active region
37, 53, 56 P-type active area
38,60 gate electrode
51 P-type silicon substrate
52 N-well

Claims

A source region and a drain region made of an impurity layer formed facing each other at a predetermined distance in the semiconductor substrate;
A gate insulating film formed on the surface of the semiconductor substrate between the source region and the drain region, and a gate region having a first gate electrode formed on the gate insulating film;
A back gate region comprising an impurity layer formed in an annular shape in the semiconductor substrate so as to surround the source region, the drain region and the gate region;
In the semiconductor substrate between the source region, the drain region and the gate region and the back gate region, between the source region and the gate region, and between the drain region and the gate region. An offset region having an offset impurity layer formed at a lower concentration than the source region and the drain region, and an offset insulating film formed on the offset impurity layer and thicker than the gate insulating film;
A first electrode is formed so as to cover all or part of the offset region between the source region and the gate region and between the drain region and the gate region, and is electrically connected to the back gate region. Two gate electrodes;
An offset gate type field effect transistor comprising:

The source region, drain region, gate region, back gate region and offset region according to claim 1;
A second gate electrode formed so as to cover all or part of the offset region around the source region and the drain region and electrically connected to the back gate region;
An offset gate type field effect transistor comprising:

The source region, drain region, gate region, back gate region and offset region according to claim 1;
It is formed so as to cover all or part of the offset region between the source region and the back gate region and between the drain region and the back gate region, and is electrically connected to the back gate region. A second gate electrode;
An offset gate type field effect transistor comprising: