JP2545962B2 - Ａｔｍスイッチ方式 - Google Patents
Ａｔｍスイッチ方式Info
- Publication number
- JP2545962B2 JP2545962B2 JP1060089A JP1060089A JP2545962B2 JP 2545962 B2 JP2545962 B2 JP 2545962B2 JP 1060089 A JP1060089 A JP 1060089A JP 1060089 A JP1060089 A JP 1060089A JP 2545962 B2 JP2545962 B2 JP 2545962B2
- Authority
- JP
- Japan
- Prior art keywords
- atm
- switch network
- output
- input
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、通信におけるスイッチ網に関し、特に、非
同期転送モード（Asynchronous Transfer Mode:ATM）に
より入力されるフレームをスイッチするATMスイッチに
関する。
同期転送モード（Asynchronous Transfer Mode:ATM）に
より入力されるフレームをスイッチするATMスイッチに
関する。
ATMスイッチは、データ部分とスイッチの出力端子を
指示するヘッダ部分とを含むフレーム構造の信号を１単
位（ATMフレームと呼ぶ）とし、上記ATMフレームを、ス
イッチの複数の入力端子に、並列に同期して入力する
と、ヘッダ部分で指示された出力端子に上記ATMフレー
ムが出力されるものである。
指示するヘッダ部分とを含むフレーム構造の信号を１単
位（ATMフレームと呼ぶ）とし、上記ATMフレームを、ス
イッチの複数の入力端子に、並列に同期して入力する
と、ヘッダ部分で指示された出力端子に上記ATMフレー
ムが出力されるものである。
従来、この種のATMスイッチは、論理的に意味のある
１リンク、すなわちバーチャル・サーキット毎に入力端
子と出力端子とが決まると、入力端子と出力端子をつな
ぐスイッチ網内の転送経路が固定され、このバーチャル
・サーキットのATMフレームは必ず、同じ入力端子と、
スイッチ網内の同じ転送経路、同じ出力端子を経由して
運ばれる。
１リンク、すなわちバーチャル・サーキット毎に入力端
子と出力端子とが決まると、入力端子と出力端子をつな
ぐスイッチ網内の転送経路が固定され、このバーチャル
・サーキットのATMフレームは必ず、同じ入力端子と、
スイッチ網内の同じ転送経路、同じ出力端子を経由して
運ばれる。
従来のATMスイッチの構成例を示す第３図を参照すれ
ば、スイッチ網は多数の単位格子スイッチ11,21,31,41
およびバッファ12,22,32,42から構成されるが、この単
位格子スイッチにおいて、同じ出力端子に出るATMフレ
ームが同時に２つ以上重なる場合は、いずれか１つのAT
Mフレームだけが出力され、他のATMフレームはバッファ
に出力端子が空きになるまで待ち合わせを行う。
ば、スイッチ網は多数の単位格子スイッチ11,21,31,41
およびバッファ12,22,32,42から構成されるが、この単
位格子スイッチにおいて、同じ出力端子に出るATMフレ
ームが同時に２つ以上重なる場合は、いずれか１つのAT
Mフレームだけが出力され、他のATMフレームはバッファ
に出力端子が空きになるまで待ち合わせを行う。
ところが、このスイッチ網に入力するトラヒックに片
寄りがあり、同じ単位格子スイッチにおいて、ATMフレ
ームを同時に出力しようとすることが繰り返し起きる
と、その単位格子スイッチのバッファが溢れてしまい、
このためにトラヒック量は多くないにもかかわらず、ス
イッチ網全体の処理能力が損なわれてしまうという問題
点があった。
寄りがあり、同じ単位格子スイッチにおいて、ATMフレ
ームを同時に出力しようとすることが繰り返し起きる
と、その単位格子スイッチのバッファが溢れてしまい、
このためにトラヒック量は多くないにもかかわらず、ス
イッチ網全体の処理能力が損なわれてしまうという問題
点があった。
本発明のATMスイッチ方式は、複数の入力端子と複数
の出力端子とが任意の組合せで接続され、これらの各入
力端子から同時にはいった非同期転送モード（ATM）フ
レームを、別々の重複しない出力端子に割当てる分配ス
イッチ網と、この分配スイッチ網の入力端子と出力端子
との接続の組合せの１つをランダムに選択して、定期的
に変更する組合せパターン変更回路と、前記の分配スイ
ッチ網の後段に接続され、この分配スイッチ網の出力を
入力とし、入力したATMフレームのヘッダ部の指示に従
って指定された出力端子へとATMフレームを運ぶ選択ス
イッチ網とを有している。
の出力端子とが任意の組合せで接続され、これらの各入
力端子から同時にはいった非同期転送モード（ATM）フ
レームを、別々の重複しない出力端子に割当てる分配ス
イッチ網と、この分配スイッチ網の入力端子と出力端子
との接続の組合せの１つをランダムに選択して、定期的
に変更する組合せパターン変更回路と、前記の分配スイ
ッチ網の後段に接続され、この分配スイッチ網の出力を
入力とし、入力したATMフレームのヘッダ部の指示に従
って指定された出力端子へとATMフレームを運ぶ選択ス
イッチ網とを有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
分配スイッチ網10は、入力端子1,入力端子2,…，入力端
子Ｎまでの入力端子にそれぞれ接続される入力端子101,
102,…,10Nと、スイッチ制御回路40の出力42に接続され
る入力端子12と、出力端子111,112,…,11Nとを有する。
また選択スイッチ網20は、分配スイッチ網10の出力端子
111,112,…,111Nにそれぞれ接続される入力端子201,20
2,…,20Nと、出力端子51,52,…,5Nにそれぞれ接続され
る出力端子211,212,…,21Nを有している。組み合せパタ
ーン変更回路はパターン番号発生回路30とスイッチ制御
回路40とから構成され、スイッチ制御回路40はパターン
番号発生回路30の出力31に入力端子41を介して接続され
ている。
分配スイッチ網10は、入力端子1,入力端子2,…，入力端
子Ｎまでの入力端子にそれぞれ接続される入力端子101,
102,…,10Nと、スイッチ制御回路40の出力42に接続され
る入力端子12と、出力端子111,112,…,11Nとを有する。
また選択スイッチ網20は、分配スイッチ網10の出力端子
111,112,…,111Nにそれぞれ接続される入力端子201,20
2,…,20Nと、出力端子51,52,…,5Nにそれぞれ接続され
る出力端子211,212,…,21Nを有している。組み合せパタ
ーン変更回路はパターン番号発生回路30とスイッチ制御
回路40とから構成され、スイッチ制御回路40はパターン
番号発生回路30の出力31に入力端子41を介して接続され
ている。
第２図に示すように、各入力端子１〜Ｎに同時に到着
したATMフレームは、番号１〜Ｎの置換群の中の１つに
従って与えられる入力端子101〜10Nと出力端子111〜11N
の対応により、出力端子111〜11Nに出力される。たとえ
ば、Ｎ＝４のとき、置換が（1,3,2,4）であれば、入力
端子101が出力端子111に、入力端子102が出力端子113
に、入力端子103が出力端子112に、入力端子104が出力
端子114に、対応する。したがって、各入力端子が重複
なく全ての出力端子に割当てられる。
したATMフレームは、番号１〜Ｎの置換群の中の１つに
従って与えられる入力端子101〜10Nと出力端子111〜11N
の対応により、出力端子111〜11Nに出力される。たとえ
ば、Ｎ＝４のとき、置換が（1,3,2,4）であれば、入力
端子101が出力端子111に、入力端子102が出力端子113
に、入力端子103が出力端子112に、入力端子104が出力
端子114に、対応する。したがって、各入力端子が重複
なく全ての出力端子に割当てられる。
この置換のパターンは周期的に変更される。最短の周
期はATMフレームの到着間隔の最短値（第２図におけるA
TMフレーム１周期）である。このパターンはランダム
に、あるいは、順番に繰り返してパターン番号発生回路
30で選ばれる。たとえば、128通りのパターンをランダ
ムに使用する場合には、パターン番号発生回路30は０か
ら127迄の数字をランダムに発生する。スイッチ制御回
路40は読みだし専用メモリ（Read Only Memory:ROM）か
ら構成され、パターン番号の指示するROM内の番地（０
〜127）の記憶内容を読みだし、これを分配スイッチ網1
0に送る。前記ROM内の１アドレスの記憶内容は、前記置
換の内容を具体的に指示するものであり、分配スイッチ
網10の各出力端子111〜11Nに対応して接続される入力端
子番号（101〜10Nの内の１つ）Ｎ個である。こうして指
定されたスイッチ接続を分配スイッチ網10が実現する。
このスイッチ接続は、パターン番号発生回路30からの出
力が変更されるごとに、変更される。
期はATMフレームの到着間隔の最短値（第２図におけるA
TMフレーム１周期）である。このパターンはランダム
に、あるいは、順番に繰り返してパターン番号発生回路
30で選ばれる。たとえば、128通りのパターンをランダ
ムに使用する場合には、パターン番号発生回路30は０か
ら127迄の数字をランダムに発生する。スイッチ制御回
路40は読みだし専用メモリ（Read Only Memory:ROM）か
ら構成され、パターン番号の指示するROM内の番地（０
〜127）の記憶内容を読みだし、これを分配スイッチ網1
0に送る。前記ROM内の１アドレスの記憶内容は、前記置
換の内容を具体的に指示するものであり、分配スイッチ
網10の各出力端子111〜11Nに対応して接続される入力端
子番号（101〜10Nの内の１つ）Ｎ個である。こうして指
定されたスイッチ接続を分配スイッチ網10が実現する。
このスイッチ接続は、パターン番号発生回路30からの出
力が変更されるごとに、変更される。
置換のパターンは端子数がＮの時、N!通りあるが、N!
通りの全てを使用する必要はなく、この内の１部分であ
ってもよい。このように、分配スイッチ網10の置換のパ
ターンは、到着するATMフレームのヘッダ部分の内容と
は無関係に決定されるので、到着するATMフレームのト
ラヒック特性に偏りがあっても、トラヒックは平均化さ
れ選択スイッチ網20の各入力端子に分散化して入力され
る。
通りの全てを使用する必要はなく、この内の１部分であ
ってもよい。このように、分配スイッチ網10の置換のパ
ターンは、到着するATMフレームのヘッダ部分の内容と
は無関係に決定されるので、到着するATMフレームのト
ラヒック特性に偏りがあっても、トラヒックは平均化さ
れ選択スイッチ網20の各入力端子に分散化して入力され
る。
分配スイッチ網から出力されたATMフレームは、選択
スイッチ網20に入力される。選択スイッチ網20ではATM
フレームのヘッダ部分に従い、ヘッダの指示が、たとえ
ば、５であれば出力端子215に、Ｎであれば出力端子21N
に、このATMフレームを出力する。途中で同一方向に向
かうATMフレームが衝突する場合には、どれか１つを通
過させ、他のATMフレームはバッファメモリに一時蓄積
し、そのあと続いて蓄積したATMフレームを送出する。
スイッチ網20に入力される。選択スイッチ網20ではATM
フレームのヘッダ部分に従い、ヘッダの指示が、たとえ
ば、５であれば出力端子215に、Ｎであれば出力端子21N
に、このATMフレームを出力する。途中で同一方向に向
かうATMフレームが衝突する場合には、どれか１つを通
過させ、他のATMフレームはバッファメモリに一時蓄積
し、そのあと続いて蓄積したATMフレームを送出する。
以上説明したように、本発明は、複数の入力端子から
ATMフレームが同時に入力される場合、各入力端子を別
々の重複しない出力端子に割当てる接続パターンを発生
し、かつ、この接続パターンを定期的に変更する、パタ
ーン変更回路により制御される分配スイッチ網に前記AT
Mフレームを通すことにより、ATMフレームのトラヒック
特性の偏りをなくすことができる。この結果として、こ
の後段に接続され、分配スイッチ網から出力された上記
ATMフレームのヘッダ部分の指示にしたがって、指定さ
れた出力端子へとこれらATMフレームを運ぶ選択スイッ
チ網において、ATMフレームのトラヒックの偏りに起因
する衝突確率を減少させるとともに、選択スイッチ網で
必要なバッファメモリの量を減少させる効果がある。
ATMフレームが同時に入力される場合、各入力端子を別
々の重複しない出力端子に割当てる接続パターンを発生
し、かつ、この接続パターンを定期的に変更する、パタ
ーン変更回路により制御される分配スイッチ網に前記AT
Mフレームを通すことにより、ATMフレームのトラヒック
特性の偏りをなくすことができる。この結果として、こ
の後段に接続され、分配スイッチ網から出力された上記
ATMフレームのヘッダ部分の指示にしたがって、指定さ
れた出力端子へとこれらATMフレームを運ぶ選択スイッ
チ網において、ATMフレームのトラヒックの偏りに起因
する衝突確率を減少させるとともに、選択スイッチ網で
必要なバッファメモリの量を減少させる効果がある。
第１図は、本発明の一実施例を示すブロック図、第２図
は、本発明の一実施例でのATMフレームの構成図、第３
図は、従来のATMスイッチの構成例である。 １〜Ｎ……入力端子、10……分配スイッチ網、20……選
択スイッチ網、30……パターン発生回路、40……スイッ
チ制御回路、51〜5N……出力端子。
は、本発明の一実施例でのATMフレームの構成図、第３
図は、従来のATMスイッチの構成例である。 １〜Ｎ……入力端子、10……分配スイッチ網、20……選
択スイッチ網、30……パターン発生回路、40……スイッ
チ制御回路、51〜5N……出力端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−135039（ＪＰ，Ａ) 特開 平３−70332（ＪＰ，Ａ) 特開 昭63−39234（ＪＰ，Ａ) 電子情報通信学会論文誌Ｂ−▲Ｉ▼, Ｖｏｌ．Ｊ72−Ｂ−▲Ｉ▼，Ｎｏ．11, ｐｐ．1028−1033，1989年11月 電子情報通信学会技術研究報告，ＣＳ 87−51（昭62−７−16) Ｒ．Ｊ．ＭｃＭｉｌｌｅｎ，“Ａ ｓ ｕｒｖｅｙ ｏｆ ｉｎｔｅｒｃｏｎｎ ｅｃｔｉｏｎ ｎｅｔｗｏｒｋｓ”，Ｇ ＬＯＢＥＣＯＭ’84 Ｐａｐｅｒ５．１ ｐ．105−113，1984年
Claims (1)
- 【請求項１】複数の入力端子と複数の出力端子とが任意
の組合せで接続され、これらの各入力端子から同時には
いった非同期転送モード（ATM）フレームを、別々の重
複しない出力端子に割当てる分配スイッチ網と、 この分配スイッチ網の入力端子と出力端子との接続の組
合せの１つをランダムに選択して、定期的に変更する組
合せパターン変更回路と、 前記分配スイッチ網の後段に接続され、この分配スイッ
チ網の出力を入力とし、入力した前記ATMフレームのヘ
ッダ部の指示に従って指定された出力端子へと前記ATM
フレームを運ぶ選択スイッチ網と、 を有していることを特徴とするATMスイッチ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060089A JP2545962B2 (ja) | 1989-01-18 | 1989-01-18 | Ａｔｍスイッチ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1060089A JP2545962B2 (ja) | 1989-01-18 | 1989-01-18 | Ａｔｍスイッチ方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02190056A JPH02190056A (ja) | 1990-07-26 |
| JP2545962B2 true JP2545962B2 (ja) | 1996-10-23 |
Family
ID=11754736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1060089A Expired - Lifetime JP2545962B2 (ja) | 1989-01-18 | 1989-01-18 | Ａｔｍスイッチ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2545962B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04247880A (ja) * | 1991-01-25 | 1992-09-03 | Matsushita Electric Ind Co Ltd | 半田コート方法 |
| US5313458A (en) * | 1991-06-03 | 1994-05-17 | Fujitsu Limited | Traffic control system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63135039A (ja) * | 1986-11-26 | 1988-06-07 | Nippon Telegr & Teleph Corp <Ntt> | 待ち合わせ形スイツチ網の経路選択制御方法 |
-
1989
- 1989-01-18 JP JP1060089A patent/JP2545962B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| Ｒ．Ｊ．ＭｃＭｉｌｌｅｎ，"Ａｓｕｒｖｅｙｏｆｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎｎｅｔｗｏｒｋｓ"，ＧＬＯＢＥＣＯＭ’８４Ｐａｐｅｒ５．１ｐ．１０５−１１３，１９８４年 |
| 電子情報通信学会技術研究報告，ＣＳ８７−５１（昭６２−７−１６） |
| 電子情報通信学会論文誌Ｂ−▲Ｉ▼，Ｖｏｌ．Ｊ７２−Ｂ−▲Ｉ▼，Ｎｏ．１１，ｐｐ．１０２８−１０３３，１９８９年１１月 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02190056A (ja) | 1990-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU678471B2 (en) | Multicast virtual circuit switch using cell recycling | |
| US5457679A (en) | Channel sharing and memory sharing in a packet switching system | |
| CA2112136C (en) | Broadband input buffered atm switch | |
| EP0471344B1 (en) | Traffic shaping method and circuit | |
| Scheideler | Universal routing strategies for interconnection networks | |
| US6915372B2 (en) | Methods and apparatus for managing traffic through a buffered crossbar switch fabric | |
| AU686294B2 (en) | Message routing | |
| JP2000513541A (ja) | Ａｔｍネットワークにおけるマルチポイント・ツー・ポイント通信のための方法及び装置 | |
| EP0917783B1 (en) | Addressable, high speed counter array | |
| JP2545962B2 (ja) | Ａｔｍスイッチ方式 | |
| US5724353A (en) | Self-routing switch method and circuit for an ATM switch | |
| JPH077520A (ja) | ローカルネットワークおよびブリッジ素子 | |
| JPH04215347A (ja) | 非同期時分割多重伝送装置およびスイッチ素子 | |
| JP2000049860A (ja) | パケット交換装置 | |
| JPH07183897A (ja) | 空間分割交換マトリクスの入力へ接続するための入力待ち行列システム | |
| JPH0787456B2 (ja) | 自己ル−チング交換機 | |
| JP2545990B2 (ja) | Ａｔｍスイッチ方式 | |
| JPH0234060A (ja) | 非同期転送モード交換分配接続方式 | |
| JP4015358B2 (ja) | マルチキャスト通信中継方式 | |
| JP3079068B2 (ja) | Ａｔｍスイッチ | |
| JP2756604B2 (ja) | 自己ルーチングスイッチ網 | |
| JP3113856B2 (ja) | Ａｔｍスイッチ | |
| JPH05160852A (ja) | Ａｔｍクロスコネクト装置 | |
| JPH08237270A (ja) | 同報セル処理装置およびａｔｍスイッチ装置 | |
| JPH11252086A (ja) | セル分割形ａｔｍスイッチ |