JP2541823B2 - Ceramic wiring board - Google Patents

Ceramic wiring board

Info

Publication number
JP2541823B2
JP2541823B2 JP62168123A JP16812387A JP2541823B2 JP 2541823 B2 JP2541823 B2 JP 2541823B2 JP 62168123 A JP62168123 A JP 62168123A JP 16812387 A JP16812387 A JP 16812387A JP 2541823 B2 JP2541823 B2 JP 2541823B2
Authority
JP
Japan
Prior art keywords
layer
wiring
wiring board
strength
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62168123A
Other languages
Japanese (ja)
Other versions
JPS6411394A (en
Inventor
裕司 藤中
茂俊 桑本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP62168123A priority Critical patent/JP2541823B2/en
Publication of JPS6411394A publication Critical patent/JPS6411394A/en
Application granted granted Critical
Publication of JP2541823B2 publication Critical patent/JP2541823B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はセラミック配線基板に関し、より詳細には、
高密度の回路基板、半導体パッケージ等に用いられるセ
ラミック配線基板の改良に関する。
TECHNICAL FIELD The present invention relates to a ceramic wiring board, and more specifically,
The present invention relates to improvement of ceramic wiring boards used for high-density circuit boards, semiconductor packages, and the like.

〔従来技術〕[Prior art]

従来セラミック配線基板における配線パターンの形成
に当たってはグリーンシート表面に高融点金属の導体ペ
ーストをスクリーン印刷法により厚膜印刷した後に焼成
する厚膜方法が採用されている。
Conventionally, in forming a wiring pattern on a ceramic wiring board, a thick film method in which a conductor paste of a refractory metal is printed on the surface of a green sheet by a screen printing method and then baked is employed.

また、このような配線基板に対し、リードピンやヒー
トシンク等の金具を取り付ける場合には、前記配線層に
銀ロウ等のロウ材でロウ付けする方法が採用されてい
る。
Further, in the case of attaching a metal fitting such as a lead pin or a heat sink to such a wiring board, a method of brazing to the wiring layer with a brazing material such as silver brazing is employed.

近年に至り、セラミック配線基板はLSIなどの集積回
路等と同様に配線パターンの高密度化が要求されつつあ
ることから、厚膜方法に代わりイオンプレーティング
法、スパッタ法等を用いた薄膜方法が提案されている。
In recent years, a ceramic wiring board is required to have a high density wiring pattern like an integrated circuit such as an LSI. Therefore, a thin film method using an ion plating method, a sputtering method or the like is used instead of the thick film method. Proposed.

この薄膜方法は、具体的にはセラミック基板表面にT
i,Cr等の接着層、およびAg,Cu,Ni,Pd等のバリア層の薄
膜層をスパッタリング等によって設け、これらの層をフ
ォトリソグラフィによって配線パターンを形成したの
ち、主導体層としてAuメッキ層を施すことにより高密度
の配線層を形成するものである。
Specifically, this thin film method is applied to the surface of a ceramic substrate with T
An adhesive layer such as i, Cr and a thin film layer of a barrier layer such as Ag, Cu, Ni, Pd, etc. are provided by sputtering, etc., and a wiring pattern is formed on these layers by photolithography, and then an Au plating layer is used as a main conductor layer. Is applied to form a high-density wiring layer.

〔本発明が解決しようとする問題点〕 しかしながら、このような従来の技術で、薄膜から成
る高密度の配線基板に対し、リードピン、ヒートシンク
等の取付けを行う場合、種々の不都合が生じる。即ち、
上記の薄膜の導体では銀ロウ等のロウ条件例えば還元雰
囲気、500〜1000℃の条件において、配線層の各層間の
熱膨張率の差により歪みが生じ、また各層間で金属原子
の相互熱拡散によって各層の物性が変化し配線層の変
色、ふくれ、はがれ等の欠陥が生じていた。また、配線
層の接着層とバリア層の組合せによっては熱拡散方向が
一方向的となりどちらかの層に空洞(カーケンドールボ
イド)が生成され、膜強度が低下する等の不都合が生じ
ていた。
[Problems to be Solved by the Present Invention] However, when the lead pins, the heat sink, and the like are attached to the high-density wiring board made of a thin film by such a conventional technique, various problems occur. That is,
In the above thin-film conductor, under brazing conditions such as silver brazing, for example, in a reducing atmosphere, at 500 to 1000 ° C., distortion occurs due to the difference in coefficient of thermal expansion between layers of the wiring layer, and mutual thermal diffusion of metal atoms between the layers. As a result, the physical properties of each layer were changed, and defects such as discoloration, swelling, and peeling of the wiring layer occurred. Further, depending on the combination of the adhesive layer and the barrier layer of the wiring layer, the heat diffusion direction becomes unidirectional, and cavities (Kirkandall voids) are generated in either layer, which causes a problem such as a decrease in film strength.

さらに、リードピン等を銀ロウ付した後、さらにNiメ
ッキ等の金属膜を形成した場合、設けた金属膜の膜応力
によって強度が極端に低下するといった問題が生じてい
た。
Furthermore, when a lead pin or the like is brazed with silver and then a metal film such as Ni plating is further formed, there arises a problem that the strength is extremely lowered due to the film stress of the provided metal film.

〔発明の目的〕[Object of the Invention]

よって、本発明の主たる目的は上記の問題点を解決す
ることにあり、具体的には、リードピン、ヒートシンク
等が取付け可能でしかも優れた膜強度を有する薄膜の配
線層を設けたセラミック配線基板を提供するにあり、そ
れにより高密度のセラミック配線基板を提供しようとす
るものである。
Therefore, the main object of the present invention is to solve the above-mentioned problems. Specifically, a ceramic wiring substrate provided with a thin-film wiring layer to which lead pins, heat sinks, etc. can be attached and which has excellent film strength is provided. The present invention aims to provide a high density ceramic wiring board.

〔問題点を解決するための手段〕[Means for solving problems]

本発明者等は上記の問題に対し研究を重ねた結果、リ
ードピン、ヒートシンク等の金具取付を必要とする配線
基板に対し、配線層の構造を接着層、バリア層および主
導体層の3層構造とし、接着層をTi、バリア層をTiとW
との合金、主導体層をCuを主体として構成することによ
り、ロウ付熱処理条件に対して優れた耐熱性を示し、且
つ配線層自体にリードピン等の銀ロウ付が可能で銀ロウ
付後の金属膜形成に際しても膜強度低下の小さい優れた
膜強度を有する配線層が形成されることを見い出した。
As a result of repeated studies on the above problems, the inventors of the present invention have found that a wiring board having a three-layer structure including an adhesive layer, a barrier layer, and a main conductor layer is used for a wiring board that requires mounting of metal fittings such as a lead pin and a heat sink. And the adhesive layer is Ti and the barrier layer is Ti and W
, And the main conductor layer mainly composed of Cu shows excellent heat resistance under the brazing heat treatment conditions, and the wiring layer itself can be silver brazed such as lead pins. It was found that a wiring layer having an excellent film strength with a small decrease in film strength is formed even when forming a metal film.

〔実施例〕〔Example〕

第1図は本発明におけるセラミック配線基板の配線層
の断面図である。本発明における配線層は基本的に3層
構造から成るものである。即ち、セラミック基板1上に
は、イオンプレーティング法、スパッタ法等公知の気相
成長法によって接着層2およびバリア層3が設けられ、
さらに主導体層4が設けられる。接着層2はセラミック
基板1との接着性を向上させるためのものでありバリア
層3は接着層2と主導体層4間の相互拡散を防ぐために
設けられるものである。
FIG. 1 is a sectional view of a wiring layer of a ceramic wiring board according to the present invention. The wiring layer in the present invention basically has a three-layer structure. That is, the adhesive layer 2 and the barrier layer 3 are provided on the ceramic substrate 1 by a known vapor phase growth method such as an ion plating method and a sputtering method.
Further, the main conductor layer 4 is provided. The adhesive layer 2 is for improving the adhesiveness with the ceramic substrate 1, and the barrier layer 3 is provided for preventing mutual diffusion between the adhesive layer 2 and the main conductor layer 4.

本発明によれば、接着層2としてTiを用い、バリア層
3としてTiとWとの合金から構成し、且つ主導体層4と
してCuを用いることが重要である。
According to the present invention, it is important to use Ti for the adhesive layer 2, an alloy of Ti and W for the barrier layer 3, and Cu for the main conductor layer 4.

即ち、上記構成によれば、接着層2とバリア層3間の
熱膨張率が類似し、且つ熱拡散が生じ難い金属であるこ
とにより、金属取付時におけるロウ付等の過酷な熱処理
条件においても、各層間での歪発生、相互熱拡散が防止
され、変色、ふくれ、はがれ、密着不良のない耐熱性に
優れた配線層を得ることができる。
That is, according to the above configuration, the adhesive layer 2 and the barrier layer 3 are similar in coefficient of thermal expansion and are unlikely to cause thermal diffusion, so that even under severe heat treatment conditions such as brazing during metal attachment. Thus, it is possible to obtain a wiring layer having excellent heat resistance, in which distortion between layers is prevented from occurring and mutual heat diffusion is prevented, and discoloration, swelling, peeling, and adhesion failure do not occur.

しかもバリア層3としてTiとWとから構成することに
よりバリア層自体の柔軟性が高められ、表面膜の内部応
力を吸収でき、それにより、銀ロウ付後の金属膜形成に
際しても優れた膜強度が得られるのである。
Moreover, since the barrier layer 3 is composed of Ti and W, the flexibility of the barrier layer itself is enhanced, and the internal stress of the surface film can be absorbed, so that the film strength is excellent even when the metal film is formed after the silver brazing. Is obtained.

なお、バリア層におけるTi−W合金の組成はTi含有量
が0.2乃至30重量%、特に3乃至18重量%であることが
望ましく、Ti含有量が0.2重量%を下回ると接着層であ
るTi層との密着強度が低下し、30重量%を越えると膜硬
度が増加し、その上に形成された膜の内部応力を緩和し
にくくなる傾向にある。
The composition of the Ti-W alloy in the barrier layer is desired to have a Ti content of 0.2 to 30% by weight, particularly 3 to 18% by weight. When the Ti content is less than 0.2% by weight, the Ti layer as an adhesive layer is used. Adhesion strength with and decreases above 30% by weight, the hardness of the film increases, and the internal stress of the film formed thereon tends to be difficult to relax.

さらに、主導体層は、Cuを主体とするものであるが、
Cuの層上にAu,Pt,Pd,Niを設け、これを主導体層とする
こともできる。
Further, the main conductor layer is mainly composed of Cu,
It is also possible to provide Au, Pt, Pd, and Ni on the Cu layer and use this as the main conductor layer.

本発明における配線層の各層の厚みは、各々の目的を
十分に達成し得る程度に形成されるべきであって、詳細
には接着層が0.01〜1.0μm、特に0.03〜0.5μm、バリ
ア層が0.1〜5μm、特に0.5〜2μm、主導体層が0.1
〜10μm、特に0.5〜5μmが望ましく、配線層全体の
厚みが0.2〜16μmであることが好ましい。
The thickness of each layer of the wiring layer in the present invention should be formed to such an extent that each purpose can be sufficiently achieved. Specifically, the adhesive layer is 0.01 to 1.0 μm, particularly 0.03 to 0.5 μm, and the barrier layer is 0.1 to 5 μm, especially 0.5 to 2 μm, the main conductor layer is 0.1
˜10 μm, especially 0.5 to 5 μm is desirable, and the total thickness of the wiring layer is preferably 0.2 to 16 μm.

本発明における配線基板の具体的な製造方法として
は、洗浄されたセラミック基板上に真空蒸着法あるいは
スパッタ法により所定の厚みのTiから成る接着層を設け
る。
As a specific method for manufacturing a wiring board in the present invention, an adhesive layer made of Ti and having a predetermined thickness is provided on a cleaned ceramic substrate by a vacuum deposition method or a sputtering method.

次に同様な手段により、バリア層としてTiとWの合金
から成る層を設ける。この合金層の形成は例えばTiとW
が所定の割合に調製された合金ターゲットを用いたスパ
ッタリングにより容易に形成することができる。バリア
層の形成後、引き続き、スパッタリングによりCuの主導
体層を設ける。
Next, a layer made of an alloy of Ti and W is provided as a barrier layer by the same means. This alloy layer is formed, for example, with Ti and W.
Can be easily formed by sputtering using an alloy target prepared in a predetermined ratio. After forming the barrier layer, a Cu main conductor layer is subsequently provided by sputtering.

その後、フォトリソグラフィー等によって配線パター
ンを形成し、還元雰囲気、例えば湿式水素あるいは加湿
フォーミングガス(H2/N2)中で700〜1050℃で金具を銀
ロウ付する。
Then, a wiring pattern is formed by photolithography or the like, and the metal fitting is brazed with silver at 700 to 1050 ° C. in a reducing atmosphere such as wet hydrogen or humidified forming gas (H 2 / N 2 ).

その後、所望によりAu,Pt,Pd等の貴金属層を酸化防
止、半田濡れ性、ワイヤボンディング性を向上させるこ
とを目的として設けることにより完成する。
After that, if desired, a noble metal layer such as Au, Pt, or Pd is provided for the purpose of preventing oxidation, improving solder wettability, and wire bonding property, thereby completing the process.

本発明を次の例で説明する。 The invention is illustrated by the following example.

実施例 ・試料の作成 洗浄したAl2O3質焼結体から成る基板表面にスパッタ
リング法によって該基板上にTiの接着層およびTi−W合
金のバリア層およびCuの主導体層を第1表に従って設け
た。その後、フォトリソグラフィによって1×1mmのド
ットパターン加工を行った。
Example-Preparation of sample An adhesive layer of Ti, a barrier layer of Ti-W alloy and a main conductor layer of Cu were formed on the surface of a substrate made of a cleaned Al 2 O 3 based sintered material by sputtering. Set up according to. Then, 1 × 1 mm dot pattern processing was performed by photolithography.

得られたサンプルに対して下記の方法でろう付け強
度、膜強度を測定した。
The brazing strength and the film strength of the obtained sample were measured by the following methods.

(ろう付強度) 得られたサンプルのドット部にKovar製金具を銀ロウ
付(BAg−8またはAg)を用いて850〜1030℃の熱処理
(湿式アームガス雰囲気)を10分間行ってロウ付を行っ
た後、1μmのNiおよび2μmAuをメッキによって設け
た。次に該金具を垂直方向に引張り、金具の配線層に対
する引張強度を測定した。
(Brazing strength) Kovar metal fittings were brazed to the dots of the obtained sample using silver brazing (BAg-8 or Ag) at 850 to 1030 ° C for 10 minutes (wet arm gas atmosphere). Then, 1 μm of Ni and 2 μm Au were provided by plating. Next, the metal fitting was pulled in the vertical direction, and the tensile strength of the metal fitting to the wiring layer was measured.

(膜強度) 得られた、各サンプルを還元雰囲気中で850〜1030℃
の熱処理を10分間行なった後、ドット部に1μmのNi層
と2μmのAu層を順次設けた。そしてドット部に測定用
金具を半田付し、該金具を垂直に引張り、その引張り強
度を測定した。
(Film strength) Each of the obtained samples was subjected to a reducing atmosphere at 850 to 1030 ° C.
After 10 minutes of heat treatment, a 1 μm Ni layer and a 2 μm Au layer were sequentially formed on the dot portion. Then, a metal fitting for measurement was soldered to the dot portion, the metal fitting was pulled vertically, and the tensile strength was measured.

第1表によれば、従来における配線基板構成の一例と
してTi−Pd−Au系(No.31)およびTi−Ni−Au系(No.3
2)では膜強度が1Kg/mm2以下であるのに対し、本発明の
試料は優れた強度を示した。本発明の試料によれば、バ
リア層中のTiの含有量によって強度が変わることが認め
られ、Tiの含有量が0.2乃至30重量%、特に3乃至18重
量%で優れた強度を示すことが判る。各層厚に関して
は、あまり大きな差はないが接着層が0.01〜1.0μm、
バリア層が0.1〜5μm、主導体層が0.1〜10μmの範囲
を逸脱すると強度が低下する傾向にある。
According to Table 1, Ti-Pd-Au system (No. 31) and Ti-Ni-Au system (No. 3) are examples of conventional wiring board configurations.
In 2), the film strength was 1 Kg / mm 2 or less, whereas the sample of the present invention showed excellent strength. According to the sample of the present invention, it was confirmed that the strength varies depending on the Ti content in the barrier layer, and the Ti content of 0.2 to 30% by weight, particularly 3 to 18% by weight, shows excellent strength. I understand. There is not much difference in the thickness of each layer, but the adhesive layer is 0.01-1.0 μm,
When the barrier layer deviates from the range of 0.1 to 5 μm and the main conductor layer deviates from the range of 0.1 to 10 μm, the strength tends to decrease.

因に、配線層がTi(0.05μm)−Mo(1.5μm)/Cu
(0.5μm)−Ni(0.5μm)においても優れた強度を示
し、この系においてろう付強度(金具取付後メッキな
し)で5.26Kg/mm2の強度を有するが、本実施例のように
Ni−Auメッキを行うと、3.49Kg/mm2とその強度低下が著
しいのに対し、本発明の試料はいずれも低下が小さいも
のであった。
The wiring layer is Ti (0.05 μm) -Mo (1.5 μm) / Cu.
(0.5 μm) -Ni (0.5 μm) also shows excellent strength, and this system has a brazing strength (without plating after mounting metal fittings) of 5.26 Kg / mm 2 , but like this example.
When Ni-Au plating was performed, the strength was remarkably decreased to 3.49 Kg / mm 2 , whereas the samples of the present invention showed a small decrease.

〔発明の効果〕〔The invention's effect〕

以上詳述したように本発明のセラミック配線基板は配
線層を前述した特定の金属から成る複合層から構成する
ことによってセラミック製の半導体収納用パッケージ等
のリードピン、ヒートシンク等の金具の配線層への取付
けを必要とするような配線基板への適用に際し、金具の
ろう付時の過酷な熱処理工程、例えば還元雰囲気での50
0〜1030℃の条件において配線層の各層間での歪発生、
相互熱拡散が抑制されることにより、配線層の変色、ふ
くれ、はがれ等を防止することができるとともにセラミ
ック基板との密着性を向上させることができる。また、
リードピン等の表面にメッキ等による金属層を形成する
場合においても、配線層の強度の低化を防止し、優れた
強度を維持することができる。これにより、配線層への
直接リードピン等の金具のロウ付および金属層の形成が
可能となるため、高密度の半導体パッケージを効率良く
製造することができる。
As described in detail above, in the ceramic wiring board of the present invention, by forming the wiring layer from the composite layer made of the above-mentioned specific metal, the wiring layer of the metal such as the lead pin and the heat sink of the ceramic semiconductor storage package can be formed. When applying to a wiring board that requires mounting, a harsh heat treatment process when brazing metal fittings, such as 50 in a reducing atmosphere
Strain generation between each layer of the wiring layer under the condition of 0 ~ 1030 ℃,
By suppressing the mutual heat diffusion, discoloration, swelling, peeling, etc. of the wiring layer can be prevented and the adhesion with the ceramic substrate can be improved. Also,
Even when a metal layer is formed on the surface of a lead pin or the like by plating or the like, it is possible to prevent the strength of the wiring layer from being lowered and maintain excellent strength. This enables brazing of metal fittings such as lead pins and the formation of a metal layer directly on the wiring layer, so that a high-density semiconductor package can be efficiently manufactured.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明のセラミック配線基板における配線層の
断面図である。 1……セラミック基板 2……接着層 3……バリア層 4……主導体層
FIG. 1 is a sectional view of a wiring layer in a ceramic wiring board of the present invention. 1 ... Ceramic substrate 2 ... Adhesive layer 3 ... Barrier layer 4 ... Main conductor layer

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】セラミック基板上にTiから成る接着層と、
TiとWとの合金から成るバリア層と、Cuを主体とする主
導電層とを順次設けて成る配線層を具備したセラミック
配線基板。
1. An adhesive layer made of Ti on a ceramic substrate,
A ceramic wiring board having a wiring layer formed by sequentially providing a barrier layer made of an alloy of Ti and W and a main conductive layer mainly containing Cu.
JP62168123A 1987-07-06 1987-07-06 Ceramic wiring board Expired - Lifetime JP2541823B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62168123A JP2541823B2 (en) 1987-07-06 1987-07-06 Ceramic wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62168123A JP2541823B2 (en) 1987-07-06 1987-07-06 Ceramic wiring board

Publications (2)

Publication Number Publication Date
JPS6411394A JPS6411394A (en) 1989-01-13
JP2541823B2 true JP2541823B2 (en) 1996-10-09

Family

ID=15862275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62168123A Expired - Lifetime JP2541823B2 (en) 1987-07-06 1987-07-06 Ceramic wiring board

Country Status (1)

Country Link
JP (1) JP2541823B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6225453B2 (en) 2012-05-24 2017-11-08 日亜化学工業株式会社 Semiconductor device

Also Published As

Publication number Publication date
JPS6411394A (en) 1989-01-13

Similar Documents

Publication Publication Date Title
US5156903A (en) Multilayer ceramic substrate and manufacture thereof
JP3834351B2 (en) Ceramic circuit board
JP3336741B2 (en) Metal thin film laminated ceramic substrate
JP2760107B2 (en) Surface structure of ceramic substrate and method of manufacturing the same
JP2541823B2 (en) Ceramic wiring board
JPH0957487A (en) Brazing filler metal
JPH08102570A (en) Ceramic circuit board
JP4557398B2 (en) Electronic element
JP3167796B2 (en) Ceramic circuit board
JP2762007B2 (en) Metal thin film laminated ceramic substrate
JP3493310B2 (en) Multilayer wiring board
JP2524129B2 (en) Ceramic wiring board
JPS62291153A (en) Ceramic circuit substrate
JPS62291154A (en) Ceramic circuit substrate
JPH05201777A (en) Ceramic-metal joined body
JPH0760882B2 (en) Brazing method
JP4683768B2 (en) Wiring board
JP3512617B2 (en) Electronic components
JPH0615434B2 (en) Method for metallizing aluminum nitride
JP3898482B2 (en) Wiring board
JP3015491B2 (en) AlN substrate
JPS62222054A (en) Formation of thin metallic film on sintered silicon carbide body
JPS60198761A (en) Soldering method
JPS6196754A (en) Substrate provided with pin
JP2525232B2 (en) Ceramic package and method of manufacturing the same

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term