JP2535815B2 - Ｃｒｔディスプレイ装置の写像回路 - Google Patents
Ｃｒｔディスプレイ装置の写像回路Info
- Publication number
- JP2535815B2 JP2535815B2 JP60222547A JP22254785A JP2535815B2 JP 2535815 B2 JP2535815 B2 JP 2535815B2 JP 60222547 A JP60222547 A JP 60222547A JP 22254785 A JP22254785 A JP 22254785A JP 2535815 B2 JP2535815 B2 JP 2535815B2
- Authority
- JP
- Japan
- Prior art keywords
- polygon
- dimensional
- point
- coordinates
- vertices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Computer Display Output (AREA)
- Image Generation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はCRTディスプレイ装置の写像回路に関し、
特に、任意の画像パターンをCRTディスプレイ上の３次
元図形の多角形に写像するような、いわゆるテキスチャ
マッピング（texture mapping）を行なうような写像回
路に関する。
特に、任意の画像パターンをCRTディスプレイ上の３次
元図形の多角形に写像するような、いわゆるテキスチャ
マッピング（texture mapping）を行なうような写像回
路に関する。
CADのようなCRTディスプレイ装置の３次元空間に表示
されている図形に、任意の画像パターン、たとえば斜線
を入れる場合、テキスチャマッピングという手法が用い
られる。テキスチャマッピングを行なう場合、画像パタ
ーンをピクセル単位でCRTディスプレイの３次元空間に
表示された多角形上の各座標に変換する必要がある。
されている図形に、任意の画像パターン、たとえば斜線
を入れる場合、テキスチャマッピングという手法が用い
られる。テキスチャマッピングを行なう場合、画像パタ
ーンをピクセル単位でCRTディスプレイの３次元空間に
表示された多角形上の各座標に変換する必要がある。
従来のCRTディスプレイ装置で、テキスチャマッピン
グを行なおうとする場合、ホストコンピュータでソフト
処理によってピクセル単位で座標変換を行なっていた。
ところが、ピクセル単位で変換座標を行なうと、３次元
図形を表示するための各ピクセルについて座標変換を行
なう必要があるため、処理時間が長くなるとともに、ホ
ストコンピュータの負担が大きくなるという欠点があっ
た。
グを行なおうとする場合、ホストコンピュータでソフト
処理によってピクセル単位で座標変換を行なっていた。
ところが、ピクセル単位で変換座標を行なうと、３次元
図形を表示するための各ピクセルについて座標変換を行
なう必要があるため、処理時間が長くなるとともに、ホ
ストコンピュータの負担が大きくなるという欠点があっ
た。
それゆえに、この発明の主たる目的は、ハード構成に
より、端末装置側でテキスチャマッピングを行なうこと
ができて、ホストコンピュータの負担を軽減するととも
に、処理速度を速めることのできるようなCRTディスプ
レイ装置の写像回路を提供することである。
より、端末装置側でテキスチャマッピングを行なうこと
ができて、ホストコンピュータの負担を軽減するととも
に、処理速度を速めることのできるようなCRTディスプ
レイ装置の写像回路を提供することである。
この発明はCRTディスプレイ上の頂点の座標値として
x,y,z値を有する３次元図形の多角形に、この多角形に
対応する頂点の座標地としてu,v値を有する２次元の多
角形で表わされた画像パターンメモリに記憶されている
画像パターンを写像するための写像回路であって、３次
元図形の多角形の各頂点座標を記憶する第１のバッファ
メモリと、３次元図形の多角形に予め対応づけられた２
次元図形の座標値を有する頂点座標を記憶する第２のバ
ッファメモリと、３次元図形の多角形の各頂点間を、ｙ
方向の増分に対するx,z方向の増分に基づいて補間する
ための第１の頂点補間手段と、各頂点間を結ぶ線分の傾
きを第２のバッファメモリに記憶されている２次元多角
形の各頂点の間を、ｙ方向の増分に対するu,v方向の増
分に基づいて補間するための第２の頂点補間手段と、第
１の頂点補間手段によって補間された各頂点間の各点の
うち、CRTディスプレイにおける同一スキャンライン上
に存在する点をそれぞれ始点および終点としたときに、
これら始終点間をｘ方向の増分に対するｚ方向の増分に
基づいて補間するための第１の始終点補間手段と、第２
の頂点補間手段によって補間された各頂点間の各点のう
ち、始点および終点に対応する２次元図形の多角形の点
を始点または終点としたときに、これら始終点間をｘ方
向の増分に対するu,v方向の増分に基づいて補間するた
めの第２の始終点補間手段と、第２の始終点補間手段に
よって補間された２次元多角形における各始終点間の各
点の座標をアドレスとして、画像パターンを画像パター
ンメモリから読出す読出手段と、CRTディスプレイの表
示領域に対応する記憶領域を含み、第１の始終点補間手
段によって補間された３次元図形の多角形における各始
終点間の各点の座標のうち、CRTディスプレイの表示領
域に対応する座標をアドレスとして、読出手段から読出
された画像パターンを記憶するフレームメモリとを備え
て構成される。
x,y,z値を有する３次元図形の多角形に、この多角形に
対応する頂点の座標地としてu,v値を有する２次元の多
角形で表わされた画像パターンメモリに記憶されている
画像パターンを写像するための写像回路であって、３次
元図形の多角形の各頂点座標を記憶する第１のバッファ
メモリと、３次元図形の多角形に予め対応づけられた２
次元図形の座標値を有する頂点座標を記憶する第２のバ
ッファメモリと、３次元図形の多角形の各頂点間を、ｙ
方向の増分に対するx,z方向の増分に基づいて補間する
ための第１の頂点補間手段と、各頂点間を結ぶ線分の傾
きを第２のバッファメモリに記憶されている２次元多角
形の各頂点の間を、ｙ方向の増分に対するu,v方向の増
分に基づいて補間するための第２の頂点補間手段と、第
１の頂点補間手段によって補間された各頂点間の各点の
うち、CRTディスプレイにおける同一スキャンライン上
に存在する点をそれぞれ始点および終点としたときに、
これら始終点間をｘ方向の増分に対するｚ方向の増分に
基づいて補間するための第１の始終点補間手段と、第２
の頂点補間手段によって補間された各頂点間の各点のう
ち、始点および終点に対応する２次元図形の多角形の点
を始点または終点としたときに、これら始終点間をｘ方
向の増分に対するu,v方向の増分に基づいて補間するた
めの第２の始終点補間手段と、第２の始終点補間手段に
よって補間された２次元多角形における各始終点間の各
点の座標をアドレスとして、画像パターンを画像パター
ンメモリから読出す読出手段と、CRTディスプレイの表
示領域に対応する記憶領域を含み、第１の始終点補間手
段によって補間された３次元図形の多角形における各始
終点間の各点の座標のうち、CRTディスプレイの表示領
域に対応する座標をアドレスとして、読出手段から読出
された画像パターンを記憶するフレームメモリとを備え
て構成される。
この発明に係るCRTディスプレイ装置の写像回路は、
x,y,z値の座標値からなる３次元図形の多角形の各頂点
座標と３次元図形の多角形に予め対応づけられたu,v値
の座標値を有する２次元多角形の各頂点座標を記憶して
おき、３次元多角形の各頂点間をｙ方向の増分に対する
x,y方向の増分に基づいて補間し、２次元多角形の各頂
点の間をｙ方向の増分に対するu,v方向の増分に基づい
て補間し、補間された２次元図形の各頂点間の各点のう
ち、CRTディスプレイにおける同一スキャンライン上に
存在する点をそれぞれ始点および終点としたときに、こ
れら始終点間をｘ方向の増分に対するｚ方向の増分に基
づいて、補間するとともに、補間された２次元多角形の
各頂点間の各点のうち、始点および終点に対応する２次
元図形の多角形の点を始点または終点としたときに、始
終点間をｘ方向の増分に対するu,v方向の増分に基づい
て補間し、補間された２次元多角形における各始終点間
の各点の座標をアドレスとして、画像パターンを読出
し、補間された３次元図形の多角形における各始終点間
の各点の座標のうち、CRTディスプレイの表示領域に対
応する座標をアドレスとして、画像パターンメモリから
読出された画像パターンをフレームメモリに記憶する。
x,y,z値の座標値からなる３次元図形の多角形の各頂点
座標と３次元図形の多角形に予め対応づけられたu,v値
の座標値を有する２次元多角形の各頂点座標を記憶して
おき、３次元多角形の各頂点間をｙ方向の増分に対する
x,y方向の増分に基づいて補間し、２次元多角形の各頂
点の間をｙ方向の増分に対するu,v方向の増分に基づい
て補間し、補間された２次元図形の各頂点間の各点のう
ち、CRTディスプレイにおける同一スキャンライン上に
存在する点をそれぞれ始点および終点としたときに、こ
れら始終点間をｘ方向の増分に対するｚ方向の増分に基
づいて、補間するとともに、補間された２次元多角形の
各頂点間の各点のうち、始点および終点に対応する２次
元図形の多角形の点を始点または終点としたときに、始
終点間をｘ方向の増分に対するu,v方向の増分に基づい
て補間し、補間された２次元多角形における各始終点間
の各点の座標をアドレスとして、画像パターンを読出
し、補間された３次元図形の多角形における各始終点間
の各点の座標のうち、CRTディスプレイの表示領域に対
応する座標をアドレスとして、画像パターンメモリから
読出された画像パターンをフレームメモリに記憶する。
第１図はこの発明の一実施例の概略ブロック図であ
る。まず、第１図を参照して、この発明の一実施例の構
成について説明する。図示しないが、ホストコンピュー
タからはCRTディスプレイの３次元空間に表示すべき多
角形の各頂点座標と、CRTディスプレイに表示された３
次元空間の多角形に写像すべき画像パターンを表わす２
次元多角形の頂点座標が出力される。３次元空間に表示
すべき多角形の各頂点座標はバッファメモリ１に与えら
れて記憶され、２次元多角形の各頂点座標はバッファメ
モリ２に与えられて記憶される。
る。まず、第１図を参照して、この発明の一実施例の構
成について説明する。図示しないが、ホストコンピュー
タからはCRTディスプレイの３次元空間に表示すべき多
角形の各頂点座標と、CRTディスプレイに表示された３
次元空間の多角形に写像すべき画像パターンを表わす２
次元多角形の頂点座標が出力される。３次元空間に表示
すべき多角形の各頂点座標はバッファメモリ１に与えら
れて記憶され、２次元多角形の各頂点座標はバッファメ
モリ２に与えられて記憶される。
バッファ１に記憶された３次元空間の多角形に関する
各頂点座標（x,y,z）はALU・割算器３とDDA5に与えられ
る。ALU・割算器３は与えられた３次元空間の図形にお
ける各頂点座標（x,y,z）に基づいて、各頂点間を結ぶ
線分の傾き、すなわちｙの増分１に対するx,zの増分Δ
x,Δｚを求める。DDA5は３次元空間における図形の各頂
点間の座標を補間し、補間した各点の座標（ｘ′,y′,
z′）を求める。
各頂点座標（x,y,z）はALU・割算器３とDDA5に与えられ
る。ALU・割算器３は与えられた３次元空間の図形にお
ける各頂点座標（x,y,z）に基づいて、各頂点間を結ぶ
線分の傾き、すなわちｙの増分１に対するx,zの増分Δ
x,Δｚを求める。DDA5は３次元空間における図形の各頂
点間の座標を補間し、補間した各点の座標（ｘ′,y′,
z′）を求める。
一方、バッファメモリ２に記憶された２次元多角形の
各頂点座標はALU・割算器４とDDA6とに与えられる。ALU
・割算器４は２次元多角形の各頂点を結ぶ線分のｙの増
分に対するu,vの増分Δu,Δｖを求める。また、DDA6は
２次元多角形における各頂点間の座標を補間し、補間し
た各点の座標（ｕ′,v′）を求める。これらのALU・割
算器3,4およびDDA5,6はコントローラ７によって制御さ
れる。
各頂点座標はALU・割算器４とDDA6とに与えられる。ALU
・割算器４は２次元多角形の各頂点を結ぶ線分のｙの増
分に対するu,vの増分Δu,Δｖを求める。また、DDA6は
２次元多角形における各頂点間の座標を補間し、補間し
た各点の座標（ｕ′,v′）を求める。これらのALU・割
算器3,4およびDDA5,6はコントローラ７によって制御さ
れる。
DDA5によって求められた３次元空間における多角形の
各頂点間の補間した座標（ｘ′,y′,z′）はALU・割算
器８とDDA10とに与えられる。ALU・割算器８は補間した
各点を始点および終点としたとき、始点と終点を結ぶ線
分について、ｘの増分１に対するｚの増分Δｚ′を求め
るものである。DDA10は３次元空間における図形の始点
と終点との間の各点を補間した座標（ｘ″,y″,z″）を
求めるものである。
各頂点間の補間した座標（ｘ′,y′,z′）はALU・割算
器８とDDA10とに与えられる。ALU・割算器８は補間した
各点を始点および終点としたとき、始点と終点を結ぶ線
分について、ｘの増分１に対するｚの増分Δｚ′を求め
るものである。DDA10は３次元空間における図形の始点
と終点との間の各点を補間した座標（ｘ″,y″,z″）を
求めるものである。
一方、DDA6によって求められた２次元多角形上におけ
る各頂点間の補間した座標（ｕ′,v′）をALU・割算器
９とDDA11とに与える。ALU・割算器９は２次元多角形上
での始点と終点とを結ぶ線分の傾きを求めるものであっ
て、ｘの増分１に対して、u,vの増分Δｕ′，Δｖ′を
求めるものである。DDA11は、２次元多角形上での始点
と終点との間の各点を補間した座標（ｕ″,v″）を求め
る。これらALU・割算器8,9およびDDA10,11はコントロー
ラ12によって制御される。
る各頂点間の補間した座標（ｕ′,v′）をALU・割算器
９とDDA11とに与える。ALU・割算器９は２次元多角形上
での始点と終点とを結ぶ線分の傾きを求めるものであっ
て、ｘの増分１に対して、u,vの増分Δｕ′，Δｖ′を
求めるものである。DDA11は、２次元多角形上での始点
と終点との間の各点を補間した座標（ｕ″,v″）を求め
る。これらALU・割算器8,9およびDDA10,11はコントロー
ラ12によって制御される。
ピクセルアレイメモリ15は２次元の画像パターンを予
め記憶するものである。ピクセルアレイメモリ制御部13
は、DDA11によって求められた補間座標（ｕ″,v″）を
アドレスとして、ピクセルアレイメモリ15から対応する
ピクセルを読出してフレームメモリ制御部14に与える。
フレームメモリ制御部14には、DDA10によって求められ
た補間座標（ｘ″,y″,z″）が与えられる。そして、フ
レームメモリ制御部14は、補間座標（ｘ″,y″,z″）を
アドレスとして、ピクセルアレイメモリ15から読出され
たピクセルをフレームメモリ16に書込む。フレームメモ
リ16に書込まれたピクセルは図示しないCRTディスプレ
イに表示される。
め記憶するものである。ピクセルアレイメモリ制御部13
は、DDA11によって求められた補間座標（ｕ″,v″）を
アドレスとして、ピクセルアレイメモリ15から対応する
ピクセルを読出してフレームメモリ制御部14に与える。
フレームメモリ制御部14には、DDA10によって求められ
た補間座標（ｘ″,y″,z″）が与えられる。そして、フ
レームメモリ制御部14は、補間座標（ｘ″,y″,z″）を
アドレスとして、ピクセルアレイメモリ15から読出され
たピクセルをフレームメモリ16に書込む。フレームメモ
リ16に書込まれたピクセルは図示しないCRTディスプレ
イに表示される。
第２図はこの発明の一実施例の動作を説明するための
フロー図であり、第３図および第４図はこの発明の一実
施例の動作の理解を容易にするための図である。
フロー図であり、第３図および第４図はこの発明の一実
施例の動作の理解を容易にするための図である。
次に、第１図ないし第４図を参照して、この発明の一
実施例の具体的な動作について説明する。まず、第４図
に示すような座標軸u,vで表わされる２次元多角形22の
画像パターンを、第３図に示すような座標軸x,y,zで表
わされる３次元空間上での多角形21に写像するものとす
る。３次元空間上での多角形21の頂点をA,B,C,Dとし、
２次元多角形22の各頂点をＡ′,B′,C′,D′とする。こ
れら３次元空間での多角形21および２次元多角形22の各
頂点に関する座標は、ステップ（図示ではSPと略称す
る）SP1において、図示しないホストコンピュータから
バッファメモリ1,2に与えられる。バッファメモリ１は
３次元空間での多角形21の頂点A,B,C,Dの各座標をALU・
割算器３とDDA5とに与える。また、バッファメモリ２に
記憶された２次元多角形22の各頂点Ａ′,B′,C′,D′の
座標はALU・割算器４とDDA6とに与えられる。
実施例の具体的な動作について説明する。まず、第４図
に示すような座標軸u,vで表わされる２次元多角形22の
画像パターンを、第３図に示すような座標軸x,y,zで表
わされる３次元空間上での多角形21に写像するものとす
る。３次元空間上での多角形21の頂点をA,B,C,Dとし、
２次元多角形22の各頂点をＡ′,B′,C′,D′とする。こ
れら３次元空間での多角形21および２次元多角形22の各
頂点に関する座標は、ステップ（図示ではSPと略称す
る）SP1において、図示しないホストコンピュータから
バッファメモリ1,2に与えられる。バッファメモリ１は
３次元空間での多角形21の頂点A,B,C,Dの各座標をALU・
割算器３とDDA5とに与える。また、バッファメモリ２に
記憶された２次元多角形22の各頂点Ａ′,B′,C′,D′の
座標はALU・割算器４とDDA6とに与えられる。
ALU・割算器３は、ステップSP2において、３次元空間
での多角形21の各頂点A,B,C,Dのそれぞれを結ぶ線分の
傾きを求める。すなわち、ｙ方向に順次走査される１ス
キャンライン、すなわちｙの増分１に対して、ｘ方向、
ｚ方向の増分Δx,Δｚを求める。
での多角形21の各頂点A,B,C,Dのそれぞれを結ぶ線分の
傾きを求める。すなわち、ｙ方向に順次走査される１ス
キャンライン、すなわちｙの増分１に対して、ｘ方向、
ｚ方向の増分Δx,Δｚを求める。
同様にして、ALU・割算器４はステップSP3において、
２次元多角形22上での各頂点Ａ′,B′,C′,D′を結ぶ線
分の傾きを求める。すなわち、ｙ方向に順次走査される
１スキャンラインに対して、ｕ方向,v方向の増分Δu,Δ
ｖを求める。
２次元多角形22上での各頂点Ａ′,B′,C′,D′を結ぶ線
分の傾きを求める。すなわち、ｙ方向に順次走査される
１スキャンラインに対して、ｕ方向,v方向の増分Δu,Δ
ｖを求める。
ステップSP4において、DDA5はALU・割算器３によって
求めら傾きΔｘとΔｚおよびバッファメモリ１に記憶さ
れた頂点A,B,C,Dの各座標に基づいて、３次元空間の多
角形21における各頂点A,B,C,Dの間の座標補間を行な
い、補間した各点の座標（ｘ′,y′,z′）を求める。す
なわち、補間した各点の座標（ｘ′,y′,z′）は、 ｘ′＝ｘ＋Δｘ ｙ′＝ｙ＋１ ｚ′＝ｚ＋Δｚ で求められる。このとき求められた（ｘ′,y′,z′）が
新たな（x,y,z）となり、上述の演算が繰返される。そ
して、補間した各点をスキャンラインの始点および終点
とする。たとえば、頂点ＡとＢとの間を補間した点b1を
始点とし、頂点ＡとＤとの間を補間した点a1を終点とす
る。
求めら傾きΔｘとΔｚおよびバッファメモリ１に記憶さ
れた頂点A,B,C,Dの各座標に基づいて、３次元空間の多
角形21における各頂点A,B,C,Dの間の座標補間を行な
い、補間した各点の座標（ｘ′,y′,z′）を求める。す
なわち、補間した各点の座標（ｘ′,y′,z′）は、 ｘ′＝ｘ＋Δｘ ｙ′＝ｙ＋１ ｚ′＝ｚ＋Δｚ で求められる。このとき求められた（ｘ′,y′,z′）が
新たな（x,y,z）となり、上述の演算が繰返される。そ
して、補間した各点をスキャンラインの始点および終点
とする。たとえば、頂点ＡとＢとの間を補間した点b1を
始点とし、頂点ＡとＤとの間を補間した点a1を終点とす
る。
また、DDA6は同様にして、３次元空間での多角形21上
の補間した各点に対応する２次元多角形22上での補間点
（ｕ′,v′）を求める。すなわち、２次元多角形22上で
の補間点（ｕ′,v′）は、 ｕ′＝ｕ＋Δｖ ｖ′＝ｖ＋Δｖ で求められる。このとき求められた（ｕ′,v′）は新た
な（u,v）となり、上述の演算が繰返される。そして、
３次元空間での多角形21上の始点b1と終点a1に対応する
２次元多角形22上での始点b1′と終点a1′とする。
の補間した各点に対応する２次元多角形22上での補間点
（ｕ′,v′）を求める。すなわち、２次元多角形22上で
の補間点（ｕ′,v′）は、 ｕ′＝ｕ＋Δｖ ｖ′＝ｖ＋Δｖ で求められる。このとき求められた（ｕ′,v′）は新た
な（u,v）となり、上述の演算が繰返される。そして、
３次元空間での多角形21上の始点b1と終点a1に対応する
２次元多角形22上での始点b1′と終点a1′とする。
上述のALU・割算器3,4およびDDA5,6の制御はコントロ
ーラ７によって行なわれる。そして、上述のステップSP
2ないしSP4の動作を終了すると、ステップSP5におい
て、コントローラ７による制御がコントローラ12に移さ
れる。
ーラ７によって行なわれる。そして、上述のステップSP
2ないしSP4の動作を終了すると、ステップSP5におい
て、コントローラ７による制御がコントローラ12に移さ
れる。
ステップSP6において、ALU・割算器８は、前述のステ
ップSP4において求めた３次元空間での多角形21上での
各始点と終点との間のベクトルを補間するために傾きを
求める。すなわち、たとえば３次空間での多角形21の始
点b2と終点a2の間を補間するために、ｘ′の増分１に対
してｚ′の増分Δｚ′を求める。また、ALU・割算器９
は２次元多角形22上における始点と終点との間を補間す
るための傾きを求める。すなわち、３次元空間での多角
形21における始点と終点との間の傾きを求めるための
ｘ′の増分１に対してのu,vの増分Δｕ′，Δｖ′を求
める。
ップSP4において求めた３次元空間での多角形21上での
各始点と終点との間のベクトルを補間するために傾きを
求める。すなわち、たとえば３次空間での多角形21の始
点b2と終点a2の間を補間するために、ｘ′の増分１に対
してｚ′の増分Δｚ′を求める。また、ALU・割算器９
は２次元多角形22上における始点と終点との間を補間す
るための傾きを求める。すなわち、３次元空間での多角
形21における始点と終点との間の傾きを求めるための
ｘ′の増分１に対してのu,vの増分Δｕ′，Δｖ′を求
める。
さらに、ステップSP7において、DDA10は、３次元空間
での多角形21における各始点と各終点との間の座標補間
を行ない、各点の座標（ｘ″,y″,z″）を次の演算式に
よって求める。
での多角形21における各始点と各終点との間の座標補間
を行ない、各点の座標（ｘ″,y″,z″）を次の演算式に
よって求める。
ｘ″＝ｘ′＋１ ｙ″＝ｙ′ ｚ″＝ｚ′＋Δｚ′ このとき求められた（ｘ″,y″,z″）は新たな
（ｘ′,y′,z′）となり、上述の演算が繰返される。次
に、DDA11は３次元空間での多角形21上の補間した各点
に対応する２次元多角形22上での点を補間し、各点の座
標（ｕ″,v″）を次の演算式によって求める。
（ｘ′,y′,z′）となり、上述の演算が繰返される。次
に、DDA11は３次元空間での多角形21上の補間した各点
に対応する２次元多角形22上での点を補間し、各点の座
標（ｕ″,v″）を次の演算式によって求める。
ｕ″＝ｕ′＋Δｕ′ ｖ″＝ｖ′＋Δｖ′ このとき求められた（ｕ″,v″）が新たな（ｕ′,
v′）となり、上述の演算が繰返される。ピクセルアレ
イメモリ制御部13はステップSP8において、２次元多角
形22上での補間した点（ｕ″,v″）に基づいて、ピクセ
ルアレイメモリ15から対応する画像データを読出し、フ
レームメモリ制御部14に与える。フレームメモリ制御部
14は、DDA10によって求められた３次元空間での多角形2
1の各点の座標（ｘ″,y″）をアドレスとして、ピクセ
ルアレイメモリ15から読出された画像データをフレーム
メモリ16に書込む。
v′）となり、上述の演算が繰返される。ピクセルアレ
イメモリ制御部13はステップSP8において、２次元多角
形22上での補間した点（ｕ″,v″）に基づいて、ピクセ
ルアレイメモリ15から対応する画像データを読出し、フ
レームメモリ制御部14に与える。フレームメモリ制御部
14は、DDA10によって求められた３次元空間での多角形2
1の各点の座標（ｘ″,y″）をアドレスとして、ピクセ
ルアレイメモリ15から読出された画像データをフレーム
メモリ16に書込む。
すなわち、上述の一連の動作によって、３次元空間で
の多角形121と、画像パターンである２次元多角形22と
を対応させ、２次元多角形22の各点の座標をアドレスと
してピクセルアレイメモリ15から読出した画像パターン
を、３次元空間での多角形21における各始終点間各点の
座標のうちCRTディスプレイの表示領域に対応する座標
をアドレスとしてフレームメモリ16に書込むことができ
る。
の多角形121と、画像パターンである２次元多角形22と
を対応させ、２次元多角形22の各点の座標をアドレスと
してピクセルアレイメモリ15から読出した画像パターン
を、３次元空間での多角形21における各始終点間各点の
座標のうちCRTディスプレイの表示領域に対応する座標
をアドレスとしてフレームメモリ16に書込むことができ
る。
ステップSP9において、１つのベクトルの始点から終
点までの間の補間を終了したか否かを判別し、終了して
いなければ前述のステップSP7およびSP8の動作を繰返
す。そして、ステップSP10において、各頂点間の間をす
べて補間し終えたか否かを判別する。すなわち、たとえ
ば３次元空間での多角形21の頂点ＡとＢとの間を補間
し、補間した各点を始点とし、頂点ＡとＤとの間を補間
した点を終点として、各始点と各終点との間を補間する
まで、前述のステップSP4ないしSP9の処理を繰返す。そ
して、頂点ＡとＢとの間の補間を終了すると、今度は頂
点ＢとＣとの間を補間して、各点を始点とし、頂点Ａと
Ｄとの間を補間した各点を終点とするとともに、頂点Ｄ
とＣとの間を補間した各点を終点として、各始点と各終
点との間を順次補間する。
点までの間の補間を終了したか否かを判別し、終了して
いなければ前述のステップSP7およびSP8の動作を繰返
す。そして、ステップSP10において、各頂点間の間をす
べて補間し終えたか否かを判別する。すなわち、たとえ
ば３次元空間での多角形21の頂点ＡとＢとの間を補間
し、補間した各点を始点とし、頂点ＡとＤとの間を補間
した点を終点として、各始点と各終点との間を補間する
まで、前述のステップSP4ないしSP9の処理を繰返す。そ
して、頂点ＡとＢとの間の補間を終了すると、今度は頂
点ＢとＣとの間を補間して、各点を始点とし、頂点Ａと
Ｄとの間を補間した各点を終点とするとともに、頂点Ｄ
とＣとの間を補間した各点を終点として、各始点と各終
点との間を順次補間する。
上述のごとく、この実施例によれば、３次元空間での
多角形21と、画像パターンである２次元多角形22の各頂
点座標をそれぞれバッファメモリ21,22に記憶してお
き、各頂点座標を対応づけるようにしておくことによっ
て、多角形21と多角形22とが同一または相似でなくて
も、多角形22の画像パターンを多角形21に写像できる。
多角形21と、画像パターンである２次元多角形22の各頂
点座標をそれぞれバッファメモリ21,22に記憶してお
き、各頂点座標を対応づけるようにしておくことによっ
て、多角形21と多角形22とが同一または相似でなくて
も、多角形22の画像パターンを多角形21に写像できる。
以上のように、この発明によれば、３次元図形の多角
形と、画像パターンを示す３次元図形に予め対応付けら
れた２次元多角形の各頂点座標をそれぞれバッファメモ
リに記憶しておき、２次元多角形の画像パターンを参照
しながら３次元空間での多角形を塗りつぶすようにした
ので、端末装置側でハード構成により写像回路を構成で
きる。したがって、従来のように、ホストコンピュータ
側で各ピクセル単位で座標変換を行なう必要がないの
で、処理時間の短縮を図ることができる。
形と、画像パターンを示す３次元図形に予め対応付けら
れた２次元多角形の各頂点座標をそれぞれバッファメモ
リに記憶しておき、２次元多角形の画像パターンを参照
しながら３次元空間での多角形を塗りつぶすようにした
ので、端末装置側でハード構成により写像回路を構成で
きる。したがって、従来のように、ホストコンピュータ
側で各ピクセル単位で座標変換を行なう必要がないの
で、処理時間の短縮を図ることができる。
第１図はこの発明の一実施例の概略ブロック図である、
第２図はこの発明の一実施例の動作を説明するためのフ
ロー図である。第３図および第４図はこの発明の一実施
例の動作の理解を容易にするための図である。 図において、1,2はバッファメモリ、3,4,8,9はALU・割
算器、5,6,10,11はDDA、7,12はコントローラ、13はピク
セルアレイメモリ制御部、14はフレームメモリ制御部、
15はピクセルアレイメモリ、16はフレームメモリを示
す。
第２図はこの発明の一実施例の動作を説明するためのフ
ロー図である。第３図および第４図はこの発明の一実施
例の動作の理解を容易にするための図である。 図において、1,2はバッファメモリ、3,4,8,9はALU・割
算器、5,6,10,11はDDA、7,12はコントローラ、13はピク
セルアレイメモリ制御部、14はフレームメモリ制御部、
15はピクセルアレイメモリ、16はフレームメモリを示
す。
Claims (1)
- 【請求項１】CRTディスプレイ上の頂点の座標値として
x,y,z値を有する３次元図形の多角形に、前記多角形に
対応する頂点座標値としてu,v値を有する２次元の多角
形で表わされた画像パターンメモリに記憶されている画
像パターンを写像するための写像回路であって、 前記３次元図形の多角形の各頂点座標を記憶する第１の
バッファメモリ、 前記３次元図形の多角形に予め対応付けられた２次元図
形の多角形の各頂点座標を記憶する第２のバッファメモ
リ、 前記第１のバッファメモリに記憶されている３次元図形
の多角形の各頂点間を、ｙ方向の増分に対するx,z方向
の増分に基づいて補間するための第１の頂点補間手段、 前記第２のバッファメモリに記憶されている２次元図形
の多角形の各頂点間を、前記ｙ方向の増分に対するu,v
方向の増分に基づいて補間するための第２の頂点補間手
段、 前記第１の頂点補間手段によって補間された各頂点間の
各点のうち、前記CRTディスプレイにおける同一スキャ
ンライン上に存在する点をそれぞれ始点および終点とし
たとき、これら始終点間をｘ方向の増分に対するｚ方向
の増分に基づいて補間するための第１の始終点補間手
段、 前記第２の頂点補間手段によって補間された各頂点間の
各点のうち、前記始点および終点に対応する前記２次元
図の多角形の点を始点または終点としたときに、これら
始終点間を前記ｘ方向の分に対するu,v方向の増分に基
づいて補間するための第２の始終点補間手段、 前記第２の始終点補間手段によって補間された２次元多
角形における各始終点間の各点の座標をアドレスとし
て、画像パターンを前記画像パターンメモリから読出す
読出手段、および 前記CRTディスプレイの表示領域に対応する記憶領域を
含み、前記第１の始終点補間手段によって補間された３
次元図形の多角形における各始終点間の各点の座標のう
ち、前記CRTディスプレイの表示領域に対応する座標を
アドレスとして、前記読出手段から読出された画像パタ
ーンを記憶するフレームメモリを備えた、CRTディスプ
レイ装置の写像回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222547A JP2535815B2 (ja) | 1985-10-04 | 1985-10-04 | Ｃｒｔディスプレイ装置の写像回路 |
| US07/366,322 US4974177A (en) | 1985-10-04 | 1989-06-14 | Mapping circuit of a CRT display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60222547A JP2535815B2 (ja) | 1985-10-04 | 1985-10-04 | Ｃｒｔディスプレイ装置の写像回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6282470A JPS6282470A (ja) | 1987-04-15 |
| JP2535815B2 true JP2535815B2 (ja) | 1996-09-18 |
Family
ID=16784152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60222547A Expired - Lifetime JP2535815B2 (ja) | 1985-10-04 | 1985-10-04 | Ｃｒｔディスプレイ装置の写像回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2535815B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2699342B2 (ja) * | 1987-02-25 | 1998-01-19 | ソニー株式会社 | 画像変換方法 |
| JP2967228B2 (ja) * | 1988-09-07 | 1999-10-25 | 株式会社トプコン | 画像データ転送装置 |
| JP2638218B2 (ja) * | 1989-09-18 | 1997-08-06 | 松下電器産業株式会社 | 球体テクスチャマッピング装置 |
| JP2883523B2 (ja) * | 1992-08-26 | 1999-04-19 | 株式会社ナムコ | 画像合成装置及び画像合成方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5757715A (en) * | 1980-09-24 | 1982-04-07 | Mitsubishi Gas Chem Co Inc | Production of aromatic polyester-carbonate resin |
-
1985
- 1985-10-04 JP JP60222547A patent/JP2535815B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| Ａ．Ｓ．Ｇｌａｓｓｎｅｒ著，白田耕作監訳，「図説コンピュータ・グラフィックス」（１９８５−９−５）株式会社アスキ−，Ｐ．１００−１０５ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6282470A (ja) | 1987-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974177A (en) | Mapping circuit of a CRT display device | |
| US4975976A (en) | Image transformation method and device | |
| US4935879A (en) | Texture mapping apparatus and method | |
| US7148890B2 (en) | Displacement mapping by using two passes through the same rasterizer | |
| US6292192B1 (en) | System and method for the direct rendering of curve bounded objects | |
| JP3466661B2 (ja) | 画像処理装置及びその方法 | |
| US5877769A (en) | Image processing apparatus and method | |
| WO2000002165A1 (fr) | Procede permettant de produire des donnees de polygone et afficheur d'images utilisant lesdites donnees | |
| JPH07152923A (ja) | テクスチャ処理されたオブジェクトをレンダリングする方法及び装置 | |
| EP0240246A2 (en) | Apparatus and method for filling complex polygons | |
| JP4198087B2 (ja) | 画像生成装置および画像生成方法 | |
| JPH09330423A (ja) | 三次元形状データ変換装置 | |
| EP0822520B1 (en) | Method and apparatus for generating pictures | |
| JP2535815B2 (ja) | Ｃｒｔディスプレイ装置の写像回路 | |
| JPH1049666A (ja) | 断片発生器および断片発生方法 | |
| JP2951663B2 (ja) | テクスチャマッピング装置およびその方法 | |
| JP2535814B2 (ja) | Ｃｒｔディスプレイ装置の写像回路 | |
| KR0166106B1 (ko) | 화상 처리 장치 및 그 방법 | |
| US6563507B1 (en) | Storage circuit control device and graphic computation device | |
| US6476818B1 (en) | Storage circuit control device and graphic computation device | |
| JP4056118B2 (ja) | 画像処理装置 | |
| US6188409B1 (en) | 3D graphics device | |
| JP2000348196A (ja) | ３次元画像生成装置および環境マップの生成方法 | |
| JP3712139B2 (ja) | 画像作成装置および方法 | |
| US6489967B1 (en) | Image formation apparatus and image formation method |