JP2531570Y2 - Error detector - Google Patents

Error detector

Info

Publication number
JP2531570Y2
JP2531570Y2 JP12099490U JP12099490U JP2531570Y2 JP 2531570 Y2 JP2531570 Y2 JP 2531570Y2 JP 12099490 U JP12099490 U JP 12099490U JP 12099490 U JP12099490 U JP 12099490U JP 2531570 Y2 JP2531570 Y2 JP 2531570Y2
Authority
JP
Japan
Prior art keywords
output
circuit
waveform shaping
reference pattern
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12099490U
Other languages
Japanese (ja)
Other versions
JPH0476747U (en
Inventor
美志夫 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP12099490U priority Critical patent/JP2531570Y2/en
Publication of JPH0476747U publication Critical patent/JPH0476747U/ja
Application granted granted Critical
Publication of JP2531570Y2 publication Critical patent/JP2531570Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)

Description

【考案の詳細な説明】 「産業上の利用分野」 この考案は被測定信号を差動増幅器形の波形整形回路
でしきい値との差をとり、その出力を入力クロック信号
でリタイミングし、そのリタイミングされた出力を基準
パターン信号と比較して被測定信号の誤りを検出する誤
り検出器に関する。
[Detailed description of the invention] "Industrial application field" This invention takes the difference between the signal under test and the threshold value using a differential amplifier-type waveform shaping circuit, retiming the output with the input clock signal, The present invention relates to an error detector for comparing the retimed output with a reference pattern signal to detect an error in a signal under measurement.

「従来の技術」 第2図に従来の誤り検出器を示す。入力端子11からの
被測定信号は差動増幅器形の波形整形回路12の非反転入
力端に入力され、その反転入力端に与えられているしき
い値VTと比較され、その差が増幅されて波形整形回路12
から出力される。波形整形回路12の出力はD形フリップ
フロップ13のデータ端子Dへ供給されて、クロック端子
14からのクロック信号でリタイミングされる。D形フリ
ップフロップ13の出力であるリタイミングされた信号は
基準パターン発生回路15からの基準パターンと排他的論
理和回路16で比較され、その排他的論理和回路16の出力
はゲート17でリタイミング用のクロック信号によりゲー
トされ、ゲート17の出力は、例えば誤り計数器18で計数
される。
[Prior Art] FIG. 2 shows a conventional error detector. Measured signal from the input terminal 11 is input to the non-inverting input terminal of a differential amplifier type of the waveform shaping circuit 12, is compared with a threshold value V T which is applied to its inverting input, and the difference is amplified Waveform shaping circuit 12
Output from The output of the waveform shaping circuit 12 is supplied to the data terminal D of the D-type flip-flop 13, and the clock terminal
Retimed by the clock signal from 14. The retimed signal output from the D-type flip-flop 13 is compared with the reference pattern from the reference pattern generation circuit 15 by the exclusive OR circuit 16, and the output of the exclusive OR circuit 16 is retimed by the gate 17. The output of the gate 17 is counted by an error counter 18, for example.

可変抵抗器19の両端に電圧−V及び+Vがそれぞれ与
えられ、可変抵抗器19の可動子に得られる電圧がしきい
値VTとして波形整形回路12へ供給される。このしきい値
VTは通常は入力される被測定信号の高レベルと低レベル
との中間値に設定され、この時、波形整形回路12の出力
端子21に正しい波形整形出力が得られる。この波形整形
出力を正しくリタイミングするため、クロック端子14の
クロック信号は被測定信号と同一周波数であるが、可変
遅延器22で位相調整して、被測定信号の立上りと立下り
との中間点で波形整形出力がD形フリップフロップ13に
取込まれる。この可変遅延器22の出力クロック信号は基
準パターン発生回路15にも入力され、被測定信号に誤り
がなかった場合のパターンと同一の基準パターンが基準
パターン発生回路15で生成される。基準パターン発生回
路15内で被測定信号に対し、基準パターンがパターン同
期される。従って被測定信号に誤りがなければ、ゲート
17の出力は低レベルのまゝであり、被測定信号に誤りが
あれば、その各誤りごとにゲート17から1パルスが出力
される。
Across the voltage -V and + V of the variable resistor 19 is provided respectively, a voltage obtained mover of the variable resistor 19 is supplied to the waveform shaping circuit 12 as a threshold V T. This threshold
V T is normally set to an intermediate value between the high level and the low level of the input signal under measurement. At this time, a correct waveform shaped output is obtained at the output terminal 21 of the waveform shaping circuit 12. In order to correctly retime this waveform shaping output, the clock signal at clock terminal 14 has the same frequency as the signal under test, but the phase is adjusted by variable delay unit 22 so that the midpoint between the rise and fall of the signal under test is obtained. The waveform shaping output is taken into the D-type flip-flop 13. The output clock signal of the variable delay unit 22 is also input to the reference pattern generation circuit 15, and the reference pattern generation circuit 15 generates the same reference pattern as the pattern when there is no error in the signal under measurement. The reference pattern is synchronized with the signal under measurement in the reference pattern generation circuit 15. Therefore, if there is no error in the signal under measurement,
The output of 17 remains at a low level. If there is an error in the signal under test, one pulse is output from the gate 17 for each error.

「考案が解決しようとする課題」 入力端子11に入力される被測定信号の振幅、オフセッ
トレベル、周波数(ビットレート)が定まっている場合
は、測定可能なしきい値VTの設定範囲、及び可変遅延器
22の遅延量τの設定範囲との関係は第3図の斜線を施し
た円形領域となる。
Amplitude of the measured signal which is input to the input terminal 11 'invention is to provide a "case where the offset level, the frequency (bit rate) is definite, the setting range of measurable threshold V T, and variable Delay unit
The relationship with the set range of the delay amount τ of 22 is a hatched circular area in FIG.

振幅、オフセットレベル、周波数が未知の被測定信号
が入力された場合は、しきい値VTと遅延量τとの両方を
変えながら、第3図の斜線領域を探し当てなければなら
ない。これは大変な時間が掛り、非常に効率が悪い。こ
のため被測定信号の振幅、オフセットレベルを予め測定
して、まずVTを設定し、次にτの範囲を探してその中央
にτを設定するには、その測定のためのオシロスコープ
が必要となり経済的でない。
Amplitude, offset level, if the frequency is input unknown signal to be measured, while changing both the the threshold V T delay tau, it must Locate the proper hatched area of Figure 3. This is very time consuming and very inefficient. Thus the measured signal amplitude, measured in advance the offset level, first set the V T, then looking for a range of τ to set the τ in the center, requires the oscilloscope for measurement Not economic.

「課題を解決するための手段」 この考案によれば基準パターン発生回路の出力が第1
平均値回路にも供給されて平均化され、また波形整形回
路の出力が第2平均値回路にも供給されて平均化され、
これら第1平均値回路の出力と第2平均値回路の出力と
の差が帰還用差動増幅器でとられ、その帰還用差動増幅
器の出力がしきい値として波形整形回路へ供給され、し
きい値が常に適切なレベルになるように帰還制御され
る。
According to the invention, the output of the reference pattern generation circuit is the first.
The output of the waveform shaping circuit is also averaged by being supplied to the average value circuit, and is also averaged by being supplied to the second average value circuit.
The difference between the output of the first average value circuit and the output of the second average value circuit is obtained by a feedback differential amplifier, and the output of the feedback differential amplifier is supplied to a waveform shaping circuit as a threshold value. Feedback control is performed so that the threshold value is always at an appropriate level.

「実施例」 第1図にこの考案の実施例を示し、第2図と対応する
部分に同一符号を付けてある。この考案では基準パター
ン発生回路15の出力基準パターンが分岐されて第1平均
値回路24へ供給されて平均化される。また波形整形回路
12の出力が分岐されて第2平均値回路25へ供給されて平
均化される。これら第1,第2平均値回路24及び25の各時
定数は基準パターン発生回路15の基準パターンの周期よ
り長くされる。第1平均値回路24の出力は帰還用差動増
幅器26の反転入力側へ供給され、第2平均値回路25の出
力は帰還用差動増幅器26の非反転入力側へ供給され、帰
還用差動増幅器26の出力はしきい値VTとして波形整形回
路12の反転入力端へ供給される。
"Embodiment" FIG. 1 shows an embodiment of the present invention, in which parts corresponding to those in FIG. In the present invention, the output reference pattern of the reference pattern generation circuit 15 is branched and supplied to the first average value circuit 24 to be averaged. Waveform shaping circuit
The twelve outputs are branched and supplied to a second average value circuit 25 for averaging. The time constants of the first and second average value circuits 24 and 25 are made longer than the period of the reference pattern of the reference pattern generation circuit 15. The output of the first average value circuit 24 is supplied to the inverting input side of the feedback differential amplifier 26, and the output of the second average value circuit 25 is supplied to the non-inverting input side of the feedback differential amplifier 26. the output of the dynamic amplifier 26 is supplied to the inverting input terminal of the waveform shaping circuit 12 as a threshold V T.

いま波形整形回路12の出力及び基準パターン発生回路
15の出力の各高レベルを−0.8V、低レベルを−16Vとす
ると、第1平均値回路24の出力電圧は−1.6V+0.8V×
(基準パターンのマーク率)となる。つまり下記のよう
になる。
Now, the output of the waveform shaping circuit 12 and the reference pattern generating circuit
Assuming that the high level of the 15 outputs is −0.8 V and the low level is −16 V, the output voltage of the first average circuit 24 is −1.6 V + 0.8 V ×
(The mark ratio of the reference pattern). That is, it becomes as follows.

被測定信号の誤りがわずかであれば、基準パターンの
マーク率と被測定信号のマーク率とはほぼ等しい。第1
平均値回路24の出力と第2平均値回路25の出力の差がゼ
ロになるように帰還用差動増幅器26が帰還制御をするた
め、波形整形回路12の出力波形が、基準パターン発生回
路15の出力波形に近ずくように作用する。例えば基準パ
ターンに対し、波形整形回路12の出力波形の振幅が小さ
かったり、負側のオフセットが大きいと、しきい値VT
下り波形整形回路12の出力波形の振幅が大きくなり、負
側のオフセットが小さくなり、基準パターンと振幅が等
しく、オフセットも等しくなる。このようにして被測定
信号の 振幅やオフセットレベルが未知であっても、常に適切な
しきい値VTが自動的に設定される。
If the error of the signal under test is slight, the mark rate of the reference pattern is substantially equal to the mark rate of the signal under test. First
Since the feedback differential amplifier 26 performs feedback control so that the difference between the output of the average value circuit 24 and the output of the second average value circuit 25 becomes zero, the output waveform of the waveform shaping circuit 12 is It works so as to approach the output waveform. To example reference pattern, or small amplitude of the output waveform of the waveform shaping circuit 12, the offset of negative large, the output waveform of the threshold V T is the downlink waveform shaping circuit 12 the amplitude increases, the negative The offset becomes smaller, the amplitude becomes equal to the reference pattern, and the offset becomes equal. In this way, the measured signal Even if the amplitude and offset level are unknown, an appropriate threshold value VT is always automatically set.

「考案の効果」 以上述べたようにこの考案によれば、波形整形回路の
しきい値が自動的に設定されるので、測定者は可変遅延
器22のみを調整すればよく、測定効率が著しくよくな
り、オシロスコープなど別の高価な測定器も必要としな
い。
"Effects of the invention" As described above, according to the invention, the threshold value of the waveform shaping circuit is automatically set, so that the operator only needs to adjust the variable delay unit 22 and the measurement efficiency is remarkably large. It doesn't need another expensive measuring instrument such as an oscilloscope.

【図面の簡単な説明】[Brief description of the drawings]

第1図はこの考案の実施例を示す回路図、第2図は従来
の誤り検出器を示すブロック図、第3図はしきい値VT
遅延量τとの測定可能範囲の関係を示す図である。
Figure 1 is a circuit diagram showing an embodiment of the invention, FIG. 2 is a block diagram showing a conventional error detector, Figure 3 shows the relationship between the measurable range of the delay amount τ threshold V T FIG.

Claims (1)

(57)【実用新案登録請求の範囲】(57) [Scope of request for utility model registration] 【請求項1】被測定信号を差動増幅器形の波形整形回路
でしきい値との差をとり、その出力を入力クロック信号
でリタイミングし、そのリタイミングされた出力と、基
準パターン発生回路の出力とを比較して、被測定信号の
誤りを検出する誤り検出器において、 上記基準パターン発生回路の出力が供給される第1平均
値回路と、 上記波形整形回路の出力が供給される第2平均値回路
と、 これら第1,第2平均値回路の両出力の差をとって上記し
きい値として出力する帰還用差動増幅器と、 を具備することを特徴とする誤り検出器。
1. A signal to be measured is differentiated from a threshold value by a waveform shaping circuit of a differential amplifier type, and its output is retimed by an input clock signal. An error detector for detecting an error of the signal under measurement by comparing the output of the first average value circuit supplied with the output of the reference pattern generation circuit and the second average value circuit supplied with the output of the waveform shaping circuit. An error detector comprising: a two-average circuit; and a feedback differential amplifier that takes the difference between the outputs of the first and second average circuits and outputs the difference as the threshold value.
JP12099490U 1990-11-19 1990-11-19 Error detector Expired - Lifetime JP2531570Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12099490U JP2531570Y2 (en) 1990-11-19 1990-11-19 Error detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12099490U JP2531570Y2 (en) 1990-11-19 1990-11-19 Error detector

Publications (2)

Publication Number Publication Date
JPH0476747U JPH0476747U (en) 1992-07-03
JP2531570Y2 true JP2531570Y2 (en) 1997-04-02

Family

ID=31868872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12099490U Expired - Lifetime JP2531570Y2 (en) 1990-11-19 1990-11-19 Error detector

Country Status (1)

Country Link
JP (1) JP2531570Y2 (en)

Also Published As

Publication number Publication date
JPH0476747U (en) 1992-07-03

Similar Documents

Publication Publication Date Title
EP1344073B1 (en) Calibrating single ended channels for obtaining differential performance level
US4338569A (en) Delay lock loop
US6496043B1 (en) Method and apparatus for measuring the phase of captured read data
US4309673A (en) Delay lock loop modulator and demodulator
JPH0640111B2 (en) Phase detection circuit
US4400664A (en) Digital phase detector
JP3108809B2 (en) Data signal phase jitter measurement method
US5008627A (en) Conductivity detector
JP2000009409A (en) Circuit for detecting variation of inductance
JP2531570Y2 (en) Error detector
US4585989A (en) 50% point of amplitude and phase detector
US20020095628A1 (en) Apparatus and method for reducing skew of a high speed signal
US4858208A (en) Apparatus and method for testing semiconductor devices
US7759926B2 (en) Dynamic phase offset measurement
JP2005535196A (en) Method and apparatus for setting a slice level in a binary signal
US4749937A (en) Phase detector independent of clock duty-cycle
JPH06100667B2 (en) Calibration method of time interval measuring device
JPH0495784A (en) Timing calibrating method for ic tester
JPH0193206A (en) Pulse count type detector
JPH0738013B2 (en) Skew detector
JPH10295073A (en) Apparatus and method for phase detection
US4404520A (en) Differential absolute equalization measurement circuit
JPS58181316A (en) Pulse width detecting system
JPH0526915A (en) Frequency determining device
JP2917278B2 (en) Phase difference detection circuit