JPH0495784A - Timing calibrating method for ic tester - Google Patents
Timing calibrating method for ic testerInfo
- Publication number
- JPH0495784A JPH0495784A JP2210092A JP21009290A JPH0495784A JP H0495784 A JPH0495784 A JP H0495784A JP 2210092 A JP2210092 A JP 2210092A JP 21009290 A JP21009290 A JP 21009290A JP H0495784 A JPH0495784 A JP H0495784A
- Authority
- JP
- Japan
- Prior art keywords
- timing
- comparator
- comparators
- calibration
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 7
- 238000012360 testing method Methods 0.000 claims description 28
- 230000010355 oscillation Effects 0.000 description 5
- 240000007320 Pinus strobus Species 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000012030 stroop test Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
「産業上の利用分野」
この発明は複数のテスト信号をそれぞれ各別のドライバ
を通じ、更に入出力端子を通じて被試験ＩＣ素子へ供給
し、その被試験ＩＣ素子の出力を上記入出力端子を通し
て各別のコンパレータに取込んで試験を行うＩＣ試験装
置において、基準校正信号を各別の可変遅延回路を通じ
て上記各コンパレータへ供給し、その可変遅延回路を調
整して、これらコンパレータ入力端における基準校正信
号のタイミングを揃え、自動校正時に、基準校正信号を
用いて、各コンパレータに対するストロープのタイミン
グを調整して各コンパレータのタイミングを校正し、次
にドライバの出力を、そのドライバに接続されたコンパ
レータへ供給し、上記校正されたコンパレータを用いて
そのドライバの出力タイミングを校正するタイミング校
正方法に関する。Detailed Description of the Invention "Industrial Application Field" This invention supplies a plurality of test signals to an IC element under test through separate drivers and further through input/output terminals, and outputs the IC element under test. In an IC testing device that performs testing by inputting data into each of the comparators through the input/output terminals, a reference calibration signal is supplied to each of the comparators through separate variable delay circuits, and the variable delay circuits are adjusted. Align the timing of the reference calibration signal at the input terminal, and use the reference calibration signal during automatic calibration to adjust the timing of the strobe for each comparator to calibrate the timing of each comparator, and then adjust the output of the driver to that driver. The present invention relates to a timing calibration method of supplying data to a connected comparator and calibrating the output timing of the driver using the calibrated comparator.
「従来の技術」
第４図を用いて従来のＩＣ試験装置のタイミング校正方
法を説明する。試験装置本体側１１から可変遅延回路Ａ
、、Ａ、、・・・を通じてピンエレクトロニクスカード
１２上のドライバ１３１．１３ｚ・・・ヘテスト信号が
供給され、ドライバＩＬ、１３□・・・よりの出力テス
ト信号はそれぞれスイッチ１４．。"Prior Art" A conventional timing calibration method for an IC test device will be described with reference to FIG. Variable delay circuit A from test equipment main body side 11
Test signals are supplied to the drivers 131.13z... on the pin electronics card 12 through the switches 14., A,..., and the output test signals from the drivers IL, 13□... .
１４、・・・を通じ、更に入出力端子１５．．１５□・
・・を通じて被試験ＩＣ素子１６へ供給され、被試験Ｉ
Ｃ素子１６の出力は入出力端子１５３．１５ｚ・・・を
通じ、更にスイッチ１４０．１４！・・・を通じてコン
パレータ１７１．１７ｇ・・・の各一方の入力側へ供給
されて試験を行う、ピンエレクトロニクスカード１２の
端子１８から比較基準電圧ｖ■ｖが各コンパレータ１７
＋、１７ｇ・・・の他方の入力側へ供給されている。各
コンパレータ１７．，１７ｇ・・・のその出力の取出し
タイミングはそれぞれ可変遅延回路Ｂ、、Ｂｔ・・・を
通じて与えられるストロープにより決定される。14, . . , and further input/output terminals 15. ．． 15□・
... is supplied to the IC device under test 16 through
The output of the C element 16 passes through input/output terminals 153.15z..., and further through switches 140.14! The comparison reference voltage v■v is supplied from the terminal 18 of the pin electronics card 12 to one input side of the comparators 171, 17g, . . . through which the test is performed.
+, 17g, . . . are supplied to the other input side. Each comparator 17. , 17g, . . . are determined by the strobes applied through variable delay circuits B, , Bt, .
このようなＩＣ試験装置において、各テスト信号の通路
、つまりドライバ１３．．１３□・・・の各通路におけ
る信号遅延量を揃えるタイミング校正、またコンパレー
タ１７１，１７□・・・に対するストロープ信号通路に
おける遅延時間を同一とするタイミング校正を次のよう
にして行っていた。まずスイッチ１４１．１４□・・・
をオフとした状態でピンエレクトロニクスカード１２の
端子１９に基準校正信号を入力して、この基準校正信号
を可変遅延回路Ｃ，，Ｃ，・・・を通じてコンパレータ
１７＋、１７ｇ・・・へそれぞれ供給し、可変遅延回路
Ｃ，，Ｃ２・・・の遅延量を調整して、端子１９から各
コンパレータ１７、．１７□・・・の入力点までの遅延
時間が等しくなるように予め調整しておく、この調整は
ボード調整と呼ばれ、最初に行い、その後は、必要に応
じて以下の自動校正のみを繰返し行う。In such an IC test device, each test signal path, that is, the driver 13. ．． Timing calibration to equalize the signal delay amount in each path of 13□... and timing calibration to make the delay time in the Stroop signal path to the comparators 171, 17□... the same was performed as follows. First, switch 141.14□...
is turned off, a reference calibration signal is input to the terminal 19 of the pin electronics card 12, and this reference calibration signal is supplied to the comparators 17+, 17g, . . . through the variable delay circuits C, C, . , the variable delay circuits C, , C2 . Adjust in advance so that the delay time to the input point of 17 conduct.
自動校正においては端子１９より基準校正信号をコンパ
レータ１７１．１７ｔ・・・へそれぞれ供給し、コンパ
レータ１７．．１７．・・・の他方の入力側には基準電
圧Ｖ ｌ！Ｆを与えておき、可変遅延回路Ｂｌ。In automatic calibration, the reference calibration signal is supplied from the terminal 19 to the comparators 171, 17t, . . . ．． 17. The other input side of . . . has a reference voltage V l! F is given to the variable delay circuit Bl.
Ｂ、・・・の遅延量をそれぞれ調整し、コンパレータ１
７、；１７□・・・から基準校正信号が同時に得られる
ようにする。この時、コンパレータ１７．．１７□・・
・の各入力の基準校正信号は同一タイミングであるから
、各コンパレータ１７＋、１７ｚ・・・に対する各スト
ロープのタイミングが一致したことになる。Adjust the delay amount of B, ... respectively, and comparator 1
7. Make sure that the reference calibration signals are obtained from 17□... at the same time. At this time, comparator 17. ．． 17□・・
Since the reference calibration signals of the respective inputs have the same timing, the timings of the respective strobes for the comparators 17+, 17z, . . . coincide with each other.
このようにしてコンパレータＩＬ、１７ｇ・・・に対す
るタイミング調整（スキュ調整）を行った後に、ドライ
バーＩＬ、１３ｇ・・・の各出力を、そのドライバにそ
れぞれ接続されたコンパレータ１７．。After performing the timing adjustment (skew adjustment) for the comparators IL, 17g, . . . in this way, each output of the driver IL, 13g, . .
１７□・・・へ供給し、これらコンパレータ１７＋、１
７、・・・の出力を同一タイミングのストロープで見て
、コンパレータ１７１．１７！・・・の出力のタイミン
グが一致するように、可変遅延回路Ａ ＋ 、 Ａ ｚ
・・・の各遅延量を調整する。この時、各ドライバ１３
１１３２・・・の通路における信号遅延量は同一となり
、ドライバに対するスキエ調整が行われたことになる。17□..., these comparators 17+, 1
Look at the outputs of 7,... with the same timing strobe, and use the comparator 171.17! The variable delay circuits A + , A z
...Adjust each delay amount. At this time, each driver 13
The signal delay amounts in the paths 1132, .
「発明が解決しようとする課題」
ボード調整によりコンパレータ１７．．１７！・・・の
入力側における基準校正信号のタイミングが揃えられて
いるが、実際には可変遅延回路Ｃ，，Ｃ。"Problem to be solved by the invention" Comparator 17. by adjusting the board. ．． 17! Although the timings of the reference calibration signals on the input side of .
・・・の分解能以下の調整はできないことにより、完全
にはタイミングが一致しない、またボード調整時と、自
動校正時とで温度が異なると、可変遅延回路Ｃ，，Ｃ，
・・・の各取付は場所での温度差のため、必ずしも同一
の温度変化とならず、可変遅延回路Ｃ１，Ｃｚ・・・が
異なる温度の影響を受けて、コンパレータ１７＝、１７
ｇ・・・の入力側で基準校正信号のタイミングにずれが
生じる。更にボード調整時き、自動校正時とで端子１８
の基準電圧ｖ ＊ｔｒが変動すると、コンパレータ１７
３．１７！・・・の入力側ての各基準校正信号の立上り
波形に差がある場合は、タイミングずれが生じる。Because it is not possible to make adjustments below the resolution of..., the timings do not match perfectly, and if the temperature differs between the board adjustment and automatic calibration, the variable delay circuits C, ,C,
. . . due to temperature differences at different locations, the temperature changes will not necessarily be the same, and the variable delay circuits C1, Cz .
A deviation occurs in the timing of the reference calibration signal on the input side of g... Furthermore, terminal 18 is connected during board adjustment and automatic calibration.
When the reference voltage v*tr changes, the comparator 17
3.17! If there is a difference in the rising waveform of each reference calibration signal on the input side of..., a timing shift will occur.
これらにより自動校正時にコンパレータ１７１゜１７、
・・・の入力側における基準校正信号に位相差が生じ、
この位相差は自動校正実行のドライバ信号、コンパレー
タ信号のスキュとなり、それだけ試験精度が劣化する。Due to these, the comparator 171°17,
A phase difference occurs in the reference calibration signal on the input side of...
This phase difference causes a skew in the driver signal and comparator signal for automatic calibration execution, and the test accuracy deteriorates accordingly.
また実際にはピンエレクトロニクスカードは１枚ではな
く、複数枚であり、基準校正信号が各ピンエレクトロニ
クスカードの端子１９に入力される点で既に位相差が生
じていることがあり、この場合も正確に自動校正を行う
ことができない。In addition, in reality, there is not one pin electronics card but multiple pin electronics cards, and a phase difference may already have occurred at the point where the reference calibration signal is input to terminal 19 of each pin electronics card, and in this case as well, the accuracy is automatic calibration cannot be performed.
「課題を解決するための手段」
この発明によれば自動校正時に、まず各コンパレータの
入力側における基準校正信号の位相差を検出し、その検
出位相差に応じて、各コンパレータに与える比較基準電
圧のレベルを調整して、各コンパレータの反転タイミン
グを一致させ、その後、その調整した比較基準電圧を用
いて自動校正を行う。"Means for Solving the Problem" According to the present invention, during automatic calibration, a phase difference between reference calibration signals on the input side of each comparator is first detected, and a comparison reference voltage is applied to each comparator according to the detected phase difference. The level of is adjusted to match the inversion timing of each comparator, and then automatic calibration is performed using the adjusted comparison reference voltage.
「実施例Ｊ
第１図にこの発明の実施例を示し、第４図と対応する部
分に同一符号を付けである。この発明ではコンパレータ
１．７１．１７ｇ・・・には端子１８１，１８８・・・
よりそれぞれ各別に比較基準電圧Ｖｌｌ！Ｆ＋。Embodiment J An embodiment of the present invention is shown in FIG. 1, and parts corresponding to those in FIG. 4 are given the same reference numerals.・・・
Each comparison reference voltage Vll! F+.
■□。・・・を印加するように構成されている。この発
明においては自動校正に先立ち、まずコンパレータ１７
１．１７ｇ・・・の各入力側における基準校正信号の位
相差を検出する。この位相差の検出は例えば端子１９に
基準校正信号を印加し、その時、各入出力端子１５Ｉ、
１５ｇ・・・に出力される基準校正信号の位相差を例え
ばオッシロスコープで測定することにより行われる。あ
るいは端子１８１．１８１・・・に同一の比較基準電圧
を印加して、可変遅延回路Ｂ、、Ｂ、・・・を調整して
、コンパレータ１７゜１７！・・・の出力が同一のタイ
ミングで得られるようにし、つまりコンパレータ１７．
．１７ｔ・・・ノ校正を行い、その後、外部から入出力
端子１５．．１５Ｎ・・・をそれぞれ通して基準信号を
印加し、その時の各コンパレータ１７１．１７ｇ・・・
の各出力の変化タイミングの差から、コンパレータ１７
．、ｉ７□・・・の各入力側における基準校正信号の位
相差を求める。またはコンパレータ１７１の出力を端子
１９に帰還して発振ループを作り、その発振周波数を測
定、し、他のコンパレータ１７！・・・についてもそれ
ぞれ同様の発振ループを作り、その各発振周波数を測定
し、これら発振周波数の差から、コンパレータ１７１，
１７ｇ・・・の入力側における基準校正信号の位相差を
検出する。これら位相差検出はいずれも、システム側（
試験装置本体側）で行うことができるようにされる。■□. It is configured to apply... In this invention, before automatic calibration, first the comparator 17
Detect the phase difference between the reference calibration signals on each input side of 1.17g... To detect this phase difference, for example, a reference calibration signal is applied to the terminal 19, and at that time, each input/output terminal 15I,
This is done by measuring the phase difference between the reference calibration signals outputted to the terminals 15g, . . . using, for example, an oscilloscope. Alternatively, by applying the same comparison reference voltage to the terminals 181, 181... and adjusting the variable delay circuits B,, B,..., the comparators 17°17! ... are obtained at the same timing, that is, the comparators 17.
．． 17t... is calibrated, and then the input/output terminals 15. ．． A reference signal is applied through each of the comparators 171.17g...
From the difference in the change timing of each output, the comparator 17
．． , i7□, . . . find the phase difference between the reference calibration signals on each input side. Alternatively, the output of the comparator 171 is fed back to the terminal 19 to create an oscillation loop, the oscillation frequency is measured, and the other comparator 17! Similar oscillation loops are made for each of them, and their respective oscillation frequencies are measured. From the difference in these oscillation frequencies, the comparators 171,
The phase difference of the reference calibration signal on the input side of 17g... is detected. All of these phase difference detections are performed on the system side (
(on the test equipment main body side).
このようにして得られた基準校正信号の検出位相差に応
じて、コンパレータＩＬ、１７ｚ・・・に与える比較基
準電圧ＶＩＥＦＩ、 Ｖ□２．・・・を調整する。According to the detected phase difference of the reference calibration signal obtained in this way, the comparison reference voltages VIEFI, V□2. are applied to the comparators IL, 17z... ...adjust.
例えばコンパレータ１７．の入力側における基準校正信
号のタイミングが第２図Ａに示すようにｔ。For example, comparator 17. The timing of the reference calibration signal at the input side of t is as shown in FIG. 2A.
であり、コンパレータ１７．の入力側における基準校正
信号のタイミングが第２図Ｂに示すようにｔ８であった
場合、これら入力側における基準校正信号の位相差ｔ１
〜ｔ２が検出され、コンパレータ１７．の入力側の基準
校正信号のタイミング１、を基準とし、これにコンパレ
ータ１７□の入力側の基準校正信号のタイミングが一致
するよう仲、つまり、コンパレータ１７６，１７ｚが同
一タイミングで出力反転するように、ｔ！が１．より遅
れている場合はコンパレータ１７ｇの比較基準電圧ｖ
宵ｔｖｚを第２図Ｂの点線のように下げる。この比較基
準電圧ｖ ＊ｔｒｔの値は位相差（１＋〜１ｇ）と基準
校正信号のエツジの傾きとがら求まる。このようにして
第３図に示すようにコンパレータ１７１の比較基準電圧
Ｖ□ＦＩ（＝ ｖｍｔｙ）と、コンパレータ１７．の比
較基準電圧ＶＩＥＦｔとがそれぞれ端子１８．．１Ｂ□
に与えられ、第３図に示すようにコンパレータＩＬ、１
７ｇは同一タイミングで出力が反転するようになる。and comparator 17. If the timing of the reference calibration signal at the input side of is t8 as shown in FIG. 2B, the phase difference t1 of the reference calibration signal at these input sides is
~t2 is detected and comparator 17. The timing 1 of the reference calibration signal on the input side of the comparator 17 is set as a reference, and the timing of the reference calibration signal on the input side of the comparator 17□ is adjusted to match the timing 1, that is, the outputs of the comparators 176 and 17z are inverted at the same timing. ,t! is 1. If it is delayed, the comparison reference voltage v of comparator 17g
Lower the evening tvz as shown by the dotted line in Figure 2B. The value of this comparison reference voltage v*trt is determined from the phase difference (1+ to 1g) and the slope of the edge of the reference calibration signal. In this way, as shown in FIG. 3, the comparison reference voltage V□FI (=vmty) of the comparator 171 and the comparator 17. The comparison reference voltages VIEFt are respectively connected to terminals 18. ．． 1B□
is given to the comparator IL,1 as shown in FIG.
7g, the output will be inverted at the same timing.
ＩＣｖ：＠装置では比較基準電圧Ｖ ＩＩ！Ｆはもとも
と各種の値に設定して試験をすべく、可変できるように
なっているから、特にハードウェア構成を変更すること
なく、各別の比較基準電圧Ｖ□、。ICv: @In the device, comparison reference voltage V II! Since F is originally variable so that tests can be performed by setting it to various values, each comparison reference voltage V□ can be set without changing the hardware configuration.
Ｖ ｌ１ｔＦ！・・・を作り、これらを端子１Ｂ、、１
Ｂ、・・・に印加することができる。Vl1tF! ... and connect these to terminals 1B,,1
It can be applied to B, .
このようにしてコンパレータ１７＋、１７ｇ・・・の各
入力側における基準構成信号のタイミングのずれを、比
較基準電圧ＶｌｌｔＦＩＩ ＶＩＥＦ！・・・を調整し
て補償し、その後これらの比較基準電圧を用いて前述し
た自動校正を従来と同様に行う。必要に応じて、これら
比較基準電圧ｖｌ！ＦＩ＋ ”１ＥＦＮ・・・を補正テ
ーブルに記憶しておき、試験中は、試験条件に応じて各
比較基準電圧を設定し、校正時にこの補正テーブルを読
み出して各比較基準電圧を設定して行うようにしてもよ
い。In this way, the timing deviation of the reference configuration signals on each input side of the comparators 17+, 17g, . . . is determined from the comparison reference voltage VlltFII VIEF! ... are adjusted and compensated for, and then the above-mentioned automatic calibration is performed using these comparison reference voltages in the same manner as before. If necessary, these comparison reference voltages vl! FI+ "1EFN..." is stored in the correction table, and during testing, each comparison reference voltage is set according to the test conditions, and during calibration, this correction table is read out and each comparison reference voltage is set. You can also do this.
なお、ドライバ１３Ｉのスキュ校正時にコンパレータ１
７．を用いているが、コンパレータ１７１の立上り遅れ
時間と、立下り遅れ時間とに差がある場合は、ドライバ
１３．の出力の立上りタイミングと、立下りタイミング
とにずれが生しる。従ってこのずれを、補正するように
コンパレータ１７１の比較基準電圧Ｖ□Ｆ１を、ドライ
バ１３．の出力立上り時と、出力立下り時とで変更する
ようにしてもよい、上述では１系列（１つの入出力端子
）に１つのコンパレータを設けたが、通常は高レベルの
比較基準電圧が与えられるコンパレータと低レベルの比
較基準電圧が与えられるコンパレータとの二つが１系列
（１つの入出力端子）に設けられる。この場合、その両
コンパレータが１つのＩＣ内に組込まれたものを用いる
と相互干渉で両コンパレータの立上り（又は立下り）！
！れ時間Ｔ、に差が生じることがある。この差も、これ
ら両コンパレータへ与える各比較基準電圧を調整して補
正することもできる。Note that when skewing the driver 13I, the comparator 1
7. However, if there is a difference between the rise delay time and fall delay time of the comparator 171, the driver 13. There is a difference between the rise timing and fall timing of the output. Therefore, to correct this deviation, the comparison reference voltage V□F1 of the comparator 171 is adjusted to the driver 13. In the above, one comparator is provided for one series (one input/output terminal), but normally a high-level comparison reference voltage is provided. Two comparators are provided in one series (one input/output terminal): one comparator to which a comparison reference voltage of a low level is applied, and another comparator to which a low-level comparison reference voltage is applied. In this case, if both comparators are built into one IC, mutual interference will cause both comparators to rise (or fall)!
! There may be a difference in the delay time T. This difference can also be corrected by adjusting the comparison reference voltages applied to both comparators.
「発明の効果」
以上述べたようにこの発明によれば自動校正に先立ち、
各コンパレータの入力側における基準校正信号の位相差
を検出し、これに応じてそのコンパレータに与える比較
基準電圧のレベルを調整し、コンパレータの出力が同一
タイミングになるようにした後に、自動校正するため、
自動校正を従来より精度よく行うことができる。特に自
動校正を行うごとに、前記比較基準電圧の調整を行う時
は温度変動、を源電圧の変動の影響も受けることなく、
常に高い精度で校正を行うことができ、高い精度で試験
を行うことができる。"Effects of the Invention" As described above, according to the present invention, prior to automatic calibration,
To perform automatic calibration after detecting the phase difference between the reference calibration signals on the input side of each comparator and adjusting the level of the comparison reference voltage given to that comparator accordingly so that the outputs of the comparators have the same timing. ,
Automatic calibration can be performed more accurately than before. In particular, when adjusting the comparison reference voltage every time automatic calibration is performed, it is possible to adjust the comparison reference voltage without being affected by temperature fluctuations or source voltage fluctuations.
Calibration can always be performed with high accuracy, and tests can be performed with high accuracy.
第１図はこの発明の実施例に用いられるＩＣ試験装置の
一部を示すブロック図、第２図はコンパレータの入力側
における基準校正信号のタイミングずれの側と、補正比
較基準電圧とを示す図、第３図は第２図に対し、比較基
準電圧を調整し、コンパレータ出力のタイミングを合せ
た状態を示す図、第４図は従来のタイミング校正法を説
明するためのＩＣ試験装置の一部を示すブロック図であ
る。
、？ ２ 図
オ ３ 図
特許出願人 株式会社アトパンテスト代理人 弁理士
草 野 卓FIG. 1 is a block diagram showing a part of the IC test equipment used in the embodiment of the present invention, and FIG. 2 is a diagram showing the timing deviation side of the reference calibration signal on the input side of the comparator and the corrected comparison reference voltage. , Fig. 3 is a diagram showing a state in which the comparison reference voltage is adjusted and the timing of the comparator output is matched with respect to Fig. 2, and Fig. 4 is a part of the IC test equipment for explaining the conventional timing calibration method. FIG. ,? 2 Figure O 3 Figure patent applicant Atpantest Co., Ltd. Agent Patent attorney Takashi Kusano
Claims (1)
じ、かつ入出力端子を通じて被試験ＩＣ素子へ供給し、
その被試験ＩＣ素子の出力を上記入出力端子を通じて各
別のコンパレータに取込んで試験を行うＩＣ試験装置に
おいて、 基準校正信号をそれぞれ各別の可変遅延回路を通じて上
記各コンパレータへ供給し、上記可変遅延回路を調整し
て、上記コンパレータの入力側における上記基準校正信
号のタイミングを揃え、自動校正時に、上記基準校正信
号を用いて、上記各コンパレータに対するストロープの
タイミングを調整して上記各コンパレータのタイミング
を校正し、 上記ドライバの出力をそのドライバに接続された上記コ
ンパレータへ供給し、その校正されたコンパレータを用
いてそのドライバの出力タイミングを校正するＩＣ試験
装置のタイミング校正方法において、 上記各コンパレータの入力側における上記基準校正信号
の位相差を検出し、 その検出位相差に応じて、上記コンパレータに与える比
較基準電圧のレベルを調整して上記各コンパレータの反
転タイミングを一致させ、 その後、その調整した比較基準電圧を用いて上記自動校
正を行うことを特徴とするＩＣ試験装置のタイミング校
正方法。(1) Supplying multiple test signals to the IC device under test through separate drivers and input/output terminals,
In an IC test device that performs a test by inputting the output of the IC device under test to each separate comparator through the above-mentioned input/output terminal, a reference calibration signal is supplied to each of the above-mentioned comparators through each separate variable delay circuit, and the above-mentioned variable A delay circuit is adjusted to align the timing of the reference calibration signal on the input side of the comparator, and during automatic calibration, the timing of the strobe for each of the comparators is adjusted using the reference calibration signal to adjust the timing of each of the comparators. In the timing calibration method for an IC test equipment, the output timing of the driver is calibrated, the output of the driver is supplied to the comparator connected to the driver, and the calibrated comparator is used to calibrate the output timing of the driver. The phase difference between the above reference calibration signals on the input side is detected, and the level of the comparison reference voltage given to the above comparators is adjusted according to the detected phase difference to match the inversion timing of each above comparator. A timing calibration method for an IC test device, characterized in that the automatic calibration is performed using a comparison reference voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2210092A JP2895930B2 (en) | 1990-08-08 | 1990-08-08 | Timing calibration method for IC test equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2210092A JP2895930B2 (en) | 1990-08-08 | 1990-08-08 | Timing calibration method for IC test equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0495784A true JPH0495784A (en) | 1992-03-27 |
| JP2895930B2 JP2895930B2 (en) | 1999-05-31 |
Family
ID=16583689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2210092A Expired - Fee Related JP2895930B2 (en) | 1990-08-08 | 1990-08-08 | Timing calibration method for IC test equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2895930B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013136A1 (en) * | 1999-08-16 | 2001-02-22 | Advantest Corporation | Method for correcting timing for ic tester and ic tester having correcting function using the correcting method |
| JP2001183432A (en) * | 1999-12-28 | 2001-07-06 | Advantest Corp | Timing adjusting method and timing calibration method in semiconductor testing device |
| JP2009052953A (en) * | 2007-08-24 | 2009-03-12 | Yokogawa Electric Corp | Semiconductor testing device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102478727B1 (en) | 2017-10-24 | 2022-12-19 | 니뽄 다바코 산교 가부시키가이샤 | Aerosol generating device and method and program for operating the same |
| EP3701815B1 (en) | 2017-10-24 | 2023-02-22 | Japan Tobacco Inc. | Aerosol generation device, and method and program for operating same |
-
1990
- 1990-08-08 JP JP2210092A patent/JP2895930B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001013136A1 (en) * | 1999-08-16 | 2001-02-22 | Advantest Corporation | Method for correcting timing for ic tester and ic tester having correcting function using the correcting method |
| US6586924B1 (en) | 1999-08-16 | 2003-07-01 | Advantest Corporation | Method for correcting timing for IC tester and IC tester having correcting function using the correcting method |
| JP2001183432A (en) * | 1999-12-28 | 2001-07-06 | Advantest Corp | Timing adjusting method and timing calibration method in semiconductor testing device |
| JP2009052953A (en) * | 2007-08-24 | 2009-03-12 | Yokogawa Electric Corp | Semiconductor testing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2895930B2 (en) | 1999-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703489A (en) | Timing calibration circuit and method for test signals | |
| US4511846A (en) | Deskewing time-critical signals in automatic test equipment | |
| US6931338B2 (en) | System for providing a calibrated path for multi-signal cables in testing of integrated circuits | |
| US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
| US6675117B2 (en) | Calibrating single ended channels for differential performance | |
| US6298465B1 (en) | Skew calibration means and a method of skew calibration | |
| US4488297A (en) | Programmable deskewing of automatic test equipment | |
| JP5279724B2 (en) | Test apparatus and calibration method | |
| JP4313799B2 (en) | Calibration comparison circuit | |
| KR20070001264A (en) | Test apparatus, phase adjusting method and memory controller | |
| US5811655A (en) | Delay time calibration circuit and method | |
| US6876938B2 (en) | Method to provide a calibrated path for multi-signal cables in testing of integrated circuits | |
| JPWO2007072738A1 (en) | Test apparatus, adjustment apparatus, adjustment method, and adjustment program | |
| JPH0495784A (en) | Timing calibrating method for ic tester | |
| US6981192B2 (en) | Deskewed differential detector employing analog-to-digital converter | |
| KR100724089B1 (en) | Method of calibrating semiconductor testing apparatus and the semiconductor testing apparatus using the same | |
| US6831473B2 (en) | Ring calibration apparatus and method for automatic test equipment | |
| EP1226447B1 (en) | High resolution skew detection apparatus and method | |
| JP2813188B2 (en) | IC test equipment | |
| JP3611012B2 (en) | Timing deskew apparatus and timing deskew method | |
| JPH0743666Y2 (en) | Semiconductor test equipment | |
| JP2002257901A (en) | Device for adjusting skew timing and its method | |
| JPH0755882A (en) | Ic testing device | |
| JPH09325174A (en) | Semiconductor inspecting instrument | |
| WO1997043813A1 (en) | Timing adjustment circuit for semiconductor test system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |