JP2526483B2 - Cell switching system and device - Google Patents

Cell switching system and device

Info

Publication number
JP2526483B2
JP2526483B2 JP12279593A JP12279593A JP2526483B2 JP 2526483 B2 JP2526483 B2 JP 2526483B2 JP 12279593 A JP12279593 A JP 12279593A JP 12279593 A JP12279593 A JP 12279593A JP 2526483 B2 JP2526483 B2 JP 2526483B2
Authority
JP
Japan
Prior art keywords
cell
burst
identifier
cells
packets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12279593A
Other languages
Japanese (ja)
Other versions
JPH06334681A (en
Inventor
洋一 大照
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP12279593A priority Critical patent/JP2526483B2/en
Publication of JPH06334681A publication Critical patent/JPH06334681A/en
Application granted granted Critical
Publication of JP2526483B2 publication Critical patent/JP2526483B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はディジタル通信に利用す
る。特に、非同期転送モードによるセル交換技術に関す
る。
FIELD OF THE INVENTION The present invention is used in digital communications. In particular, the present invention relates to a cell switching technique in the asynchronous transfer mode.

【0002】[0002]

【従来の技術】情報を固定長のセル単位に分割して送受
信し、交換する非同期転送モード(以下、ATM:Async
rouous Tranfer Mode という )のセル交換方式が次世代
の広帯域通信の実現方式として有力視されている。この
ようなセル交換方式では、各セルのヘッダ領域に書かれ
た識別子をもとにセル毎にスイッチングを行っている。
2. Description of the Related Art Asynchronous transfer mode (hereinafter referred to as ATM: Async) in which information is divided into fixed-length cell units, transmitted and received, and exchanged.
The cell switching method called rouous Tranfer Mode) is regarded as a promising method for realizing the next-generation broadband communication. In such a cell switching system, switching is performed for each cell based on the identifier written in the header area of each cell.

【0003】従来例を図6および図7を参照して説明す
る。図6はアウトプットバッファ型のATMスイッチの
ブロック構成図である。図7は従来の受信フィルタのブ
ロック構成図である。入力ポート221〜22nより入力さ
れるセルは入力インタフェース241〜24nを介して内部
バス21に送信される。内部バス21への入力ポート2
21〜22nからの送信権はスイッチ制御部27によって制
御されている。この従来例では、時分割的にサイクリッ
クに送信権を入力ポート221〜22nに与えている。入力
ポート221〜22nの入力インタフェース241〜24nは、
内部に数セル分のバッファを用いスイッチ制御部27の
送信権信号に従ってセルを内部バス21に送信する。内
部バス21上に多重されたセルは、出力ポート231〜2
3nの受信フィルタ251〜25nによりヘッダ部をチェック
され、自分の出力ポート231〜23n宛のセルのみが取り
込まれて受信バッファ261〜26nに受信される。
A conventional example will be described with reference to FIGS. 6 and 7. FIG. 6 is a block diagram of an output buffer type ATM switch. FIG. 7 is a block diagram of a conventional reception filter. Cells inputted from the input port 2 21 to 2 2n are transmitted to the internal bus 21 through an input interface 2 41 to 2 4n. Input port 2 to internal bus 21
The transmission right from 21 to 22n is controlled by the switch controller 27. In this conventional example, the transmission right is cyclically given to the input ports 2 21 to 22 n in a time division manner. The input interfaces 2 41 to 2 4n of the input ports 2 21 to 2 2n are
A buffer for several cells is used internally to transmit cells to the internal bus 21 in accordance with a transmission right signal from the switch controller 27. The cells multiplexed on the internal bus 21 have output ports 2 31 to 2 3.
The header section is checked by the 3n reception filters 2 51 to 25 n , and only the cells addressed to their own output ports 2 31 to 23 n are fetched and received by the reception buffers 2 61 to 26 n .

【0004】図7に示すように受信フィルタ251〜25n
では、到来したセルはすべてレジスタ31に一時蓄積さ
れる。制御回路36は、そのセルのヘッダ情報から仮想
パス識別子(以下、VPI:Virtual Path Identifierと
いう)や仮想チャネル識別子(以下、VCI:Virtual C
hannel Identifier という)を検索して制御メモリ34
に格納されているデータと照合し、一致したときにゲー
ト32を介してそのセルを次段の受信バッファ261〜2
6nに転送する。不一致のときはそのセルは廃棄される。
As shown in FIG. 7, reception filters 2 51 to 25 n
Then, all the incoming cells are temporarily stored in the register 31. The control circuit 36 determines a virtual path identifier (hereinafter, referred to as VPI: Virtual Path Identifier) or a virtual channel identifier (hereinafter, referred to as VCI: Virtual C) from the header information of the cell.
hannel Identifier) to retrieve the control memory 34
The data stored in the receiving buffers 2 61 to 2 of the next stage are checked through the gate 32 when the data is collated with the data stored in.
Transfer to 6n . If they do not match, the cell is discarded.

【0005】アウトプットバッファ型のスイッチでは、
内部バッファ21のスループットは、入力ポート221
2nのスループットの合計より大きい。ここで入力ポー
ト221〜22nおよび出力ポート231〜23nの回線速度を
全てmbit/secとすると、内部バス21のスルー
プットはn×mbit/sec以上ある。したがって、
入力ポート221〜22nから見れば、たとえセルが連続し
て到着しても、セルが一つ入力ポート221、222、…、
2nに到着する時間内に必ずセルを1つ内部バス21に
送出することができるため、入力ポート221〜22n側に
はタイミング調整用のバッファとして数セル分用意して
おけば十分である。すなわち入力ポート221〜22n側で
はセルの廃棄は起こらない。以後、入力ポート221〜2
2nに回線速度いっぱいの速度でセルが連続して到着する
場合のセルの到着時間間隔を1セル時間と呼ぶことにす
る。
In the output buffer type switch,
The throughput of the internal buffer 21 is from the input port 2 21 to
Greater than 2 2n total throughput. When all mbit / sec line speed of the input ports 2 21 to 2 2n and the output port 2 31 to 2 3n, where the throughput of the internal bus 21 is more n × mbit / sec. Therefore,
Viewed from the input port 2 21 to 2 2n, be arrived if the cell is continuously, one cell input port 2 21, 2 22, ...,
One cell can always be sent to the internal bus 21 within the time of arriving at 2 2n , so it is sufficient to prepare several cells as a timing adjustment buffer on the input port 2 21 to 22n side. is there. That is, no cells are discarded on the side of the input ports 2 21 to 22 n . After that, input ports 2 21 to 2
The cell arrival time interval when cells continuously arrive at 2n at the line speed is called one cell time.

【0006】一方、出力ポート231〜23n側では輻輳の
ためセル廃棄が起こる可能性がある。例えば、同時に複
数の入力ポート221〜22nから特定の出力ポート231
3n宛のセルが到着した場合、つまり1セル時間内に複
数のセルが特定の出力ポート231〜23nに到着すること
になるが、この場合に受信バッファ261〜26nから出力
されるのは1セル時間内に1セルだけなので入るセルの
方が多いため、だんだん受信バッファ261〜26nにセル
が溜まってゆくことになり、しまいにバッファオーバー
フローによりセルが廃棄されることになる。
On the other hand, on the side of the output ports 2 31 to 23 n , cell discard may occur due to congestion. For example, from a plurality of input ports 2 21 to 22 n at the same time to a specific output port 2 31 to
When a cell addressed to 2 3n arrives, that is, a plurality of cells arrive at a specific output port 2 31 to 2 3n within one cell time. In this case, the output from the reception buffers 2 61 to 26 n. Since there is only one cell within one cell time, there are more cells to enter, so cells gradually accumulate in the receive buffers 2 61 to 26 n , and eventually cells are discarded due to buffer overflow. Become.

【0007】一般に送りたい元の情報は、複数の比較的
長いパケットの連続するバーストからなっており、AT
Mではこれらの情報を短い固定長セルに分割して送って
いる。例えばバッファの輻輳によりセルが1つでも廃棄
されると、そのセルが含まれていたパケット全体が復元
できなくなり、このパケットを構成する全てのセルが再
送されることになる。さらにまた、パケットが1つでも
届かないと、元のバースト情報全体が復元できないの
で、結局すべてのパケットが無事到着するまで所望の転
送は終了しないことになる(特開平3−26038号公
報、特開平3−82244号公報、特開平3−1171
37号公報、特開平3−128547号公報参照のこ
と)。
Generally, the original information to be sent consists of a continuous burst of a plurality of relatively long packets.
In M, these pieces of information are divided into short fixed-length cells and sent. For example, if even one cell is discarded due to buffer congestion, the entire packet that contained that cell cannot be restored, and all cells constituting this packet will be retransmitted. Furthermore, if even one packet does not arrive, the entire original burst information cannot be restored, so that the desired transfer does not end until all the packets arrive safely (Japanese Patent Laid-Open No. 3-26038). Japanese Patent Laid-Open No. 3-82244 and Japanese Patent Laid-Open No. 3-17171
37, JP-A-3-128547).

【0008】[0008]

【発明が解決しようとする課題】このように受信バッフ
ァの輻輳により廃棄が生じる場合に、従来のセル交換機
では無作為に受信バッファから溢れたセルが廃棄され
る。例えば廃棄されたセルが10セルであったとした場
合に、廃棄された10セルがすべて同じパケットに含ま
れるセルであるときには、再送すべきパケットは1つで
よい。しかし、廃棄されたセルが異なるパケットに含ま
れるものであった場合には、結局10のパケットを再送
しなくてはならない。さらに、この再送すべき10パケ
ットが全て異なる情報バーストの一部であったとする
と、全ての情報バーストとも1パケットずつの再送が無
事完了するまで転送が完了しないことになる。このよう
に同時に複数の再送が起こると、そのことによって更に
輻輳が助勢され、結局どの情報転送も満足に終了しない
状態に陥る可能性がある。
When the discard occurs due to the congestion of the receive buffer, the conventional cell switch randomly discards the cells overflowing from the receive buffer. For example, if the discarded cells are 10 cells and all the discarded 10 cells are cells included in the same packet, only one packet should be retransmitted. However, if the discarded cells are contained in different packets, 10 packets must be retransmitted after all. Furthermore, if all the 10 packets to be retransmitted are part of different information bursts, the transfer will not be completed until the retransmission of each packet is successfully completed for all the information bursts. When a plurality of retransmissions occur at the same time in this manner, congestion is further assisted, and eventually there is a possibility that no information transfer will be completed satisfactorily.

【0009】これを防ぐためには、セルを選択的に廃棄
あるいは通すことが必要である。パケット単位さらには
バースト単位で識別し、特定のパケットあるいは特定の
バーストに含まれるセルを優先的に扱うことが全体のス
ループットを向上させる上で重要である。
To prevent this, it is necessary to selectively discard or pass cells. In order to improve the overall throughput, it is important to identify each packet or each burst and to preferentially treat a specific packet or cells included in a specific burst.

【0010】従来から、バッファの輻輳に対する対策と
して優先制御方式が考えられている。これは各セルのヘ
ッダに優先識別子を設定できる領域を設け、輻輳時には
低優先セルを廃棄するものである。しかしこの制御は、
パケット単位の識別をしているわけでなく、もし低優先
セルを廃棄した上でまだ輻輳が起こる場合には、高優先
セルのうちからパケット単位の識別はせずに、やはり無
作為に廃棄されてしまう。
Conventionally, a priority control method has been considered as a countermeasure against buffer congestion. This is to provide an area in which the priority identifier can be set in the header of each cell, and to discard the low priority cell at the time of congestion. But this control
If the low priority cells are discarded and congestion still occurs after the low priority cells are discarded, the high priority cells are not randomly identified and are discarded randomly. Will end up.

【0011】本発明は、このような背景に行われたもの
であり、受信バッファに輻輳が生じたときに、関連した
バースト情報の一部のセルが廃棄されることを防ぎ、利
用効率の高いセル交換方式および装置を提供することを
目的とする。
The present invention has been made against such a background. When congestion occurs in the reception buffer, some cells of the related burst information are prevented from being discarded and the utilization efficiency is high. An object is to provide a cell switching system and device.

【0012】[0012]

【課題を解決するための手段】本発明の第一の観点は、
ATMの複数の端末装置と、この端末装置により送受信
されるセルを交換接続するセル交換機とを備えたセル交
換方式である。
The first aspect of the present invention is to:
It is a cell switching system provided with a plurality of ATM terminal devices and a cell switch for switching and connecting cells transmitted and received by the terminal devices.

【0013】ここで、本発明の特徴とするところは、前
記端末装置は、連続情報からなる複数セルにより構成さ
れる一連のパケットを送信する場合には、セルのヘッダ
情報に一連のパケットの先頭および中間および終端を示
す識別子を付与する手段を備え、前記セル交換機は、前
記先頭および中間および終端を示す識別子を検出する手
段と、セルの通過量が大きくなり廃棄を必要とする状態
になったときに、外部から入力される交換方式の制御モ
ード信号にしたがってこの検出する手段により前記先頭
を示す識別子が検出されてから前記終端を示す識別子が
検出されるまでその一連のパケットについては優先的に
処理する手段とを備えたところにある。前記優先的に処
理する手段はセル交換機の受信フィルタに設けられるこ
とが望ましい。また、前記優先的に処理する手段は、制
御モード信号にしたがって制御モードフラグを立てる手
段と、前記一連のパケットが通過中にバースト通過中フ
ラグを立てる手段とを含むことが望ましい。
Here, the feature of the present invention resides in that, when the terminal device transmits a series of packets composed of a plurality of cells of continuous information, the header information of the cell is included in the header of the series of packets. And a means for giving an identifier indicating the middle and the end, and the cell exchange is in a state where the means for detecting the identifier indicating the start, the middle and the end and the cell passing amount becomes large and needs to be discarded. At this time, the series of packets is preferentially given from the detection of the identifier indicating the head to the detection of the identifier indicating the end by the detecting means in accordance with the control mode signal of the exchange method inputted from the outside. And means for processing. The preferential processing means is preferably provided in the reception filter of the cell exchange. Further, it is preferable that the means for preferentially processing include means for setting a control mode flag according to a control mode signal and means for setting a burst passing flag while the series of packets are passing.

【0014】本発明の第二の観点は、このセル交換方式
に用いる装置である。
A second aspect of the present invention is an apparatus used in this cell exchange system.

【0015】[0015]

【作用】受信バッファに輻輳が生じたときに、特定のバ
ーストに属するセルだけをバッファに取込み、他のセル
をすべて廃棄することにより、この特定のバースト情報
が廃棄されることを防ぐ。すなわち、端末装置側のセル
化装置がセルを送信する際に、各セルのヘッダ領域にコ
ネクション識別子と共にひと続きのバーストの開始およ
び中間および終了を示すバースト識別子を記入する。
When the receiving buffer becomes congested, only cells belonging to a specific burst are taken into the buffer and all other cells are discarded to prevent the specific burst information from being discarded. That is, when the cell assembling device on the terminal device side transmits a cell, a burst identifier indicating the start, middle and end of a series of bursts is written in the header area of each cell together with the connection identifier.

【0016】セル交換機は、スイッチの各出回線の受信
バッファの前段にこのバースト識別子の判別手段を設
け、もしこのバースト識別子判別手段にバースト開始識
別子が設定されたセルを受信した場合には、以後このセ
ルと同じコネクション識別子を有し、かつバースト終了
識別子が設定されたセルを受信するまでは、前記バース
ト開始識別子と同じコネクション識別子を有するセル以
外を廃棄する。
The cell exchange is provided with the burst identifier discriminating means before the receiving buffer of each outgoing line of the switch, and if the burst identifier discriminating means receives a cell in which the burst start identifier is set, then the cell switching device is operated thereafter. Until a cell having the same connection identifier as this cell and a burst end identifier is set, cells other than the cell having the same connection identifier as the burst start identifier are discarded.

【0017】これにより、受信バッファに輻輳が生じて
も必ず特定のバーストに属するセルは廃棄を免れるの
で、無作為にセルが廃棄される従来のセル交換機と比べ
てセル交換機の利用効率が高まる。
As a result, even if congestion occurs in the reception buffer, cells belonging to a particular burst are always avoided from being discarded, so that the utilization efficiency of the cell exchange is improved as compared with the conventional cell exchange in which cells are randomly discarded.

【0018】本発明は、一連のパケットにより一つの情
報が意味を持つような場合に、この一連のパケットを構
成する複数のセルを部分的に廃棄しない方がトラフィッ
ク制御上有利である、という思想に基づいている。通信
網の管理者は情報の内容まで立ち入ることはできないか
ら、一連のパケットを送信していることを表示してよい
端末装置を網の中であらかじめ指定しておくことが望ま
しい。
The idea of the present invention is that it is advantageous in traffic control not to partially discard a plurality of cells that make up a series of packets when one piece of information is meaningful for the series of packets. Is based on. Since the administrator of the communication network cannot enter the contents of the information, it is desirable to previously specify in the network a terminal device that can display that a series of packets is being transmitted.

【0019】[0019]

【実施例】本発明実施例の構成を図1および図2を参照
して説明する。図1は本発明実施例の全体構成図であ
る。図2は受信フィルタのブロック構成図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The construction of an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an overall configuration diagram of an embodiment of the present invention. FIG. 2 is a block diagram of the reception filter.

【0020】本発明は、ATMの複数の端末装置111
2nと、この端末装置111〜12nにより送受信されるセ
ルを交換接続するセル交換機2とを備えたセル交換方式
である。
The present invention, a plurality of terminal devices ATM 1 11 ~
1 2n and a cell exchange 2 that exchanges and connects cells transmitted and received by the terminal devices 11 1 to 12n .

【0021】ここで、本発明の特徴とするところは、端
末装置111〜12nは、連続情報からなる複数セルにより
構成される一連のパケットを送信する場合には、セルの
ヘッダ情報に一連のパケットの先頭および中間および終
端を示す識別子を付与する手段としてバースト識別子付
与回路1を備え、セル交換機2は、前記先頭および中間
および終端を示す識別子を検出する手段と、セルの通過
量が大きくなり廃棄を必要とする状態になったときに、
外部から入力される交換方式の制御モード信号にしたが
ってこの検出する手段により前記先頭を示す識別子が検
出されてから前記終端を示す識別子が検出されるまでそ
の一連のパケットについては優先的に処理する手段とを
含む受信フィルタ251〜25n を備えたところにある。
Here, a feature of the present invention is that when the terminal devices 11 1 to 12n transmit a series of packets composed of a plurality of cells of continuous information, a series of packets is added to the header information of the cells. Of the packet is provided with a burst identifier assigning circuit 1 as means for assigning the identifiers indicating the beginning, middle and end of the packet, and the cell exchange 2 detects the identifier indicating the beginning, middle and end, and the cell passage amount is large. When it becomes necessary to dispose of it,
Means for preferentially processing a series of packets from the detection of the identifier indicating the beginning to the detection of the identifier indicating the end by the detecting means in accordance with the control mode signal of the exchange method inputted from the outside. It is provided with the reception filters 2 51 to 25 n including and.

【0022】この受信フィルタ251〜25nは、図2に示
すように到来するセルを一時蓄積するレジスタ31と、
このセルのヘッダ情報とこのヘッダ情報に対応する宛先
情報とが格納された制御メモリ34と、レジスタ31に
蓄積されたセルのヘッダ情報とこの制御メモリ34に格
納された宛先情報との照合を行う制御回路33と、この
制御回路33による照合結果にしたがってレジスタ31
に蓄積されたセルを送出するゲート32とを備え、制御
回路33は、制御モード信号により制御モードを切替え
る手段として制御モードフラグ36と、前記先頭および
終端を示す識別子が検出されたセルのVPIおよびVC
Iを一時記憶する選択レジスタ35と、前記一連のパケ
ットが通過中であることを示すバースト通過中フラグ3
7とを含む。
The reception filters 2 51 to 25 n include a register 31 for temporarily accumulating incoming cells, as shown in FIG.
The control memory 34 in which the header information of this cell and the destination information corresponding to this header information are stored, and the header information of the cell accumulated in the register 31 and the destination information stored in this control memory 34 are collated. The control circuit 33 and the register 31 according to the comparison result by the control circuit 33.
The control circuit 33 includes a gate 32 for sending out the cells stored in the control circuit 33, and the control circuit 33 serves as a means for switching the control mode according to the control mode signal, and the VPI and VPI of the cell in which the identifiers indicating the beginning and the end are detected. VC
A selection register 35 for temporarily storing I, and a burst passing flag 3 indicating that the series of packets is passing.
Including 7 and.

【0023】次に、本発明実施例の動作を説明する。す
でに説明したように受信フィルタ251〜25nはレジスタ
31、ゲート32、制御回路33および制御メモリ3
4、選択レジスタ35よりなる。制御回路33は内部に
二つの状態フラグを有している。一つは、排他制御を行
うモードと排他制御を行わないモードの識別用のフラグ
であり、このモードの切替えは、初期設定時、あるいは
制御部28が受信バッファ261〜26nの輻輳状態を監視
して制御する。以後制御モードフラグ36と呼ぶことに
する。もう一方のフラグは、バースト通過中とそれ以外
の状態を識別するフラグで、以後バースト通過中フラグ
37と呼ぶことにする。制御メモリ34はメモリ内に蓄
えられているデータと入力されるデータの照合を行う機
能を有する連想メモリであり、入力されたビット列と同
じデータがメモリ内に蓄えられていた場合には、照合結
果として出力“1”を出力し、そうでない場合には照合
結果として“0”を出力するものとする。本発明の制御
メモリ34では、対応する出力ポート231〜23nで受信
すべき全てのコネクション識別子VPI/VCIが格納
されている。VPI/VCIはコネクション設定時に書
き込まれる。
Next, the operation of the embodiment of the present invention will be described. As described above, the reception filters 2 51 to 25 n include the register 31, the gate 32, the control circuit 33, and the control memory 3.
4 and a selection register 35. The control circuit 33 has two status flags inside. One is a flag for identifying a mode in which exclusive control is performed and a mode in which exclusive control is not performed. Switching between these modes is performed at the time of initial setting or when the control unit 28 sets the congestion state of the reception buffers 2 61 to 26 n. Monitor and control. Hereinafter, it will be referred to as the control mode flag 36. The other flag is a flag for distinguishing between the passing burst state and other states, and is hereinafter referred to as a burst passing flag 37. The control memory 34 is an associative memory having a function of collating the data stored in the memory with the input data. When the same data as the input bit string is stored in the memory, the control result is compared. The output "1" is output, and otherwise, "0" is output as the collation result. In the control memory 34 of the present invention, all the connection identifiers VPI / VCI to be received by the corresponding output ports 2 31 to 23 n are stored. VPI / VCI is written when the connection is set.

【0024】次に、図3および図4を参照して本発明実
施例に用いるセルの構成を説明する。図3は本発明実施
例の排他制御方式で用いられるセルのフォーマットを示
す図である。図4は本発明実施例のパケットの状態を示
す図である。VPI/VCIは、コネクションの識別子
であり、セルのルーティングおよびコネクションの識別
のために必ず各セルに付加されている。次のバースト識
別子領域が本発明のために新たに導入された領域で、こ
こには、図1に示した端末装置111〜12nのバースト識
別子付与回路1によりバースト開始、バースト終了、指
示無しの三つの識別子の内の1つが書かれる。バースト
開始識別子は、本発明の排他制御を適用したいバースト
の先頭セルに書き込み、バースト終了識別子は、同様に
本発明の排他制御方式を適用したいバーストの最終セル
に書かれる。バーストの先頭と最終セル以外のセル、お
よび先頭あるいは最終セルであっても本発明の排他制御
を適用する必要のないセルには全て指示無し識別子を書
くものとする。各識別子を番号に対応させて、1:バー
スト開始、2:バースト終了、0:指示無しとしてい
る。このバースト識別子は、パケット単位あるいは複数
のパケットからなるバーストのどちらを対象としてつけ
てもよい。図4(a)はパケット単位に付けた場合の例
を示し、図4(b)は3パケットからなるバーストを対
象として付けた例を示す。なお、パケット単位に、パケ
ットの先頭セル、パケットの途中のセル、パケットの最
後のセルという識別子を付ける方法が従来より標準化で
定められているが、先に述べたように本発明のバースト
識別子とは指示無し識別子がある点で異なっている。
Next, the structure of the cell used in the embodiment of the present invention will be described with reference to FIGS. FIG. 3 is a diagram showing a cell format used in the exclusive control method of the embodiment of the present invention. FIG. 4 is a diagram showing a packet state according to the embodiment of the present invention. VPI / VCI is a connection identifier and is always added to each cell for cell routing and connection identification. The next burst identifier area is a newly introduced area for the present invention, in which a burst start, burst end, and no instruction is given by the burst identifier assigning circuit 1 of the terminal devices 11 1 to 12n shown in FIG. One of the three identifiers is written. The burst start identifier is written in the first cell of the burst to which the exclusive control of the present invention is applied, and the burst end identifier is similarly written in the last cell of the burst to which the exclusive control method of the present invention is applied. A non-designated identifier is written in all cells other than the first and last cells of the burst and the cells to which the exclusive control of the present invention is not applied even in the first or last cells. Each identifier is associated with a number, which is 1: start of burst, 2: end of burst, and 0: no instruction. This burst identifier may be attached to either a packet unit or a burst composed of a plurality of packets. FIG. 4A shows an example in the case of attaching in units of packets, and FIG. 4B shows an example in which a burst consisting of 3 packets is attached as a target. It should be noted that a method of assigning an identifier such as a cell at the beginning of a packet, a cell in the middle of a packet, and a cell at the end of a packet for each packet has been defined by standardization, but as described above, the burst identifier of the present invention is used. Differ in that there is an undirected identifier.

【0025】次に、図5を参照して制御回路33の動作
を説明する。図5は制御回路33の動作を示すフローチ
ャートである。従来例で示した図6において内部バス2
1上を流れるセルは全て一度、図2に示すレジスタ31
に受信され、制御回路33はレジスタ31に受信された
セルのヘッダ情報の内VPI/VCI領域とバースト識
別子領域を読み込む(S0)。もし制御モードフラグが
排他制御を行わないモードに設定されていた場合には
(S1)、読み込んだVPI/VCIを制御メモリ34
に入力して照合出力を得る(S12)。照合結果が
“1”であった場合には(S13)、受信セルは当該受
信フィルタ251、252、…、25nの受け持つ出力ポート
31、232、…、23n宛のセルであるので、ゲート32
を開けて次段の受信バッファ261、262、…、26nに転
送する(S14)。もし照合結果が“0”であった場合
には(S13)、この受信セルを廃棄する(S15)。
この動作は通常のATMスイッチと同様である。
Next, the operation of the control circuit 33 will be described with reference to FIG. FIG. 5 is a flowchart showing the operation of the control circuit 33. In FIG. 6 shown in the conventional example, the internal bus 2
All the cells flowing over 1 are registered once in the register 31 shown in FIG.
Then, the control circuit 33 reads the VPI / VCI area and the burst identifier area in the header information of the cell received by the register 31 (S0). If the control mode flag is set to the mode in which exclusive control is not performed (S1), the read VPI / VCI is set to the control memory 34.
To obtain a collation output (S12). When the collation result is "1" (S13), the reception cell is a cell addressed to the output port 2 31 , 2 32 , ... 23 3n which the reception filter 2 51 , 2 52 , ..., 25n handles. Because there is a gate 32
Open and transfer to the reception buffers 2 61 , 2 62 , ..., 26 n of the next stage (S14). If the collation result is "0" (S13), the received cell is discarded (S15).
This operation is similar to that of a normal ATM switch.

【0026】つぎに、制御モードフラグが排他制御モー
ドに設定された場合は(S1)、必ず一度バースト通過
中フラグを“0”にリセットする(S2)。制御回路3
3は読込んだバースト識別子領域を検索し(S3)、バ
ースト開始識別子が検出できなければ(S4)、受信セ
ルを廃棄する(S15)。バースト開始識別子が検出で
きた場合には(S4)、読み込んだVPI/VCIを制
御メモリ34に入力し(S5)、その照合結果が“0”
であれば(S6)、受信セルを廃棄する(S15)。照
合結果が“1”であれば(S6)、ゲート32を開けて
この受信セルを次段の受信バッファ261、262、…、2
6nに転送すると共にバースト通過中フラグを“1”に設
定し(S7)、さらに選択レジスタ35に読込んだVP
I/VCIを設定する(S8)。以後、バースト通過中
フラグが“1”に設定されている間は、制御回路は受信
したセルからVPI/VCI領域およびバースト識別子
領域を読込み、読込んだVPI/VCIを選択レジスタ
内に設定したVPI/VCIと比較する(S9)。一致
した場合には(S10)、受信セルを次段の受信バッフ
ァ261、262、…、26nに転送する(S16、S17)
が、このとき読込んだバースト識別子を判別し、このバ
ースト識別子がバースト終了識別子であった場合には
(S11)、さらにバースト通過中フラグを“0”にリ
セットする(S18)。読込んだVPI/VCIが選択
レジスタ内に設定したVPI/VCIと一致しなかった
場合には(S10)、この受信セルを廃棄する(S1
9)。
Next, when the control mode flag is set to the exclusive control mode (S1), the burst passing flag is always reset to "0" (S2). Control circuit 3
3 retrieves the read burst identifier area (S3), and if the burst start identifier cannot be detected (S4), discards the received cell (S15). When the burst start identifier can be detected (S4), the read VPI / VCI is input to the control memory 34 (S5), and the collation result is "0".
If so (S6), the received cell is discarded (S15). If the comparison result is "1" (S6), the gate 32 is opened and this reception cell is set to the reception buffers 2 61 , 2 62 , ..., 2 in the next stage.
Transfer to 6n , set the burst passing flag to "1" (S7), and read VP into the selection register 35.
The I / VCI is set (S8). After that, while the burst passing flag is set to "1", the control circuit reads the VPI / VCI area and the burst identifier area from the received cell and sets the read VPI / VCI in the selection register. / VCI (S9). If they match (S10), the received cell is transferred to the next-stage reception buffers 2 61 , 2 62 , ..., 26 n (S16, S17).
However, the burst identifier read at this time is determined, and when this burst identifier is the burst end identifier (S11), the burst passing flag is further reset to "0" (S18). When the read VPI / VCI does not match the VPI / VCI set in the selection register (S10), this reception cell is discarded (S1).
9).

【0027】[0027]

【発明の効果】以上説明したように、本発明によれば、
受信バッファに輻輳が生じたときに、関連したバースト
情報の一部のセルが廃棄されることを防ぎ、利用効率の
高いセル交換方式が実現できる。すなわち、輻輳が起こ
った場合に、特定のバーストに属するセルは確実にスイ
ッチングされる。これは、ハードウェア的にグループ内
の回線数が幾つであっても、双方向のマルチキャスト通
信をたった一つの識別子で行うことができるので管理が
容易になる。
As described above, according to the present invention,
When congestion occurs in the reception buffer, it is possible to prevent a part of cells of the related burst information from being discarded, and it is possible to realize a cell exchange method with high utilization efficiency. That is, when congestion occurs, cells belonging to a particular burst are reliably switched. This facilitates management because bidirectional multicast communication can be performed with only one identifier regardless of the number of lines in the group in terms of hardware.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明実施例の全体構成図。FIG. 1 is an overall configuration diagram of an embodiment of the present invention.

【図2】受信フィルタのブロック構成図。FIG. 2 is a block configuration diagram of a reception filter.

【図3】排他制御方式で用いられるセルのフォーマット
を示す図。
FIG. 3 is a diagram showing a cell format used in the exclusive control method.

【図4】本発明実施例のパケットの状態を示す図。FIG. 4 is a diagram showing a packet state according to the embodiment of the present invention.

【図5】制御回路の動作を示すフローチャート。FIG. 5 is a flowchart showing the operation of the control circuit.

【図6】アウトプットバッファ型のATMスイッチのブ
ロック構成図。
FIG. 6 is a block configuration diagram of an output buffer type ATM switch.

【図7】従来の受信フィルタのブロック構成図。FIG. 7 is a block diagram of a conventional reception filter.

【符号の説明】[Explanation of symbols]

1 バースト識別子付与回路 111〜12n 端末装置 2 セル交換機 221〜22n 入力ポート 241〜24n 入力インタフェース 251〜25n 受信フィルタ 261〜26n 受信バッファ 231〜23n 出力ポート 21 内部バス 27 スイッチ制御部 31 レジスタ 32 ゲート 33、36 制御回路 34 制御メモリ 35 選択レジスタ 37 バースト通過中フラグ1 burst identifier assigning circuit 1 11 to 12n terminal device 2 cell switch 2 21 to 2 2n input port 2 41 to 2 4n input interface 2 51 to 25n reception filter 2 61 to 2 6n reception buffer 2 31 to 23n output port 21 Internal Bus 27 Switch Control Section 31 Register 32 Gates 33, 36 Control Circuit 34 Control Memory 35 Selection Register 37 Burst Passing Flag

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 非同期転送モードの複数の端末装置と、
この端末装置により送受信されるセルを交換接続するセ
ル交換機とを備えたセル交換方式において、 前記端末装置は、連続情報からなる複数セルにより構成
される一連のパケットを送信する場合には、セルのヘッ
ダ情報に一連のパケットの先頭および中間および終端を
示す識別子を付与する手段を備え、 前記セル交換機は、前記先頭および中間および終端を示
す識別子を検出する手段と、 セルの通過量が大きくなり廃棄を必要とする状態になっ
たときに、外部から入力される交換方式の制御モード信
号にしたがってこの検出する手段により前記先頭を示す
識別子が検出されてから前記終端を示す識別子が検出さ
れるまでその一連のパケットについては優先的に処理す
る手段とを備えたことを特徴とするセル交換方式。
1. A plurality of terminal devices in an asynchronous transfer mode,
In a cell switching system including a cell switch that exchanges and connects cells transmitted and received by this terminal device, the terminal device, when transmitting a series of packets composed of a plurality of cells consisting of continuous information, The header information is provided with means for giving an identifier indicating the beginning, middle, and end of a series of packets, and the cell exchange detects the identifier for indicating the beginning, middle, and end, and discards due to a large cell passage amount. When a state in which the above is required is reached, in accordance with a control mode signal of the exchange method input from the outside, the detecting means detects the identifier indicating the beginning until the identifier indicating the end is detected. A cell exchange method characterized by comprising means for preferentially processing a series of packets.
【請求項2】 前記優先的に処理する手段はセル交換機
の受信フィルタに設けられた請求項1記載のセル交換方
式。
2. The cell switching system according to claim 1, wherein the preferential processing means is provided in a reception filter of the cell switching system.
【請求項3】 前記優先的に処理する手段は、制御モー
ド信号にしたがって制御モードフラグを立てる手段と、
前記一連のパケットが通過中にバースト通過中フラグを
立てる手段とを含む請求項2記載のセル交換方式。
3. The means for preferentially processing sets a control mode flag according to a control mode signal,
3. The cell switching system according to claim 2, further comprising means for setting a burst transit flag during passage of the series of packets.
【請求項4】 請求項1記載のセル交換方式に用いる装
置。
4. A device used in the cell switching system according to claim 1.
JP12279593A 1993-05-25 1993-05-25 Cell switching system and device Expired - Fee Related JP2526483B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12279593A JP2526483B2 (en) 1993-05-25 1993-05-25 Cell switching system and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12279593A JP2526483B2 (en) 1993-05-25 1993-05-25 Cell switching system and device

Publications (2)

Publication Number Publication Date
JPH06334681A JPH06334681A (en) 1994-12-02
JP2526483B2 true JP2526483B2 (en) 1996-08-21

Family

ID=14844823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12279593A Expired - Fee Related JP2526483B2 (en) 1993-05-25 1993-05-25 Cell switching system and device

Country Status (1)

Country Link
JP (1) JP2526483B2 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135248A (en) * 1989-10-20 1991-06-10 Fujitsu Ltd Selection-type packet disusing system in packet exchange network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03135248A (en) * 1989-10-20 1991-06-10 Fujitsu Ltd Selection-type packet disusing system in packet exchange network

Also Published As

Publication number Publication date
JPH06334681A (en) 1994-12-02

Similar Documents

Publication Publication Date Title
US6041038A (en) Packet switching device and cell transfer control method
US6252877B1 (en) ATM switching system and cell control method
US6907001B1 (en) Packet switch for switching variable length packets in the form of ATM cells
KR100329014B1 (en) Data cell flow control device through packet switch and method
US6147999A (en) ATM switch capable of routing IP packet
US5315588A (en) Method of controlling frame-relay module, and high-speed switching system
US20020172205A1 (en) System and a method for processing data packets or frames
EP0683964B1 (en) Device and method for cell processing in cell relay nodes
JPH1013427A (en) Packet exchange and cell transfer control method
US5511076A (en) Method and apparatus to efficiently reuse virtual connections by means of chaser packets
JP2000269997A (en) Lan repeating exchange device
US5495478A (en) Apparatus and method for processing asynchronous transfer mode cells
JP2526483B2 (en) Cell switching system and device
JP3129588B2 (en) Cell frame transfer method
JP2682434B2 (en) Output buffer type ATM switch
JP2770909B2 (en) Cell order preservation control device in ATM exchange
JP3753100B2 (en) System switching system and system switching method
JP3848962B2 (en) Packet switch and cell transfer control method
JP3011155B2 (en) Packet cell discard control device
EP0561888A1 (en) Multicasting in a fps switch
JP3075182B2 (en) ATM transmission system for ensuring the order of CBR data
JPH08331137A (en) Smds exchange
JPH10327175A (en) Switch and switching method
JP3637879B2 (en) Packet discard method and ATM switch device in ATM communication system
JP3456163B2 (en) ATM cell transmission system, ATM cell switching device, and ATM cell switching method used therein

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080614

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees