JP2523231B2 - 共振形ｐｗｍインバ―タ - Google Patents
共振形ｐｗｍインバ―タInfo
- Publication number
- JP2523231B2 JP2523231B2 JP3110845A JP11084591A JP2523231B2 JP 2523231 B2 JP2523231 B2 JP 2523231B2 JP 3110845 A JP3110845 A JP 3110845A JP 11084591 A JP11084591 A JP 11084591A JP 2523231 B2 JP2523231 B2 JP 2523231B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- current
- series
- midpoint
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は電動機駆動や高周波無効
電力補償装置、無停電電源など各種電源装置に利用され
る共振形ＰＷＭインバータに関するものである。
電力補償装置、無停電電源など各種電源装置に利用され
る共振形ＰＷＭインバータに関するものである。
【０００２】
【従来の技術】３相電圧形ＰＷＭインバータは図５に示
すごとくスイッチング素子S1〜S6、ダイオードD1〜D6及
び直流電源Ｅで構成され、スイッチング素子S1〜S6のオ
ン・オフを行うことによって、３相出力を負荷に供給し
ている。
すごとくスイッチング素子S1〜S6、ダイオードD1〜D6及
び直流電源Ｅで構成され、スイッチング素子S1〜S6のオ
ン・オフを行うことによって、３相出力を負荷に供給し
ている。
【０００３】
【発明が解決しようとする課題】インバータを高周波化
して高性能化や小型化を図るには、これを構成するスイ
ッチング素子として高速動作が可能なＧＴＯサイリス
タ、ＢＴＲ（バイポーラトランジスタ）、ＩＧＢＴ等が
使用される。しかし、スイッチング素子を高速で動作さ
せると、スイッチング損失やスナバ回路の損失が膨大な
ものとなって、実用化が難しい。
して高性能化や小型化を図るには、これを構成するスイ
ッチング素子として高速動作が可能なＧＴＯサイリス
タ、ＢＴＲ（バイポーラトランジスタ）、ＩＧＢＴ等が
使用される。しかし、スイッチング素子を高速で動作さ
せると、スイッチング損失やスナバ回路の損失が膨大な
ものとなって、実用化が難しい。
【０００４】
【課題を解決するための手段】本発明は上述したような
点に鑑みなされたものであり、その目的とするところ
は、動作周波数を高めて高性能化や小型化を図る点にあ
り、極く簡単な回路でスイッチング素子のスイッチング
損失やスナバ回路の損失を格別に低減した共振形ＰＷＭ
インバータを提供するものである。
点に鑑みなされたものであり、その目的とするところ
は、動作周波数を高めて高性能化や小型化を図る点にあ
り、極く簡単な回路でスイッチング素子のスイッチング
損失やスナバ回路の損失を格別に低減した共振形ＰＷＭ
インバータを提供するものである。
【０００５】すなわち、本発明の共振形ＰＷＭインバー
タは、直流電源と、該直流電源に並列に接続される直列
接続した同一容量のコンデンサ対と、スイッチング素子
及び該スイッチング素子に逆並列に接続されたダイオー
ドを２対直列接続して前記直流電源に並列接続される３
相分の各出力アームと、該出力アームの中点と前記コン
デンサ対の中点との間に接続される３相分の各直列共振
用コンデンサ及びリアクトルとで構成され、前記出力ア
ームの中点より３相出力を得るようにしたものである。
タは、直流電源と、該直流電源に並列に接続される直列
接続した同一容量のコンデンサ対と、スイッチング素子
及び該スイッチング素子に逆並列に接続されたダイオー
ドを２対直列接続して前記直流電源に並列接続される３
相分の各出力アームと、該出力アームの中点と前記コン
デンサ対の中点との間に接続される３相分の各直列共振
用コンデンサ及びリアクトルとで構成され、前記出力ア
ームの中点より３相出力を得るようにしたものである。
【０００６】
【作用】しかして、前記構成を有する共振形インバータ
は、前記出力アームの中点に流れる電流が零の時、スイ
ッチング素子をターンオンさせて負荷と前記直列共振用
コンデンサ及びリアクトルに電力を供給する。
は、前記出力アームの中点に流れる電流が零の時、スイ
ッチング素子をターンオンさせて負荷と前記直列共振用
コンデンサ及びリアクトルに電力を供給する。
【０００７】この直列共振用コンデンサ及びリアクトル
によって発生する電流の共振現象によって、ターンオン
させたスイッチング素子に逆並列に接続されるダイオー
ドに電流が流れている間に、スイッチング素子をターン
オフさせる。
によって発生する電流の共振現象によって、ターンオン
させたスイッチング素子に逆並列に接続されるダイオー
ドに電流が流れている間に、スイッチング素子をターン
オフさせる。
【０００８】このように、スイッチング素子のターンオ
ン又はターンオフの瞬間にスイッチング素子の電流が零
であるために、スイッチング損失を零とすることができ
ると共に、スイッチング素子のターンオフの時必要であ
ったサージ吸収用のスナバー回路を削除することができ
る。
ン又はターンオフの瞬間にスイッチング素子の電流が零
であるために、スイッチング損失を零とすることができ
ると共に、スイッチング素子のターンオフの時必要であ
ったサージ吸収用のスナバー回路を削除することができ
る。
【０００９】
【実施例】図１は本発明の一実施例を示す図であり、図
２は図１の動作を説明するための図である。
２は図１の動作を説明するための図である。
【００１０】図１において、Ｅは直流電源、C1及びC2は
同一容量を有するコンデンサ、RB1及びRB2 はコンデン
サの直流電圧をバランスさせるための抵抗、S1〜S6はス
イッチング素子、D1〜D6はダイオード、RU, RV, RWは直
列共振回路、CU, CV, CWは直列共振用コンデンサ、LU,
LV, LWは直列共振用リアクトル、Tr1 及びTr2 はトラン
ジスタ、R1及びR2は放電用抵抗である。
同一容量を有するコンデンサ、RB1及びRB2 はコンデン
サの直流電圧をバランスさせるための抵抗、S1〜S6はス
イッチング素子、D1〜D6はダイオード、RU, RV, RWは直
列共振回路、CU, CV, CWは直列共振用コンデンサ、LU,
LV, LWは直列共振用リアクトル、Tr1 及びTr2 はトラン
ジスタ、R1及びR2は放電用抵抗である。
【００１１】図１の回路の動作をＵ相について図２を用
いて説明する。ここで、説明を簡単化するために、動作
開始時刻T0以前における直列共振用リアクトルLUに流れ
る電流ｉRU及び負荷電流ｉLUは零とし、直列共振用コン
デンサの減圧も零とする。コンデンサC1, C2の電圧は、
直流電源Ｅの電圧のそれぞれ半分、すなわちVDC/2 であ
る。図２のS1O, S2Oはスイッチング素子S1, S2の開閉状
態を示している。
いて説明する。ここで、説明を簡単化するために、動作
開始時刻T0以前における直列共振用リアクトルLUに流れ
る電流ｉRU及び負荷電流ｉLUは零とし、直列共振用コン
デンサの減圧も零とする。コンデンサC1, C2の電圧は、
直流電源Ｅの電圧のそれぞれ半分、すなわちVDC/2 であ
る。図２のS1O, S2Oはスイッチング素子S1, S2の開閉状
態を示している。
【００１２】さて時刻T0においてスイッチング素子S1を
閉、スイッチング素子S2を開とすると、直流電源Ｅより
負荷電流ｉLUが図２に示すごとく増加し、またコンデン
サC1より直列共振回路RUに共振電流ｉRUが図２に示すご
とく流れる。ここで、共振電流ｉRUの周期TRは、TR＝２
π√（LU＋CU）であって、負荷電流の時定数TLとは、TL
≫TRの関係がある。
閉、スイッチング素子S2を開とすると、直流電源Ｅより
負荷電流ｉLUが図２に示すごとく増加し、またコンデン
サC1より直列共振回路RUに共振電流ｉRUが図２に示すご
とく流れる。ここで、共振電流ｉRUの周期TRは、TR＝２
π√（LU＋CU）であって、負荷電流の時定数TLとは、TL
≫TRの関係がある。
【００１３】アームの中点Ｕより流れる電流ｉOUは、図
２に示すごとく共振電流ｉRUと負荷電流ｉLUを加えた電
流として流れる。電流ｉOUとしては時刻T0からT1までは
スイッチング素子S1を通って正の電流が流れ、時刻T1か
らT2まではダイオードD1を通って負の電流が流れる。こ
の時刻T1からT2の間にスイッチング素子S1を開路すれ
ば、零電流遮断となり、スイッチング損失は発生しな
い。
２に示すごとく共振電流ｉRUと負荷電流ｉLUを加えた電
流として流れる。電流ｉOUとしては時刻T0からT1までは
スイッチング素子S1を通って正の電流が流れ、時刻T1か
らT2まではダイオードD1を通って負の電流が流れる。こ
の時刻T1からT2の間にスイッチング素子S1を開路すれ
ば、零電流遮断となり、スイッチング損失は発生しな
い。
【００１４】さらに、時刻T2からT3までは負荷電流ｉLU
は他の相及び共振回路RUを循環して流れている状態を示
し、時刻T3においてスイッチング素子S1を閉路すると、
負荷電流ｉLUは増加し共振電流ｉRUは図２に示すごとく
なる。時刻T3においてスイッチング素子S1を閉路する
と、電流ｉOUは零であるので零電流投入となり、スイッ
チング損失は発生しない。
は他の相及び共振回路RUを循環して流れている状態を示
し、時刻T3においてスイッチング素子S1を閉路すると、
負荷電流ｉLUは増加し共振電流ｉRUは図２に示すごとく
なる。時刻T3においてスイッチング素子S1を閉路する
と、電流ｉOUは零であるので零電流投入となり、スイッ
チング損失は発生しない。
【００１５】時刻T4からT5までの間にスイッチング素子
S1を開路する。更に、負荷電流ｉLUを減少させたい場合
には、電流ｉOUが零になった時刻T5において、スイッチ
ング素子S2を零電流で閉路し、ダイオードD2に電流ｉOU
が流れている時刻T6からT7の間に零電流で開路する。
S1を開路する。更に、負荷電流ｉLUを減少させたい場合
には、電流ｉOUが零になった時刻T5において、スイッチ
ング素子S2を零電流で閉路し、ダイオードD2に電流ｉOU
が流れている時刻T6からT7の間に零電流で開路する。
【００１６】この時、スイッチング素子S1を開路できる
条件として、図２の時刻T1からT2の間、時刻T4からT5の
間に見られるように電流ｉOUが負になる期間が存在しな
ければならないので、共振電流ｉRUのピーク値が負荷電
流ｉLUのピーク値よりも大きくなるように直列共振用リ
アクトル及びコンデンサの値を決定しなければならな
い。
条件として、図２の時刻T1からT2の間、時刻T4からT5の
間に見られるように電流ｉOUが負になる期間が存在しな
ければならないので、共振電流ｉRUのピーク値が負荷電
流ｉLUのピーク値よりも大きくなるように直列共振用リ
アクトル及びコンデンサの値を決定しなければならな
い。
【００１７】他のＶ相、Ｗ相についても同様の作用によ
りスイッチング素子S3〜S6の零電流スイッチングを行う
ことができる。
りスイッチング素子S3〜S6の零電流スイッチングを行う
ことができる。
【００１８】トランジスタであるスイッチング素子Tr1,
Tr2は負荷のアンバランスによりコンデンサC1及びC2の
電圧がアンバランスになった時、VDC/2 よりも電圧が上
昇した方の電圧を下げるために、例えばC1の電圧が上昇
した時、トランジスタTr1 を閉路して電圧を下げるもの
である。
Tr2は負荷のアンバランスによりコンデンサC1及びC2の
電圧がアンバランスになった時、VDC/2 よりも電圧が上
昇した方の電圧を下げるために、例えばC1の電圧が上昇
した時、トランジスタTr1 を閉路して電圧を下げるもの
である。
【００１９】図３は、各アームの中点と直列共振回路R
U, RV, RWの間に、補助スイッチング素子ＳRU, ＳRV,
ＳRW、及びそれらに逆並列に接続された補助ダイオード
ＤRU,ＤRV, ＤRWで構成れる各相補助スイッチ群を接続
したものである。
U, RV, RWの間に、補助スイッチング素子ＳRU, ＳRV,
ＳRW、及びそれらに逆並列に接続された補助ダイオード
ＤRU,ＤRV, ＤRWで構成れる各相補助スイッチ群を接続
したものである。
【００２０】この方式は図１の方式が、スイッチング素
子S1〜S6によって負荷電流を供給すると同時に常に直列
共振を起こしていなければ、零電流スイッチングに必要
なスイッチング素子電流の零クロスを発生させることが
できないと言う動作を改良するものである。
子S1〜S6によって負荷電流を供給すると同時に常に直列
共振を起こしていなければ、零電流スイッチングに必要
なスイッチング素子電流の零クロスを発生させることが
できないと言う動作を改良するものである。
【００２１】図３の回路の動作を図４によって詳しく説
明する。時刻T0以前においては、スイッチング素子S1が
オンしているので、負荷電流ｉLUは増加している。スイ
ッチング素子S1を零電流オフし、スイッチング素子S2を
零電流オンするために、時刻T0において補助スイッチン
グ素子ＳRUを閉じると、直列共振回路電流ｉRU及びＵ相
アーム電流ｉOUは図４のごとく流れる。
明する。時刻T0以前においては、スイッチング素子S1が
オンしているので、負荷電流ｉLUは増加している。スイ
ッチング素子S1を零電流オフし、スイッチング素子S2を
零電流オンするために、時刻T0において補助スイッチン
グ素子ＳRUを閉じると、直列共振回路電流ｉRU及びＵ相
アーム電流ｉOUは図４のごとく流れる。
【００２２】時刻T1において直列共振回路電流ｉRUが零
になるので、補助スイッチング素子ＳRUを零電流オフす
る。そしてＵ相アーム電流ｉOUが零になった時刻T1にお
いてスイッチング素子S1を零電流オフする。
になるので、補助スイッチング素子ＳRUを零電流オフす
る。そしてＵ相アーム電流ｉOUが零になった時刻T1にお
いてスイッチング素子S1を零電流オフする。
【００２３】更に、Ｕ相アーム電流ｉOUが再度零になる
時刻T3において、スイッチング素子S2を零電流オンする
ことにより、負荷電流を減少させることができる。
時刻T3において、スイッチング素子S2を零電流オンする
ことにより、負荷電流を減少させることができる。
【００２４】次に、負荷電流ｉLUを増加させたい時は、
時刻T5においてスイッチング素子S2を零電流オフし、補
助スイッチング素子ＳRUを零電流オンさせることによ
り、直列共振回路RUに電流を流し、直列共振回路電流ｉ
RUが零になった時刻T6において補助スイッチング素子Ｓ
RUを零電流オフさせ、Ｕ相アーム電流ｉOUが零になった
時刻T7においてスイッチング素子S1を零電流オンさせる
ことができる。
時刻T5においてスイッチング素子S2を零電流オフし、補
助スイッチング素子ＳRUを零電流オンさせることによ
り、直列共振回路RUに電流を流し、直列共振回路電流ｉ
RUが零になった時刻T6において補助スイッチング素子Ｓ
RUを零電流オフさせ、Ｕ相アーム電流ｉOUが零になった
時刻T7においてスイッチング素子S1を零電流オンさせる
ことができる。
【００２５】このように各相補助スイッチング素子群Ｓ
RU, ＳRV, ＳRWを付加することにより、図１の回路にお
いて常時行っていたスイッチング素子S1〜S6のスイッチ
ング回数を減少させることができ、また直列共振時にお
ける振動電流による過度の導通損失を減少させることが
できて、より効率の良いインバータを提供できる。
RU, ＳRV, ＳRWを付加することにより、図１の回路にお
いて常時行っていたスイッチング素子S1〜S6のスイッチ
ング回数を減少させることができ、また直列共振時にお
ける振動電流による過度の導通損失を減少させることが
できて、より効率の良いインバータを提供できる。
【００２６】
【発明の効果】以上説明したごとく、本発明によれば、
３相電圧形インバータに簡単な共振回路を接続すること
により、広範囲な分野に応用されているインバータのス
イッチング損失を大幅に低減させることが可能であっ
て、高周波化が容易となり、高性能化、小型化された実
用上効果が顕著な装置を提供できる。
３相電圧形インバータに簡単な共振回路を接続すること
により、広範囲な分野に応用されているインバータのス
イッチング損失を大幅に低減させることが可能であっ
て、高周波化が容易となり、高性能化、小型化された実
用上効果が顕著な装置を提供できる。
【図１】図１は本発明における３相ＰＷＭインバータの
主回路図である。
主回路図である。
【図２】図２は図１の回路の動作を説明するための図で
ある。
ある。
【図３】図３は図１の回路の各相直列共振回路に直列に
補助スイッチング素子をそれぞれ追加し改良した主回路
図である。
補助スイッチング素子をそれぞれ追加し改良した主回路
図である。
【図４】図４は図３の回路の動作を説明するための図で
ある。
ある。
【図５】図５は従来の３相ＰＷＭインバータの主回路図
である。
である。
Ｅ 直流電源 C1, C2 コンデンサ RB1, RB2 分圧抵抗 D1〜D6 ダイオード S1〜S6 スイッチング素子 RU, RV, RW 直列共振回路 CU, CV, CW 直列共振用コンデンサ LU, LV, LW 直列共振用リアクトル Tr1 ，Tr2 トランジスタ R1，R2 放電用抵抗 ＳRU, ＳRV, ＳRW 補助スイッチング素子 ＤRU, ＤRV, ＤRW 補助ダイオード ｉLU，ｉLV，ｉLW 負荷電流 ｉRU，ｉRV，ｉRW 共振電流 ｉOU，ｉOV，ｉOW アームの中心より流れる電流
Claims (3)
- 【請求項１】 直流電源と、該直流電源に並列に接続さ
れる直列接続した同一容量のコンデンサ対と、スイッチ
ング素子及び該スイッチング素子に逆並列に接続された
ダイオードを２対直列接続して前記直流電源に並列接続
される３相分の各出力アームと、該出力アームの中点と
前記コンデンサ対の中点との間に接続される３相分の各
直列共振用コンデンサ及びリアクトルとで構成され、前
記出力アームの中点より３相出力を得るようにしたこと
を特徴とする共振形ＰＷＭインバータ。 - 【請求項２】 前記直流電源に並列にスイッチング素子
と抵抗を直列接続した放電回路を２個直列接続して接続
し、該放電回路の中点とコンデンサ対との中点を接続し
たことを特徴とする請求項１記載の共振形ＰＷＭインバ
ータ。 - 【請求項３】 前記各出力アームの中点と前記各直列共
振用コンデンサ及びリアクトルの間に、補助スイッチン
グ素子及び該補助スイッチング素子と逆並列に接続され
る補助ダイオードで構成される各相補助スイッチ群を接
続したことを特徴とする請求項１記載の共振形ＰＷＭイ
ンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110845A JP2523231B2 (ja) | 1991-04-17 | 1991-04-17 | 共振形ｐｗｍインバ―タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3110845A JP2523231B2 (ja) | 1991-04-17 | 1991-04-17 | 共振形ｐｗｍインバ―タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04317564A JPH04317564A (ja) | 1992-11-09 |
| JP2523231B2 true JP2523231B2 (ja) | 1996-08-07 |
Family
ID=14546126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3110845A Expired - Lifetime JP2523231B2 (ja) | 1991-04-17 | 1991-04-17 | 共振形ｐｗｍインバ―タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523231B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105042604A (zh) * | 2015-07-09 | 2015-11-11 | 新乐非凡供暖设备有限公司 | 燃烧生物质燃料的自动除焦燃烧室 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5207568B1 (ja) * | 2012-02-23 | 2013-06-12 | 株式会社京三製作所 | 電流形インバータ装置、および電流形インバータ装置の制御方法 |
-
1991
- 1991-04-17 JP JP3110845A patent/JP2523231B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105042604A (zh) * | 2015-07-09 | 2015-11-11 | 新乐非凡供暖设备有限公司 | 燃烧生物质燃料的自动除焦燃烧室 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04317564A (ja) | 1992-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lai et al. | A delta-configured auxiliary resonant snubber inverter | |
| Zhang et al. | Survey on fault-tolerant techniques for power electronic converters | |
| CA2436163C (en) | Inverter drive system | |
| US5638266A (en) | Free wheel diode arrangement for neutral point clamped electric power conversion apparatus | |
| CA2540306C (en) | Converter circuit for switching a large number of switching voltage levels | |
| US5710698A (en) | Delta connected resonant snubber circuit | |
| KR100970566B1 (ko) | 전력회생이 가능한 ｈ-브리지 방식의 멀티레벨 컨버터 | |
| CA2578585A1 (en) | Nine device ac-to-ac converter | |
| JP2001161071A (ja) | ３相ａｃ／ｄｃ電力回生変換器 | |
| US4549258A (en) | Inverter device using gate turn-off thyristors | |
| JPH05211776A (ja) | インバータ | |
| Sivamani et al. | A three-phase reduced switch count multilevel inverter topology | |
| JP2523231B2 (ja) | 共振形ｐｗｍインバ―タ | |
| Salari et al. | A novel 49-level asymmetrical modular multilevel inverter: analysis, comparison and validation | |
| Imayavaramban et al. | Analysis of different schemes of matrix converter with maximum voltage conversion ratio | |
| JPH07111784A (ja) | 電力変換装置 | |
| JPH0488884A (ja) | 電圧形インバータ | |
| EP0481304A2 (en) | A power circuit for impressed voltage inverters, with (2*n+1) voltage levels | |
| Anand et al. | Symmetrical Flying Capacitor Based Multilevel Inverter with Reduced Voltage Stress for High Frequency Aircraft Application | |
| JP4013359B2 (ja) | 共振形電力変換装置 | |
| Hosseinzadeh et al. | A New Multisource Inverter Topology for Electrical Vehicle Applications Controlled by Model Predictive | |
| Aware | DC/AC Inverters | |
| JP3815050B2 (ja) | 共振形インバータ装置 | |
| JPH08322268A (ja) | 三相／単相電圧変換装置 | |
| Purkait et al. | Brief Introduction to Modular Multilevel Converters and Relative Concepts and Functionalities |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |