JP2522910B2 - Line buffer switching system - Google Patents

Line buffer switching system

Info

Publication number
JP2522910B2
JP2522910B2 JP59179669A JP17966984A JP2522910B2 JP 2522910 B2 JP2522910 B2 JP 2522910B2 JP 59179669 A JP59179669 A JP 59179669A JP 17966984 A JP17966984 A JP 17966984A JP 2522910 B2 JP2522910 B2 JP 2522910B2
Authority
JP
Japan
Prior art keywords
line
data
line buffer
address
eol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59179669A
Other languages
Japanese (ja)
Other versions
JPS6157172A (en
Inventor
元 菅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic System Solutions Japan Co Ltd
Original Assignee
Matsushita Graphic Communication Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Graphic Communication Systems Inc filed Critical Matsushita Graphic Communication Systems Inc
Priority to JP59179669A priority Critical patent/JP2522910B2/en
Publication of JPS6157172A publication Critical patent/JPS6157172A/en
Application granted granted Critical
Publication of JP2522910B2 publication Critical patent/JP2522910B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Computer And Data Communications (AREA)
  • Storing Facsimile Image Data (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は複数のラインバッファを用い、ランレングス
符号をデコードして該ラインバッファに1ライン分のデ
ータを交互に格納して処理する例えばファクシミリ装置
に係り、特に前記ラインバッファに最初のデータを格納
する際のラインバッファ切替方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention uses a plurality of line buffers, decodes a run length code, and alternately stores one line of data in the line buffers for processing, for example, a facsimile. The present invention relates to an apparatus, and more particularly, to a line buffer switching method for storing first data in the line buffer.

ファクシミリ装置ではデータを出来るだけ短い時間に
伝送するため、可変長符号の連続で構成される所謂ラン
レングス符号を用いている。又このランレングス符号を
デコードした後ラインバッファに格納して処理するが、
連続して次のデータを受信するための複数のラインバッ
ファを設け、1ライン分のデータを格納するとラインバ
ッファを切替え、次のラインのデータを格納している。
A facsimile machine uses a so-called run length code composed of a series of variable length codes in order to transmit data in a time as short as possible. Also, after decoding this run length code, it is stored in the line buffer and processed.
A plurality of line buffers for continuously receiving the next data are provided, and when one line of data is stored, the line buffer is switched to store the data of the next line.

ところで、このランレングス符号は1ライン分のデー
タを示すため、ランレングス符号を伝送する場合、伝送
開始時に電文の先頭にライン終端符号(以後EOLとい
う)を付加して送出し、白又は黒のランレングスを表す
符号で構成された1ライン分のデータの後に又EOLを付
加する。そして電文終了を示す場合、EOLを6個連続し
ている。
By the way, since this run-length code indicates data for one line, when transmitting the run-length code, a line end code (hereinafter referred to as EOL) is added to the beginning of the message at the start of transmission and is transmitted. EOL is added again after the data for one line, which is composed of a code indicating the run length. When indicating the end of a message, 6 EOLs are consecutive.

従って受信側では最初のEOLは無視してラインバッフ
ァに1ライン分のランレングス符号をデコードしたデー
タを格納し、次のEOLからは1ライン分のデータ受信完
了と判定して、ラインバッファを切替えて次のデータの
格納を行う。そしてEOLを6個検出すると1電文終了と
判定する。
Therefore, the receiving side ignores the first EOL, stores the data obtained by decoding the run length code for one line in the line buffer, determines that the data reception for one line is completed from the next EOL, and switches the line buffer. Then, the next data is stored. When 6 EOLs are detected, it is determined that one telegram has ended.

ラインバッファ切替えの判定は上記の如くEOLにより
行っているが、前記の如く電文の最初にも付加されてい
るため、このEOLを無視しないと、データの格納されな
いラインバッファを切替えてしまうため、不都合が発生
する。従って前記の如く先頭のEOLは無視するが、この
先頭のEOLであることを検出する手段は簡単であること
が望ましい。
The determination of line buffer switching is performed by EOL as described above, but since it is also added at the beginning of the telegram as described above, if this EOL is not ignored, the line buffer in which data is not stored will be switched, which is inconvenient. Occurs. Therefore, although the leading EOL is ignored as described above, it is desirable that the means for detecting that the leading EOL is simple.

〔従来の技術〕[Conventional technology]

第2図は従来のラインバッファ切替方式を説明する回
路のブロック図である。
FIG. 2 is a block diagram of a circuit for explaining a conventional line buffer switching system.

デコーダ1は入力するランレングス符号、即ち白又は
黒のランレングスを表す符号をデコードして中間レジス
タ2に送出する。中間レジスタ2は後記するフリップフ
ロップ10からのロード信号により、前記デコードされた
データを一旦格納する。
The decoder 1 decodes the input run length code, that is, the code representing the white or black run length, and sends it to the intermediate register 2. The intermediate register 2 temporarily stores the decoded data in response to a load signal from a flip-flop 10 described later.

デコーダ1は上記デコードと同時にAND回路11に符号
検出信号を送出する。この時フリップフロップ10の端子
が“1"のため、AND回路11の出力も“1"となりフリッ
プフロップ10をセットする。この結果フリップフロップ
10の端子Qは“1"となり、中間レジスタ2と制御部9に
ロード信号を送出する。
The decoder 1 sends a code detection signal to the AND circuit 11 simultaneously with the above decoding. At this time, since the terminal of the flip-flop 10 is "1", the output of the AND circuit 11 also becomes "1" and the flip-flop 10 is set. This results in a flip-flop
The terminal Q of 10 becomes "1", and the load signal is sent to the intermediate register 2 and the control unit 9.

中間レジスタ2は格納されたデータをレングスカウン
タ3とマルチプレクサ4に送出し、マルチプレクサ4は
制御部9の制御により、該データをラインバッファ6あ
るいは7に1ライン分のデータを書込む毎に切替えて送
出する。
The intermediate register 2 sends the stored data to the length counter 3 and the multiplexer 4, and the multiplexer 4 switches the data under the control of the control unit 9 every time one line of data is written in the line buffer 6 or 7. Send out.

この時ラインバッファ6は制御部9からのイネーブル
信号によりカウンタ5の指示するアドレスで、ラインバ
ッファ7は制御部9からのイネーブル信号によりカウン
タ8の指示するアドレスで前記データを書込む。ライン
バッファ6及び7はラインエンドを検出すると制御部9
に報告する。制御部9はこのラインエンド報告によりカ
ウンタ5又は8をリセットし初期値に戻す。
At this time, the line buffer 6 writes the data at the address designated by the counter 5 by the enable signal from the control unit 9 and the line buffer 7 at the address designated by the counter 8 by the enable signal from the control unit 9. When the line buffers 6 and 7 detect the line end, the control unit 9
Report to. The control unit 9 resets the counter 5 or 8 by this line end report and returns it to the initial value.

レングスカウンタ3は制御部9の指示により、中間レ
ジスタ2から送出されたデータからランレングス長を計
数し、計数終了すると制御部9に報告する。
The length counter 3 counts the run length length from the data sent from the intermediate register 2 according to an instruction from the control unit 9, and reports to the control unit 9 when the counting is completed.

制御部9はこの報告によりフリップフロップ10をリセ
ットして、前記の如くデコーダ1から次のデコードされ
たデータを中間レジスタ2に格納させると共にレングス
カウンタ3に計数開始指示を与える。
Based on this report, the control unit 9 resets the flip-flop 10, causes the decoder 1 to store the next decoded data in the intermediate register 2 as described above, and gives the length counter 3 a counting start instruction.

中間レジスタ2はデコーダ1が送出したEOLを判定回
路12に送出する。判定回路12はこのEOLが電文の先頭に
付加されたものか、データの中間に存在してラインの1
ライン分のデータの区切を示すものか、電文の終了を示
すものか判定し、その結果を制御部9に報告する。
The intermediate register 2 sends the EOL sent by the decoder 1 to the decision circuit 12. The decision circuit 12 determines whether this EOL is added to the beginning of the message, or exists in the middle of the data and
It is determined whether the line data is divided or the telegram is terminated, and the result is reported to the control unit 9.

制御部9は電文の先頭に付加されたEOLの場合、マル
チプレクサ4に切替信号を送出せず、例えばラインバッ
ファ6が最初にデータを書込むものとするとイネーブル
信号をラインバッファ6に送出する。
In the case of EOL added to the beginning of the message, the control unit 9 does not send the switching signal to the multiplexer 4, but sends the enable signal to the line buffer 6 if the line buffer 6 writes the data first.

データの中間に存在するEOLである場合は、マルチプ
レクサ4に切替信号を送出すると共にイネーブル信号の
送出先も切替える。例えばラインバッファ6に送出して
いたイネーブル信号をラインバッファ7に切替える。
If the EOL exists in the middle of the data, the switching signal is sent to the multiplexer 4 and the destination of the enable signal is also switched. For example, the enable signal sent to the line buffer 6 is switched to the line buffer 7.

又電文の終了を示すものならばマルチプレクサ4をラ
インバッファ6側に切替え、カウンタ5及び8をリセッ
トして初期値に戻す。
If it indicates the end of the message, the multiplexer 4 is switched to the line buffer 6 side and the counters 5 and 8 are reset to the initial values.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

上記の如く従来は電文の先頭に付加されたEOLを検知
するため、判定回路を必要とし、回路構成が複雑で経済
的でなく、信頼性も低下するという欠点がある。
As described above, conventionally, since the EOL added to the beginning of the electronic message is detected, a determination circuit is required, and the circuit configuration is complicated and economical, and the reliability is reduced.

〔問題点を解決するための手段〕[Means for solving problems]

上記問題点は、複数のラインバッファを用いランレン
グス符号で電送される1ライン分のデータを格納して処
理する装置において、前記ラインバッファのそれぞれに
対応してアドレスを指示するアドレス計数手段と、ライ
ン終端符号が到来した時点における前記アドレス計数手
段の計数値を検出する検出手段とを備え、前記アドレス
計数手段の計数値が初期値であれば、電文の先頭のライ
ン終端符号であると判定して、前記ラインバッファへの
データの入力をし、前記アドレスが計数値を有するなら
ば電文の1ライン分のデータの切れ目を示すライン終端
符号であると判定して、前記ラインバッファへのデータ
の入力をせず、ラインバッファを切替えるというもので
ある。
The above-mentioned problem is that in a device that stores and processes one line of data transmitted by run-length code using a plurality of line buffers, address counting means for designating an address corresponding to each of the line buffers, And a detection means for detecting the count value of the address counting means at the time when the line termination code arrives, and if the count value of the address counting means is an initial value, it is determined to be the line termination code at the beginning of the message. Then, data is input to the line buffer, and if the address has a count value, it is determined to be a line termination code indicating a break in the data of one line of the electronic message, and the data of the line buffer is stored. The line buffer is switched without input.

〔作用〕[Action]

即ちラインバッファのアドレスを指示するカウンタ
は、1電文終了する度に総てクリアされ、初期値となっ
ており、電文受信中はいずれかのカウンタはラインバッ
ファにデータを格納しているため、初期値以外の計数値
を持つことを利用し、このカウンタの状態から到来した
EOLの電文中における位置を検知するものである。
In other words, the counters that specify the addresses of the line buffers are all cleared to the initial value each time one telegram is completed, and one of the counters stores data in the line buffer during the telegram reception. It comes from the state of this counter by using having a count value other than the value
It detects the position of EOL in the telegram.

〔実施例〕〔Example〕

第1図は本発明の一実施例を示す回路のブロック図で
ある。
FIG. 1 is a block diagram of a circuit showing an embodiment of the present invention.

第2図との相違点はカウンタ5と8の計数値を制御部
9が検知出来るようにして、判定回路12を省略し得るよ
うにしたものである。
The difference from FIG. 2 is that the control unit 9 can detect the count values of the counters 5 and 8 and the determination circuit 12 can be omitted.

即ち制御部9は中間レジスタ2からEOL検出を通知さ
れると、カウンタ5及び8の計数値を調べる。カウンタ
5及び8の計数値がいずれも初期値であれば、電文の最
初に付加されたEOLと判定し、いずれかが計数値を有す
る場合はデータの中間に存在し、1ライン分のデータの
切れ目を示すものと判定する。又EOLが複数ある場合は
電文終了と判定する。
That is, when the control unit 9 is notified of the EOL detection by the intermediate register 2, it checks the count values of the counters 5 and 8. If the count values of the counters 5 and 8 are both initial values, it is determined that the EOL is added at the beginning of the message. If either of them has the count value, it exists in the middle of the data and the Judge as indicating a break. If there are multiple EOLs, it is determined that the message has ended.

その他の動作は第2図と同様であり説明は省略する。 The other operations are the same as those in FIG. 2 and their explanations are omitted.

〔発明の効果〕〔The invention's effect〕

以上説明した如く、本発明はラインバッファのアドレ
スを指示するアドレス計数手段の計数値の状態から、EO
Lの更された位置を検出するため、余分な処理構成を必
要とせず、効率的な処理を行なうことができる。
As described above, according to the present invention, from the state of the count value of the address counting means for designating the address of the line buffer, the EO
Since the changed position of L is detected, it is possible to perform efficient processing without requiring an extra processing configuration.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を示す回路のブロック図、 第2図は従来のラインバッファ切替方式を説明する回路
のブロック図である。 図において 1はデコーダ、2は中間レジスタ、3はレングスカウン
タ、4はマルチプレクサ、5,8はカウンタ、6,7はライン
バッファ、9は制御部、10はフリップフロップ、11はAN
D回路、12は判定回路である。
FIG. 1 is a block diagram of a circuit showing an embodiment of the present invention, and FIG. 2 is a block diagram of a circuit for explaining a conventional line buffer switching system. In the figure, 1 is a decoder, 2 is an intermediate register, 3 is a length counter, 4 is a multiplexer, 5 and 8 are counters, 6 and 7 are line buffers, 9 is a control unit, 10 is a flip-flop, and 11 is an AN.
D circuit, 12 is a determination circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】複数のラインバッファを用いランレングス
符号で電送される1ライン分のデータを格納して処理す
る装置において、前記ラインバッファのそれぞれに対応
してアドレスを指示するアドレス計数手段と、ライン終
端符号が到来した時点における前記アドレス計数手段の
計数値を検出する検出手段とを備え、前記アドレス計数
手段の計数値が初期値であれば、電文の先頭のライン終
端符号であると判定して、前記ラインバッファへのデー
タの入力をし、前記アドレスが計数値を有するならば電
文の1ライン分のデータの切れ目を示すライン終端符号
であると判定して、前記ラインバッファへのデータの入
力をせず、ラインバッファを切替えることを特徴とする
ラインバッファ切替方式。
1. An apparatus for storing and processing one line of data transmitted by a run length code using a plurality of line buffers, and address counting means for designating an address corresponding to each of the line buffers. And a detection means for detecting the count value of the address counting means at the time when the line termination code arrives, and if the count value of the address counting means is an initial value, it is determined to be the line termination code at the beginning of the message. Then, data is input to the line buffer, and if the address has a count value, it is determined to be a line termination code indicating a break in the data of one line of the electronic message, and the data of the line buffer is stored. A line buffer switching method characterized by switching the line buffer without inputting.
JP59179669A 1984-08-29 1984-08-29 Line buffer switching system Expired - Lifetime JP2522910B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59179669A JP2522910B2 (en) 1984-08-29 1984-08-29 Line buffer switching system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59179669A JP2522910B2 (en) 1984-08-29 1984-08-29 Line buffer switching system

Publications (2)

Publication Number Publication Date
JPS6157172A JPS6157172A (en) 1986-03-24
JP2522910B2 true JP2522910B2 (en) 1996-08-07

Family

ID=16069800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59179669A Expired - Lifetime JP2522910B2 (en) 1984-08-29 1984-08-29 Line buffer switching system

Country Status (1)

Country Link
JP (1) JP2522910B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5540672B2 (en) * 2009-03-05 2014-07-02 株式会社リコー Decoding device, decoding device control method, and image forming apparatus

Also Published As

Publication number Publication date
JPS6157172A (en) 1986-03-24

Similar Documents

Publication Publication Date Title
US4593154A (en) Loop-type data transmission/reception network
KR0140387B1 (en) Device for processing signalling messages in an asynchronous time division telecommunication network
JP2522910B2 (en) Line buffer switching system
US5228129A (en) Synchronous communication interface for reducing the effect of data processor latency
JPS61164377A (en) Coding and decoding system
US5661569A (en) Facsimile adapter unit having error detecting function
AU609791B2 (en) Improvements in or relating to data communication systems
JP2808964B2 (en) Encoded data receiving circuit
KR930005124B1 (en) Image data page end mark checking method
JPS61270952A (en) Data transmitting system
JPH0591280A (en) Abnormal data output prevention system
JPS5829260A (en) Facsimle
JPH07312750A (en) Motion image communication equipment
JPS60214681A (en) Picture signal encoding device
JPH03280655A (en) Error data output preventing system
JPS61169078A (en) Facsimile communication equipment
JPH0152955B2 (en)
JP2004007848A (en) Method and system for controlling flow
JPH0444156A (en) Transfer data generating device
JPS6387075A (en) Synchronous error checking method for reception picture data
JPS62180674A (en) Facsimile signal decoding device
JPH0556279A (en) Still picture compressing transmitting device
JPS6314566A (en) Facsimile equipment
JPH0451653A (en) Facsimile broadcasting reception device
JPH0321153A (en) Signal device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term