JP2522560B2 - Pn接合形成法 - Google Patents

Pn接合形成法

Info

Publication number
JP2522560B2
JP2522560B2 JP1274280A JP27428089A JP2522560B2 JP 2522560 B2 JP2522560 B2 JP 2522560B2 JP 1274280 A JP1274280 A JP 1274280A JP 27428089 A JP27428089 A JP 27428089A JP 2522560 B2 JP2522560 B2 JP 2522560B2
Authority
JP
Japan
Prior art keywords
type semiconductor
substrate
forming
sample
ions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1274280A
Other languages
English (en)
Other versions
JPH03136235A (ja
Inventor
守 佐藤
洋三 徳丸
良信 下井谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP1274280A priority Critical patent/JP2522560B2/ja
Publication of JPH03136235A publication Critical patent/JPH03136235A/ja
Application granted granted Critical
Publication of JP2522560B2 publication Critical patent/JP2522560B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はPN接合形成法に関する。
〔従来の技術〕
従来、特定の元素をSiウェーハなどの表面に打ち込む
ことによってドーピングを行う方法として、イオン注入
法が知られている。即ち、基板であるSiウェーハに、B,
P,Asなどの元素をイオン注入することにより、所定の半
導体接合素子を形成するのである。
〔発明が解決しようとする課題〕
しかしながら、従来のイオン注入法では、注入された
イオンが基板表面の一定の深さのところに偏って集まる
という問題があり、必ずしも電気的特性の点で満足すべ
きものとはならなかった。そこで、注入されたイオンを
均一拡散させる処理がさらに必要となる。しかし、注入
層のみを確実に均一拡散する処理は必ずしも容易ではな
く、十分なものとはなり難かった。
上記従来技術の課題に鑑み、本発明の目的は、P型半
導体、たとえばSiウェーハなどに、電気的に安定した整
流特性を有するN型半導体層を作成することによりPN接
合を形成する方法を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、本発明にかかるPN接合形成
法の特徴構成は、P型半導体の基板にいわゆるダイナミ
ックミキシング法によってイオンの注入と真空蒸着を同
時に行うことにより、その基板表層領域に、注入イオン
と蒸着物質とが半導体基板材質にミキシングされたN型
半導体層を形成する点にある。
このうち、P型半導体表層領域に形成されるN型半導
体層がAlNからなるとともに、N/Alが2.0〜15.0の比率で
あると、とくに好ましい。
〔作用・効果〕
次に、本発明にかかるPN接合形成法の作用・効果を説
明する。
本発明にかかるPN接合形成法は、P型半導体表面上に
イオンの注入と真空蒸着を同時に行うことによる。この
ような方法として、いわゆるダイナミックミキシング法
あるいはIVD(Ion and Vapor Deposition)法と称され
るもの(M.Statou,K.Fukui and F.Fujimoto.,5th Symp.
ISIAT,349頁)がある。この方法であると、注入イオン
が特定の深さのところで偏って集まることがない。即
ち、この方法では、真空蒸着とイオン注入とが同時に行
われるので、蒸着原子と注入イオンとが均一に混合され
ながら所定の厚みの基板表層領域が形成、成長するので
ある(第2図)。同図で、1は基板を形成する原子、2
は注入イオン、3は蒸着原子である。従って、蒸着原子
と注入イオンの混合比も一定の関係が維持されることと
なる。
さらに、基板の表層は、蒸着原子と注入イオン及び基
板原子とが十分にミキシングされ混合層を形成するの
で、基板と混合層とは所謂接着ではなく、基板材料と一
体化された物質となり、単なる抵抗体の層ではなく、PN
接合となって所期の整流特性を有した層となっている。
蒸着原子と注入イオンの混合比は、イオン注入の条件あ
るいは蒸着条件を制御することにより、精度よく容易に
調整することができる。
本発明は、注入する元素の選択が容易であり、目的に
応じて各種の表層を形成することができるのみならず表
層形成元素の一部がイオン状態であることから極めて活
性であるという、イオン注入技術を利用しているので、
ミキシングされた基板との一体性が良く、2種以上のイ
オンをミキシングしても基板に確実に所望の金属間化合
物層を形成させることができるのである。
本発明による方法によれば、CVD法によるPN接合形成
法のような加熱の必要がないので、必要な熱処理を行っ
た後にN型半導体形成処理を行うことができる。
P型半導体の表層領域に形成されるN型半導体層がAl
Nからなるとともに、N/Alが2.0〜15.0の比率であると、
好ましい整流特性が得られる。
〔実施例〕
以下に、本発明にかかるN接合形成法の一実施例を、
図面を参照して詳細に説明する。
基板としては、面方位が(100)であるP型Siウェー
ハ単結晶を用い、この表層領域に窒化アルミニウム層を
形成する方法を例にとった。
まず、本発明に用いたイオン注入装置について説明す
る。
第1図に、本発明に用いたイオン注入装置の概略構成
を示す。この装置は、イオン源(5)として冷陰極型イ
オン源を用い、このイオン源(5)から出たイオンは質
量分析系(6)によって注入したいイオンのみを取り出
して試料台(17)に載置された試料(7)に注入するよ
うになっている。従って、予定していない不純物元素は
質量分析系(6)によってふるい分けられ、試料(7)
には不純物元素が混入しないのである。さらに、選択し
たイオンの電流密度を制御することによって、試料表層
で形成される化合物薄膜の組成比を制御できるようにな
っている。
図中(14)はバルブであり、(8)は試料(7)に照
射されるイオン電流を正確に知るための追い返し電極
で、これに試料(7)における電流密度および均質な照
射領域を得るためのレンズ作用を持たせたものである。
図中(9)は、試料(7)に照射されるイオン電流を測
定するための電流積算計である。
他方、イオン源(5)からのイオンとともに、試料
(7)の表層に別イオンをミキシングさせるため、チャ
ンバー(10)内に電子ビーム蒸着装置(11)を用いれ
ば、蒸着速度を電子ビーム電流の調整により容易に制御
できて都合がよい。チャンバー(10)内には、電子ビー
ム蒸着装置(11)による試料表層の蒸着量を測定するた
め、石英板を備えた水晶振動型膜厚計(12)も設置され
ている。これは水晶振動子の振動数変化によって蒸着膜
厚を正確に測定できるのである。図中(13)は、チャン
バー(10)内を排気するための軸流分子ポンプ(図示せ
ず)に接続する排気口である。もっとも、別イオンを混
合させるための蒸着装置は、上記したように電子ビーム
蒸着装置に限られず、通常の蒸着装置であってもよい。
次に、上記イオン注入装置を用いて、P型半導体表層
領域にN型半導体層を形成する方法を説明する。
超音波洗浄が施されたP型Siウェーハ単結晶をイオン
注入方向に向けて試料台に設置する。装置内を密封した
後、ターボ分子ポンプによって5×10−7Torr程度にな
るまで排気した。ついで、蒸着物質であるAlに吸蔵され
ている気体分子を除去するため、基板にシャッターをし
たまま蒸着装置に載置されたAlを予備加熱した。しかる
後、Al蒸着量は膜厚計で、またイオン量は電流積算計で
夫々調整しながらシャッターを開放してミキシング処理
を実施した。
P型Siウェーハに形成したAlN層の各種作成条件を第
1表に示す。
上記条件でP型Siウェーハに形成したAlN層につい
て、−196℃、20℃、100℃の各温度にて電気的特性(電
圧−電流特性)を測定した。その結果を第3図〜第7図
に示す。
いずれの試料も−196℃、20℃の各温度においては、
顕著な整流特性を示すことがわかる。
尚、P型Siウェーハに形成されたAlN層がN型である
ことは、熱電効果によって確認された。
本発明を実施するSiウェーハ面の結晶方位が、(10
0)に限られるものでないことは言うまでもない。
更に、P型半導体としてはP型Siウェーハに限られ
ず、N型半導体層としてはAlNからなるものに限られる
ものではない。N型半導体層として、例えばMg,In,Pb,S
n,Cd,Sb,Ag,Cu,Niなどの金属原子とN原子とのミキシン
グ層が形成されたものからなるものであってもよい。
尚、特許請求の範囲の項に図面との対照を便利にする
為に符号を記すが、該記入により本発明は添付図面の構
成に限定されるものではない。
【図面の簡単な説明】
第1図は本発明の実施に用いたイオン注入装置の概略構
成図、第2図は第1図の装置により基板にミキシング層
が形成される状態を示す模式図、第3図は試料Aの電圧
−電流曲線を表す図、第4図は試料Bの電圧−電流曲線
を表す図、第5図は試料Cの電圧−電流曲線を表す図、
第6図は試料Dの電圧−電流曲線を表す図、第7図は試
料Eの電圧−電流曲線を示す図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−223113(JP,A) 特開 昭58−2022(JP,A) 特開 平1−274280(JP,A) 特公 昭62−12655(JP,B1)

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】P型半導体の基板に、いわゆるダイナミッ
    クミキシング法によってイオンの注入と真空蒸着を同時
    に行うことにより、その基板表層領域に、注入イオンと
    蒸着物質とが半導体基板材質にミキシングされたN型半
    導体層を形成するPN接合形成法。
  2. 【請求項2】P型半導体表層領域に形成されるN型半導
    体層がAlNからなるとともに、N/Alが2.0〜15.0の比率で
    ある請求項1記載のPN接合形成法。
JP1274280A 1989-10-21 1989-10-21 Pn接合形成法 Expired - Lifetime JP2522560B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1274280A JP2522560B2 (ja) 1989-10-21 1989-10-21 Pn接合形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1274280A JP2522560B2 (ja) 1989-10-21 1989-10-21 Pn接合形成法

Publications (2)

Publication Number Publication Date
JPH03136235A JPH03136235A (ja) 1991-06-11
JP2522560B2 true JP2522560B2 (ja) 1996-08-07

Family

ID=17539457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1274280A Expired - Lifetime JP2522560B2 (ja) 1989-10-21 1989-10-21 Pn接合形成法

Country Status (1)

Country Link
JP (1) JP2522560B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582022A (ja) * 1981-06-27 1983-01-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS60223113A (ja) * 1985-03-30 1985-11-07 Agency Of Ind Science & Technol 薄膜形成方法
JPS6212655A (ja) * 1985-07-08 1987-01-21 川崎炉材株式会社 カ−ボン含有耐火れんが
JPH0817156B2 (ja) * 1988-10-13 1996-02-21 日新電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH03136235A (ja) 1991-06-11

Similar Documents

Publication Publication Date Title
US5527733A (en) Impurity doping method with adsorbed diffusion source
US4814842A (en) Thin film transistor utilizing hydrogenated polycrystalline silicon
JP3380313B2 (ja) ダイヤモンド電界効果トランジスタ
TW200423185A (en) Method of introducing impurity
JPS582022A (ja) 薄膜形成方法
Kalkofen et al. Use of B2O3 films grown by plasma-assisted atomic layer deposition for shallow boron doping in silicon
EP0055032B1 (en) Field effect transistors
GB1602386A (en) Method of manufacturing semiconductor devices
JP2522560B2 (ja) Pn接合形成法
CA1184020A (en) Method of manufacturing semiconductor device
Amano et al. Low-defect-density silicon on sapphire
von Münch et al. Production of β-SiC buffer layers for CVD diamond thin films by ion implantation
KR960014959B1 (ko) 금속내 이온주입에 의한 실리사이드와 접합의 동시형성 방법
JP2600336B2 (ja) 高熱伝導性ic用基材の作製方法
Beyers et al. The Effect of Oxygen in Cosputtered (Titanium+ Silicon) Films
Valentini et al. Triple ion beam sputtering deposition of β-FeSi2
JPH03218622A (ja) 不純物ドーピングの方法
JPH07120636B2 (ja) 半導体装置の製造方法
JPS63283176A (ja) ジョセフソン素子
JPH02301132A (ja) 半導体基板にアルミニウム拡散層を形成する方法
JPS6287496A (ja) 単結晶窒化アルミニウム膜の作製方法
JP2876414B2 (ja) 拡散抵抗素子の製造方法
JPH02105408A (ja) 半導体装置およびその製造方法
JPH088205A (ja) 半導体素子の製造方法
Biedenbender et al. Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term