JP2521368B2 - Packet adapter device for ATM - Google Patents
Packet adapter device for ATMInfo
- Publication number
- JP2521368B2 JP2521368B2 JP22206990A JP22206990A JP2521368B2 JP 2521368 B2 JP2521368 B2 JP 2521368B2 JP 22206990 A JP22206990 A JP 22206990A JP 22206990 A JP22206990 A JP 22206990A JP 2521368 B2 JP2521368 B2 JP 2521368B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- atm
- control unit
- bus
- transmission interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はATM(Asynchronous Transfer Mode)網に接
続されるATM用のパケットアダプタ装置に関し、ATM網へ
の送信技術の改良に関する。The present invention relates to a packet adapter device for ATM connected to an ATM (Asynchronous Transfer Mode) network, and to an improvement in transmission technology to the ATM network.
通信における多重方式としては回線交換のように時分
割で情報を多重化する時分割多重方式と、情報が発生し
た任意のタイミングで非同期に多重する統計多重方式と
がある。近年、後者の方式の1つであるATM(Asynchro
nous Transfer Mode:非同期転送モード)方式が注目
されている。ATM方式は前述のように情報が発生したと
きのみ回線を使用するので、効率が良いという長所があ
る。但し、情報が発生したときのみ、即ち情報発生量に
応じて情報を送出、多重するといっても無限大の情報量
が発生した場合は、情報の受側であるATM多重化装置又
はATM交換機が対応できない。従って現実的には呼設定
を行う際に端末が自端末から送出するデータ量の最大ス
ループット(単位時間当たりの情報量の最大値)を申告
して、ATM交換機側等の受側がそのスループットを処理
できる場合はその呼を受け付けるという呼制御シーケン
スを行っている。即ち、端末は前述の最大スループット
以下の範囲で情報発生量に応じて情報を送出することに
なる。As a multiplexing method in communication, there are a time division multiplexing method in which information is multiplexed in a time division manner such as circuit switching, and a statistical multiplexing method in which information is asynchronously multiplexed at an arbitrary timing. Recently, one of the latter methods, ATM ( A synchro
nous T ransfer M ode: asynchronous transfer mode) system has been attracting attention. As described above, the ATM system has a merit that it is efficient because it uses a line only when information is generated. However, only when information is generated, that is, when sending or multiplexing information in accordance with the amount of information generated, but when an infinite amount of information occurs, the ATM multiplexer or ATM switch that receives the information is I can not cope. Therefore, in reality, when setting up a call, the terminal declares the maximum throughput of the amount of data sent from the terminal itself (the maximum value of the amount of information per unit time), and the receiving side such as the ATM switch side processes the throughput. The call control sequence is such that the call is accepted when possible. That is, the terminal sends information according to the amount of information generated within the range of the maximum throughput or less.
第6図は例えば電子情報通信学会春季全国大会(1989
年)B−366「企業内ATM実験機のハードウェア構成」に
示されるような従来のATMパケットアダプタ装置の送信
系の構成を示すブロック図である。図において1はATM
パケットアダプタ装置である。ATMパケットアダプタ装
置1はATMインタフェースを持たない端末6a〜6cに対し
てATM網に接続できるようにセルの分解/組立を行うと
共に、複数の端末を1本のATM回線に多重する機能を有
している。Figure 6 shows, for example, the IEICE Spring National Convention (1989
FIG. 19 is a block diagram showing a configuration of a transmission system of a conventional ATM packet adapter device as shown in B-366 “Hardware configuration of in-house ATM experimental machine”. In the figure, 1 is ATM
It is a packet adapter device. The ATM packet adapter device 1 has a function of disassembling / assembling cells so that terminals 6a to 6c not having an ATM interface can be connected to an ATM network, and having a function of multiplexing a plurality of terminals on one ATM line. ing.
ATM用パケットアダプタ装置1においてはATMインタフ
ェースを持たない端末6a〜6cから送られたデータをセル
組立部3b〜3dで各別に受取り、それをATMフォーマット
に合わせて48バイト長のデータにセル化し、相手先アド
レスを示す5バイトのATMヘッダを付加する。セル化さ
れたセルデータは送信FIFO部2b〜2cに与えられ、そこで
一時的に蓄積される。一方前述した呼制御シーケンスは
呼制御部4によって実行される。即ち、各端末6a〜6cは
データを送出する前に発呼要求を各セル組立部3b〜3dに
通知し、制御バス8を介して発呼要求が呼制御部4へ伝
えられる。ここで各端末6a〜6cの最大スループットは各
端末毎に予め定めされており、呼制御部4は発呼要求の
あった端末を認識することにより、最大スループットを
判別し、発呼要求に基づきセル組立部3a、送信FIFO部2
a、多重バス7、回線I/F部5を介してATM網と呼制御を
行い、最大スループットを設定する。また呼制御部4は
制御バス8を介して呼制御時に呼制御部4で決定された
ATMヘッダを含む各種パラメータをセル組立部3a〜3dに
与える。In the ATM packet adapter device 1, the data sent from the terminals 6a to 6c not having an ATM interface are individually received by the cell assembling parts 3b to 3d, and the data are converted into cells of 48-byte length according to the ATM format. A 5-byte ATM header indicating the destination address is added. The cellized cell data is given to the transmission FIFO units 2b to 2c and temporarily stored there. On the other hand, the call control sequence described above is executed by the call control unit 4. That is, each of the terminals 6a to 6c notifies each cell assembling unit 3b to 3d of a call request before sending data, and the call request is transmitted to the call control unit 4 via the control bus 8. Here, the maximum throughput of each terminal 6a to 6c is predetermined for each terminal, and the call control unit 4 recognizes the terminal that has made a call request, determines the maximum throughput, and based on the call request, Cell assembly section 3a, transmission FIFO section 2
a, Call control is performed with the ATM network via the multiplex bus 7 and the line I / F unit 5, and the maximum throughput is set. The call control unit 4 is determined by the call control unit 4 at the time of call control via the control bus 8.
Various parameters including the ATM header are given to the cell assembling units 3a to 3d.
送信FIFO部2b〜2dから送出されたセルデータは多重バ
ス7に与えられて多重化され、回線I/F5にてATM網とイ
ンタフェースされ、ATM網に送信される。The cell data transmitted from the transmission FIFO units 2b to 2d are given to the multiplex bus 7 to be multiplexed, interfaced with the ATM network by the line I / F 5, and transmitted to the ATM network.
第7図は送信FIFO部2の構成を示すブロック図であ
る。図において9はセル組立部3から送られたセルを一
旦バッファリングするFIFOであり、FIFO9での書込み、
読出し制御はFIFO書込制御部11、FIFO読出制御部12で行
われる。FIFO書込制御部11はセル組立部3からセルデー
タが与えられると、そのことを検出してFIFO9にリード
信号WRを与えると共に、多重バス制御部13にFIFOデータ
有信号DPを与える。多重バス制御部13は多重バス7での
アービトレーション(調停)制御を行うものであり、多
重バス8へバスリクエスト(バス使用要求信号)BRを出
し、それに応じて多重バス8からバスグラント(バス使
用承認信号)BGが与えられるとリード開始信号RDSをFIF
O読出制御部12に与える。また読出しが終了するとFIFO
読出制御部12からリード完了信号RDCが多重バス制御部1
3に送られる。FIG. 7 is a block diagram showing the configuration of the transmission FIFO unit 2. In the figure, 9 is a FIFO that temporarily buffers the cells sent from the cell assembling unit 3, and writing in the FIFO 9
The read control is performed by the FIFO write control unit 11 and the FIFO read control unit 12. When the cell data is given from the cell assembling section 3, the FIFO write control section 11 detects the cell data and gives a read signal WR to the FIFO 9 and gives a FIFO data present signal DP to the multiplex bus control section 13. The multiplex bus control unit 13 performs arbitration (arbitration) control on the multiplex bus 7, issues a bus request (bus use request signal) BR to the multiplex bus 8, and responds to it by issuing a bus grant (bus use). (Approval signal) When BG is given, read start signal RDS is changed to FIF
O It is given to the read control unit 12. When the reading is completed, the FIFO
The read completion signal RDC from the read controller 12 is transmitted to the multiplex bus controller 1
Sent to 3.
次に以上のように構成された従来のATMパケットアダ
プタ装置の動作について説明する。第8図はFIFO9の読
書動作のタイミングチャートである。Next, the operation of the conventional ATM packet adapter device configured as described above will be described. FIG. 8 is a timing chart of the reading operation of FIFO9.
端末6a〜6cから送出されたデータは夫々セル組立部3b
〜3cに入力され、ATMセルのデータ長である48バイトの
セルデータにセル化され、さらにそれに5バイトのATM
ヘッダが付加される。セル化後、セルデータは夫々の送
信FIFO部2b〜2dに送出され、FIFO書込制御部11により一
旦FIFO9に書込まれる。The data sent from the terminals 6a to 6c are respectively stored in the cell assembling unit 3b.
It is input to ~ 3c, and it is made into cell data of 48 bytes which is the data length of ATM cell, and ATM of 5 bytes is further added to it.
A header is added. After being made into cells, the cell data is sent to the respective transmission FIFO units 2b to 2d, and is temporarily written in the FIFO 9 by the FIFO write control unit 11.
FIFO9にデータが書込まれると、FIFO書込制御部11はF
IFOデータ有信号DP“L"を多重バス制御部13へ出力す
る。多重バス制御部13はFIFOデータ有信号DP“L"を受取
ると多重バス7にバスリクエストBR“L"を出力し、その
後、多重バス8からバスグラントBG“L"を受信したこと
によりFIFO読出制御部12にリード開始信号RDS“L"を出
力する。FIFO読出制御部12はリード開始信号RDS“L"を
受取ると、それをもとにFIFO9からのセルデータの読出
しを開始する。When data is written to the FIFO9, the FIFO write control unit 11
The IFO data present signal DP “L” is output to the multiplex bus control unit 13. The multiplex bus control unit 13 outputs the bus request BR “L” to the multiplex bus 7 when receiving the FIFO data present signal DP “L”, and then receives the bus grant BG “L” from the multiplex bus 8 to read the FIFO. The read start signal RDS “L” is output to the control unit 12. Upon receiving the read start signal RDS "L", the FIFO read controller 12 starts reading cell data from the FIFO 9 based on the read start signal RDS "L".
FIFO9からの1セル分のセルデータの読出しが完了す
るタイミングでFIFO読出制御部12は多重バス制御部13へ
リード完了信号RDC“L"を出力する。多重バス制御部13
はリード完了信号RDC“L"をもとにバスリクエストBR
“L"を出力する。以下同様な手順でFIFO9からセルデー
タを読出す。The FIFO read control unit 12 outputs a read completion signal RDC “L” to the multiplex bus control unit 13 at the timing when the reading of the cell data for one cell from the FIFO 9 is completed. Multiplex bus controller 13
Is a bus request BR based on the read completion signal RDC “L”
Output "L". Thereafter, the cell data is read from the FIFO9 in the same procedure.
一方、FIFO9にセルデータがなくなるとFIFOデータ有
信号DPが“H"となり、読出しは行われない。On the other hand, when there is no cell data in the FIFO9, the FIFO data present signal DP becomes "H" and reading is not performed.
このように多重バス制御部13はFIFOデータ有信号DPの
“H"から“L"への変化時と、FIFOデータ有信号DPが“L"
の間にリード完了信号RDCが“L"となったときとにバス
リクエストBR“L"を出力する。As described above, the multiplex bus control unit 13 changes the FIFO data presence signal DP from “H” to “L” and when the FIFO data presence signal DP is “L”.
The bus request BR “L” is output when the read completion signal RDC becomes “L” during the period.
送信FIFO部2から多重バス7を送出されたセルデータ
は回線I/F部5へ入力され、そこで電気から光への変換
を行い、ATM網にセルデータが出力される。The cell data sent from the transmission FIFO unit 2 to the multiplex bus 7 is input to the line I / F unit 5, where it is converted from electricity to light and the cell data is output to the ATM network.
ところが従来のATM用パケットアダプタ装置において
複数の端末の同一タイミングでのデータの出力による多
重バスの輻輳等の原因によりFIFOから多重バスにデータ
を送出することができず、送信FIFO部のFIFOに一時的に
複数のセルデータが蓄積され、それが輻輳解除時に連続
してFIFOから読出された場合、約153Mbpsのスループッ
トのセルデータが多重バスに送出されることになる。第
9図はこのことを説明する図であり、3つのセルデータ
が連続して多重バスに送出された場合のスループットを
示している。ATM網は通信の基本周波数が155.52MHzに定
められているので、1バイト間隔で連続して53バイトの
セルデータが送出された場合、そのスループットは となる。従って呼制御シーケンスにおいて、セルデータ
が一気に送出されることを考慮すると最大スループット
を各端末の最大スループットに拘らず、常に153Mbpsに
設定しなければならず、回線を有効に使用できないとい
う問題点があった。即ち最大スループットを153Mbpsに
設定すると実際にはそれより小さなスループットを有す
る端末からのデータを送出する場合であっても、設定さ
れた最大スループットで示される量の回線を専有してし
まい、他の端末からその間のデータが送出できないので
ある。However, in the conventional ATM packet adapter device, the data cannot be sent from the FIFO to the multiplex bus due to the congestion of the multiplex bus caused by the output of data from multiple terminals at the same timing, and the data is temporarily sent to the FIFO of the transmission FIFO unit. When a plurality of cell data are accumulated and read continuously from the FIFO when the congestion is released, cell data having a throughput of about 153 Mbps is sent to the multiplex bus. FIG. 9 is a diagram for explaining this, and shows the throughput when three cell data are continuously transmitted to the multiplex bus. Since the basic frequency of communication in the ATM network is set to 155.52 MHz, if 53 bytes of cell data are transmitted continuously at 1-byte intervals, the throughput will be Becomes Therefore, in the call control sequence, considering that cell data is sent out at once, the maximum throughput must always be set to 153 Mbps regardless of the maximum throughput of each terminal, and there is a problem that the line cannot be used effectively. It was That is, if the maximum throughput is set to 153 Mbps, even if data is actually sent from a terminal having a smaller throughput, the line will be occupied by the amount indicated by the set maximum throughput and other terminals will be occupied. Therefore, the data in the meantime cannot be transmitted.
本発明は上記のような問題点を解決するためになされ
たものであり、ATM網に送出するセルデータの最大スル
ープットに基づきセルデータの送信間隔を設定し、制御
することにより任意のスループットを設定し、効率よく
ATM回線を利用できるATM用パケットアダプタ装置を提供
することを目的とする。The present invention has been made to solve the above problems, and sets an arbitrary throughput by setting and controlling the transmission interval of cell data based on the maximum throughput of cell data transmitted to the ATM network. And efficiently
An object is to provide an ATM packet adapter device that can use an ATM line.
本発明に係るATM用パケットアダプタ装置は、ATM網に
接続され、複数の端末から送出されたデータの最大スル
ープットを定め、前記データをATMフォーマットに合わ
せて所定長のデータにセル化するセル組立部と、セル化
された各端末のデータを設定された送信間隔に基づき多
重バスに送信して多重化し、前記ATM網に送信する送信
手段とを具備するATM用パケットアダプタ装置におい
て、前記セル組立部及び送信手段において制御情報を与
えるべく設けられ、定められた最大スループットに対応
する送信間隔のクロック数を定める呼制御部と、該呼制
御部が定めたクロック数に基づいてセル化されたデータ
の送信間隔を設定する送信間隔設定手段とを備えること
を特徴とする。An ATM packet adapter device according to the present invention is a cell assembly unit that is connected to an ATM network, determines the maximum throughput of data transmitted from a plurality of terminals, and converts the data into cells of a predetermined length according to the ATM format. In the ATM packet adapter device, the cell assembling unit is provided, which comprises: and transmitting means for transmitting the cellized data of each terminal to a multiplex bus based on a set transmission interval for multiplexing and transmitting to the ATM network. And a call control unit that is provided to provide control information in the transmission unit and that determines the number of clocks of the transmission interval corresponding to the determined maximum throughput, and the cellized data of the cell based on the number of clocks determined by the call control unit. And a transmission interval setting means for setting the transmission interval.
この発明においては、呼制御シーケンスにおいて発呼
要求のあった端末に関連して定められた最大スループッ
トをもとに算出した送信間隔が設定され、設定された送
信間隔でセル化されたデータが送出される。従ってデー
タの送出が常に最大スループット以下となるとともに最
大スループットを端末毎に任意に変化させることがで
き、回線を有効に使用できる。According to the present invention, the transmission interval calculated based on the maximum throughput determined in relation to the terminal that has made the call request in the call control sequence is set, and the cellized data is transmitted at the set transmission interval. To be done. Therefore, the transmission of data is always less than or equal to the maximum throughput, and the maximum throughput can be arbitrarily changed for each terminal, so that the line can be effectively used.
以下本発明をその実施例を示す図面に基づいて詳述す
る。第1図は本発明に係るATMパケットアダプタ装置の
送信系の構成を示すブロック図である。本発明のATM用
パケットアダプタ装置1はATMインタフェースを持たな
い複数端末6a〜6cに対してATM網に接続できるように分
解/組立を行うと共に複数の端末6a〜6cを1本のATM回
線に多重する機能を有している。Hereinafter, the present invention will be described in detail with reference to the drawings showing an embodiment thereof. FIG. 1 is a block diagram showing a configuration of a transmission system of an ATM packet adapter device according to the present invention. The ATM packet adapter device 1 of the present invention disassembles / assembles a plurality of terminals 6a to 6c having no ATM interface so that they can be connected to an ATM network, and multiple terminals 6a to 6c are multiplexed on one ATM line. It has a function to do.
ATM用パケットアダプタ装置1においては、ATMインタ
フェースを持たない端末6a〜6cから送られたデータをセ
ル組立部3b〜3dで各別に受取り、それをATMフォーマッ
トに合わせて48バイト長のセルデータにセル化し、さら
にそれに相手先アドレスを示す5バイトのATMヘッダを
付加する。セル化されたセルデータは、送信FIFO部2b〜
2dに与えられ、そこで一時的に蓄積される。一方、前述
した呼制御シーケンスは呼制御部4によって実行され
る。即ち各端末6a〜6cはデータを送出する前に発呼要求
を各セル組立部3b〜3dに通知し、制御バス8を介して発
呼要求が呼制御部4へ伝えられる。ここで各端末6a〜6c
の最大スループットは各端末毎に予め定められており、
呼制御部4は発呼要求のあった端末6a〜6cを認識するこ
とにより、最大スループットを判別する。In the ATM packet adapter device 1, the cell assembling units 3b to 3d individually receive the data sent from the terminals 6a to 6c having no ATM interface, and the cell assembling into 48 byte length cell data according to the ATM format. Then, a 5-byte ATM header indicating the destination address is added. Cellized cell data is transmitted from the transmission FIFO unit 2b to
Given to 2d, where it is temporarily stored. On the other hand, the call control sequence described above is executed by the call control unit 4. That is, each of the terminals 6a to 6c notifies each cell assembling section 3b to 3d of a call request before sending data, and the call request is transmitted to the call control section 4 via the control bus 8. Here, each terminal 6a-6c
The maximum throughput of is predetermined for each terminal,
The call control unit 4 determines the maximum throughput by recognizing the terminals 6a to 6c that have issued the call request.
呼制御部4は発呼要求に基づきセル組立部3a、送信FI
FO部2a、多重バス7、回線I/F部5を介してATM網にその
発呼要求に対する最大スループットを申告してそれが受
付けられた場合に、それを最大スループットとして設定
する。The call control unit 4 receives the call request from the cell assembly unit 3a and the transmission FI.
When the maximum throughput for the call request is declared to the ATM network via the FO unit 2a, the multiplex bus 7, and the line I / F unit 5, and when it is accepted, it is set as the maximum throughput.
また呼制御部4は制御バス8を介して、呼制御時に設
定されたATMヘッダを含む各種制御情報をセル組立部3a
〜3d及び送信FIFO部2a〜2dに与える。Also, the call control unit 4 transmits various control information including the ATM header set at the time of call control via the control bus 8 to the cell assembling unit 3a.
To 3d and the transmission FIFO units 2a to 2d.
送信FIFO部2b〜2dから送出された各端末6a〜6cからの
セルデータは多重バス7に与えられて多重化され、回線
I/F部5にてATM網とインタフェースされATM網に送出さ
れる。The cell data from each of the terminals 6a to 6c sent from the transmission FIFO units 2b to 2d is given to the multiplex bus 7 to be multiplexed,
The I / F unit 5 interfaces with the ATM network and sends it to the ATM network.
第2図は送信FIFO部2の構成を示すブロック図であ
る。FIG. 2 is a block diagram showing the configuration of the transmission FIFO unit 2.
図において9はセル組立部3から送られたセルデータ
を一旦バッファリングするFIFOであり、FIFO9での書込
み、読出し制御はFIFO制御部11、FIFO読出制御部12で行
われる。FIFO書込制御部11はセル組立部3からセルデー
タが与えられると、そのことを検出してFIFO9にリード
信号WRを与えると共に、多重バス制御部13にFIFOデータ
有信号DPを与える。多重バス制御部13は多重バス7での
アービトレーション(調停)制御を行うものであり、多
重バス8へバスリクエスト(バス使用要求信号)BRを出
し、それに応じて多重バス8からバスグラント(バス使
用承認信号)BGが与えられるとリード開始信号RDSをFIF
O読出制御部12に与える。In the figure, reference numeral 9 is a FIFO for temporarily buffering the cell data sent from the cell assembling unit 3. The FIFO control unit 11 and the FIFO read control unit 12 control writing and reading in the FIFO 9. When the cell data is given from the cell assembling section 3, the FIFO write control section 11 detects the cell data and gives a read signal WR to the FIFO 9 and gives a FIFO data present signal DP to the multiplex bus control section 13. The multiplex bus control unit 13 performs arbitration (arbitration) control on the multiplex bus 7, issues a bus request (bus use request signal) BR to the multiplex bus 8, and responds to it by issuing a bus grant (bus use). (Approval signal) When BG is given, read start signal RDS is changed to FIF
O It is given to the read control unit 12.
また送信FIFO部2の送信間隔制御部10には呼制御部4
から制御バス8を介して送信間隔の設定値、各送信FIFO
部2のアドレスデータ及びコントロールデータ等の制御
情報が送られる。Further, the transmission interval control unit 10 of the transmission FIFO unit 2 includes the call control unit 4
From the control bus 8 to the setting value of the transmission interval, each transmission FIFO
Control information such as address data and control data of the unit 2 is sent.
通信間隔制御部10は多重バス7へ送出する際のセルデ
ータの送信間隔を設定値以上に制御するものであり、送
信バス8とのインタフェースを行う制御バスI/F部14、
前記制御情報に含まれる設定値をラッチする送信間隔設
定レジスタ15及び設定された設定値を初期値としてダウ
ンカウントする送信間隔カウンタ16から構成される。送
信間隔カウンタ16にはFIFO読出制御部12からリード完了
信号RDCが与えられ、その入力タイミングでダウンカウ
ントを開始する。そして送信間隔カウンタ16はカウント
を終了すると、そのことを示すカウントゼロ信号CZを多
重バス制御部13に出力する。The communication interval control unit 10 controls the transmission interval of cell data at the time of sending to the multiplex bus 7 to a set value or more, and a control bus I / F unit 14 for interfacing with the transmission bus 8.
The transmission interval setting register 15 that latches the setting value included in the control information and the transmission interval counter 16 that counts down the set value as an initial value. A read completion signal RDC is given from the FIFO read control unit 12 to the transmission interval counter 16, and down counting is started at the input timing. When the transmission interval counter 16 finishes counting, it outputs a count zero signal CZ indicating this to the multiplex bus controller 13.
第3図は送信間隔制御部10の構成を示すブロック図で
ある。ここで制御バス8は各種制御データを送る8ビッ
トのデータバス、ATM用パケットアダプタ装置1内の各
素子のアドレスを送る16ビットのアドレスバス及びコン
トロール信号を送るコントロールバスとからなる。送信
間隔制御部10においてはデータバスを介して呼制御部4
から最大スループットに基づく設定値が送信間隔設定レ
ジスタ15に与えられる。またアドレスバスを介して制御
バスI/F部14内のアドレスコンパレータにアドレスが与
えられる。さらにコントロールバスを介して制御バス制
御部18にコントロール信号が与えられる。アドレスコン
パレータ17は与えられたアドレスと自アドレスとを比較
し、自送信FIFO部2を指定しているか否かを検出し、検
出した場合に一致信号MSを制御バス制御部18に与える。
制御バス制御部18は一致信号MSとコントロール信号CSと
に基づき送信間隔設定レジスタ15にデータラッチ信号DL
を出力する。送信間隔設定レジスタ15はデータラッチ信
号DLの入力タイミングでデータバスを介して与えられた
設定値をラッチする。FIG. 3 is a block diagram showing the configuration of the transmission interval control unit 10. Here, the control bus 8 comprises an 8-bit data bus for transmitting various control data, a 16-bit address bus for transmitting the address of each element in the ATM packet adapter device 1 and a control bus for transmitting a control signal. In the transmission interval control unit 10, the call control unit 4 is connected via the data bus.
From this, a set value based on the maximum throughput is given to the transmission interval setting register 15. Further, an address is given to the address comparator in the control bus I / F unit 14 via the address bus. Further, a control signal is given to the control bus control unit 18 via the control bus. The address comparator 17 compares the given address with its own address, detects whether or not the own transmission FIFO unit 2 is designated, and when detected, gives a match signal MS to the control bus control unit 18.
The control bus control unit 18 causes the transmission interval setting register 15 to send the data latch signal DL based on the coincidence signal MS and the control signal CS.
Is output. The transmission interval setting register 15 latches the set value given via the data bus at the input timing of the data latch signal DL.
次にこのように構成された本発明のATM用パケットア
ダプタ装置の動作について説明する。第4図は多重バス
7へのセルデータの送出のタイミングチャート、第5図
は送信間隔とスループットとの関係を示す図である。Next, the operation of the ATM packet adapter device of the present invention thus configured will be described. FIG. 4 is a timing chart of transmission of cell data to the multiplex bus 7, and FIG. 5 is a diagram showing a relationship between transmission intervals and throughput.
端末6a〜6cが発呼要求をすると呼制御部4はセル組立
部3a、送信FIFO部2a、多重バス7、回線I/F部5を介し
てATM網に最大スループットを申告し、相手側が呼を受
付けると申告した最大スループットを送信時の最大スル
ープットとして設定する。When the terminals 6a to 6c make a call request, the call control unit 4 declares the maximum throughput to the ATM network through the cell assembling unit 3a, the transmission FIFO unit 2a, the multiplex bus 7, and the line I / F unit 5, and the other side calls. Set the maximum throughput declared to accept as the maximum throughput during transmission.
ここまでの動作は従来と同じである。従来例との相異
点は最大スループットに基づいて送信間隔の設定値を設
定し、その設定値で送信間隔を制御する点である。これ
により最大スループットを端末のスループットに合わせ
て小さくすることができ、回線を効率よく使用できる。
即ち最大スループットが設定されるとそれに応じた送信
間隔の設定値を設定する。例えば最大スループットが7
7.76Mbpsの場合は第5図(a)に示す如く、送信間隔が
53クロックとなるので設定値を“52"に設定し、最大ス
ループットが38.88Mbpsの場合は第5図(b)に示す如
く送信間隔が159クロックとなるので設定値を“158"に
設定する。ここで最大スループットをTP、送信間隔のク
ロックをSとすると、 で求められる。呼制御部4は求めたクロックSから1減
じた数で設定値を設定する。The operation up to this point is the same as the conventional one. The difference from the conventional example is that the set value of the transmission interval is set based on the maximum throughput, and the transmission interval is controlled by the set value. As a result, the maximum throughput can be reduced according to the throughput of the terminal, and the line can be used efficiently.
That is, when the maximum throughput is set, the set value of the transmission interval is set accordingly. For example, the maximum throughput is 7
In the case of 7.76 Mbps, as shown in Fig. 5 (a), the transmission interval is
Since it is 53 clocks, the set value is set to "52", and when the maximum throughput is 38.88 Mbps, the transmission interval is 159 clocks as shown in FIG. 5B, so the set value is set to "158". Here, if the maximum throughput is TP and the clock of the transmission interval is S, Is required. The call control unit 4 sets the set value by the number obtained by subtracting 1 from the obtained clock S.
例えば端末6aの最大スループットが77.76Mbpsと設定
された場合、第5図(a)に示す如く送信間隔のクロッ
クSを最小53クロックにする必要がある。その場合、呼
制御部4は送信間隔制御部10に対して送信間隔の設定値
として“52"を設定する。For example, when the maximum throughput of the terminal 6a is set to 77.76 Mbps, it is necessary to set the clock S of the transmission interval to a minimum of 53 clocks as shown in FIG. 5 (a). In that case, the call control unit 4 sets "52" as the set value of the transmission interval to the transmission interval control unit 10.
具体的には呼制御部4は制御バス8のアドレスバスに
送信FIFO部2bの制御バスアドレスを出力する。制御バス
I/F部14内のアドレスコンパレータ17は自分宛のアドレ
スが出力されていることを検出し、一致信号MSを制御バ
ス制御部18へ出力する。制御バス制御部18は制御バスの
コントロール信号CSにより、現在送信間隔の設定値の書
込みコマンドが出力されていることと、前述の一致信号
MSとを検出することにより、送信間隔設定レジスタ15へ
データラッチ信号DLを出力する。その際制御バス8のデ
ータバスには前記送信間隔の設定値“52"が出力されて
いるため、送信間隔設定レジスタ15に“52"が設定され
る。Specifically, the call control unit 4 outputs the control bus address of the transmission FIFO unit 2b to the address bus of the control bus 8. Control bus
The address comparator 17 in the I / F unit 14 detects that the address addressed to itself is output, and outputs the coincidence signal MS to the control bus control unit 18. The control bus control unit 18 uses the control signal CS of the control bus to output the write command of the set value of the current transmission interval and
By detecting MS, the data latch signal DL is output to the transmission interval setting register 15. At this time, since the set value "52" of the transmission interval is output to the data bus of the control bus 8, "52" is set in the transmission interval setting register 15.
次にセルデータの流れについて説明する。端末6aから
出力されたデータはセル組立部3bにて48バイトのデータ
にセル化され、5バイトのATMヘッダが付加される。セ
ル組立部3bから出力されたセルデータは送信FIFO部2b内
のFIFO9にFIFO書込制御部11により書込まれる。Next, the flow of cell data will be described. The data output from the terminal 6a is converted into 48-byte data by the cell assembling unit 3b and added with a 5-byte ATM header. The cell data output from the cell assembling unit 3b is written in the FIFO 9 in the transmission FIFO unit 2b by the FIFO write control unit 11.
FIFO書込制御部11はFIFOデータ有信号DPを多重バス制
御部13へ出力し、多重バス制御部13はバスリクエストBR
/バスグラントBGのシーケンスを経てセルデータを多重
バス7へ送出する。The FIFO write control unit 11 outputs the FIFO data present signal DP to the multiplex bus control unit 13, and the multiplex bus control unit 13 outputs the bus request BR.
/ Sends cell data to the multiplex bus 7 through the sequence of bus grant BG.
FIFO9から送出したセルデータの完了時にFIFO読出制
御部12からリード完了信号RDC“L"が、送信間隔制御部1
0の送信間隔カウンタ16のロード入力に出力される。When the cell data sent from the FIFO 9 is completed, the read completion signal RDC “L” is sent from the FIFO read controller 12 to the transmission interval controller 1
It is output to the load input of the transmission interval counter 16 of 0.
送信間隔カウンタ16はその際ロード入力データとし
て、送信間隔設定レジスタ15にラッチされている設定値
“52"をロードして、ダウンカウントを開始する。At that time, the transmission interval counter 16 loads the set value “52” latched in the transmission interval setting register 15 as load input data and starts down counting.
送信間隔カウンタ16はダウンカウント値が“0"になっ
た時にカウントゼロ信号CZを多重バス制御部13に出力
し、多重バス制御部13はカウントゼロ信号CZ“L"により
バスリクエストBR/バスクラントBGのシーケンスを経て
多重バス7にセルデータを送出する。その後回線I/F部
5にて電気信号から光信号に変換されATM網に送信され
る。The transmission interval counter 16 outputs the count zero signal CZ to the multiplex bus control unit 13 when the down count value becomes "0", and the multiplex bus control unit 13 outputs the bus request BR / buscrant BG by the count zero signal CZ "L". The cell data is transmitted to the multiplex bus 7 through the sequence of. After that, the line I / F unit 5 converts the electric signal into an optical signal and transmits it to the ATM network.
なお、本実施例では送信間隔制御部を送信間隔カウン
タにより構成し、送信間隔制御部に最大スループット規
制のための設定値して送出セル間隔クロック数に相当す
る設定値を設定するように構成したが、送信間隔制御部
を送信間隔タイマにより構成し、前記送信間隔制御部に
最大スループット規制のための設定値として送信間隔時
間を設定するように構成してもよいことは言うまでもな
い。In this embodiment, the transmission interval control unit is configured by a transmission interval counter, and the transmission interval control unit is configured to set a setting value for maximum throughput regulation and a setting value corresponding to the number of clocks in the transmission cell interval. However, it goes without saying that the transmission interval control unit may be configured by a transmission interval timer, and the transmission interval time may be set in the transmission interval control unit as a set value for maximum throughput regulation.
以上説明したとおり、本発明においては各端末に応じ
て設定された最大スループットに対応する送信間隔のク
ロック数を呼制御部にて設定することとしたから、呼制
御部は呼制御時に端末においてATM変換機側とネゴシエ
ーションを行い、ネゴシエーションにより決定されるで
あろう最大スループット値を端末で知り、適正な最大ス
ループット値を正確に設定することが可能となり、また
これを送信間隔設定手段に設定するようにした送信間隔
制御部を有するから、多重バスが輻輳し、送信手段にセ
ルデータが蓄積された場合であっても、輻輳解除後に設
定された送信間隔でセルデータが多重バスに送信され、
スループットが設定された最大スループットを超えるこ
とがない。従って常に最適なスループットを設定でき、
回線を効率よく使用することができる等優れた効果を奏
する。As described above, in the present invention, the call control unit sets the number of clocks of the transmission interval corresponding to the maximum throughput set according to each terminal. It is possible to negotiate with the converter side, know the maximum throughput value that will be determined by the negotiation on the terminal, and set the proper maximum throughput value accurately, and set this in the transmission interval setting means. Since it has a transmission interval control unit, the multiplex bus is congested, even when the cell data is accumulated in the transmitting means, the cell data is transmitted to the multiplex bus at the transmission interval set after the congestion is released,
The throughput does not exceed the set maximum throughput. Therefore, you can always set the optimal throughput,
It has excellent effects such as efficient use of the line.
第1図は本発明に係るATM用パケットアダプタ装置の構
成を示すブロック図、第2図は送信FIFO部の構成を示す
ブロック図、第3図は送信間隔制御部の構成を示すブロ
ック図、第4図はセルデータの送出時のタイミングチャ
ート、第5図は送信間隔とスループットとの関係を示す
図、第6図は従来のATM用パケットアダプタ装置の構成
を示すブロック図、第7図は従来の送信FIFO部の構成を
示すブロック図、第8図は従来例のセルデータの送出時
のタイミングチャート、第9図はセルデータが連続した
場合のスループットを示す図である。 1……ATM用パケットアダプタ装置 2,2a〜2d……送信FIFO部、3a〜3d……セル組立部、4…
…呼制御部、5……回線I/F部、6a〜6c……端末、7…
…多重バス、9……FIFO、10……送信間隔制御部、15…
…送信間隔設定レジスタ、16……通信間隔カウンタ なお、図中、同一符号は同一、又は相当部分を示す。FIG. 1 is a block diagram showing the configuration of an ATM packet adapter device according to the present invention, FIG. 2 is a block diagram showing the configuration of a transmission FIFO unit, and FIG. 3 is a block diagram showing the configuration of a transmission interval control unit. FIG. 4 is a timing chart at the time of transmitting cell data, FIG. 5 is a diagram showing the relationship between transmission intervals and throughput, FIG. 6 is a block diagram showing the configuration of a conventional ATM packet adapter device, and FIG. 7 is a conventional diagram. 8 is a block diagram showing the configuration of the transmission FIFO unit of FIG. 8, FIG. 8 is a timing chart at the time of transmitting cell data in the conventional example, and FIG. 9 is a diagram showing throughput when cell data is continuous. 1 ... ATM packet adapter device 2, 2a to 2d ... transmission FIFO unit, 3a to 3d ... cell assembly unit, 4 ...
... Call control unit, 5 ... Line I / F unit, 6a to 6c ... Terminal, 7 ...
... Multiple bus, 9 ... FIFO, 10 ... Transmission interval control unit, 15 ...
... Sending interval setting register, 16 ... Communication interval counter In the drawings, the same reference numerals indicate the same or corresponding parts.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷山 宏 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内 (72)発明者 中島 宏一 神奈川県鎌倉市大船5丁目1番1号 三 菱電機株式会社通信システム研究所内 (56)参考文献 特開 平4−835(JP,A) 特開 平2−170645(JP,A) 1989年電子情報通信学会春期全国大会 講演論文集(1989−3)B−366,「企 業内ATM実験機のハードウェア構成」 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Hiroshi Haseyama 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Within Nippon Telegraph and Telephone Corporation (72) Koichi Nakajima 5-1-1 1-1 Ofuna, Kamakura-shi, Kanagawa (56) References JP-A-4-835 (JP, A) JP-A-2-170645 (JP, A) Proceedings of the 1989 IEICE Spring National Convention (1989- 3) B-366, "Hardware configuration of ATM experimental machines in companies"
Claims (1)
れたデータの最大スループットを定め、前記データをAT
Mフォーマットに合わせて所定長のデータにセル化する
セル組立部と、セル化された各端末のデータを設定され
た送信間隔に基づき多重バスに送信して多重化し、前記
ATM網に送信する送信手段とを具備するATM用パケットア
ダプタ装置において、 前記セル組立部及び送信手段において制御情報を与える
べく設けられ、定められた最大スループットに対応する
送信間隔のクロック数を定める呼制御部と、該呼制御部
が定めたクロック数に基づいてセル化されたデータの送
信間隔を設定する送信間隔設定手段と を備えることを特徴とするATM用パケットアダプタ装
置。1. A maximum throughput of data transmitted from a plurality of terminals connected to an ATM network is determined, and the data is AT
A cell assembling unit for cellizing into a predetermined length of data in accordance with the M format, and transmitting data of each cellified terminal to a multiplex bus based on a set transmission interval for multiplexing,
In an ATM packet adapter device comprising a transmitting means for transmitting to an ATM network, a call which is provided to provide control information in the cell assembling section and the transmitting means and which determines a clock number of a transmission interval corresponding to a determined maximum throughput An ATM packet adapter device comprising: a control unit; and a transmission interval setting means for setting a transmission interval of cellized data based on the number of clocks determined by the call control unit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22206990A JP2521368B2 (en) | 1990-08-21 | 1990-08-21 | Packet adapter device for ATM |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22206990A JP2521368B2 (en) | 1990-08-21 | 1990-08-21 | Packet adapter device for ATM |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04212544A JPH04212544A (en) | 1992-08-04 |
JP2521368B2 true JP2521368B2 (en) | 1996-08-07 |
Family
ID=16776629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22206990A Expired - Fee Related JP2521368B2 (en) | 1990-08-21 | 1990-08-21 | Packet adapter device for ATM |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2521368B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH066373A (en) * | 1992-06-23 | 1994-01-14 | Fujitsu Ltd | Cell line concentration multiplex system |
IT1289816B1 (en) * | 1996-12-30 | 1998-10-16 | Sip | INTERFACE DEVICE FOR ATM TYPE NETWORKS |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02170645A (en) * | 1988-12-22 | 1990-07-02 | Nec Corp | System and equipment for packet transmission |
JPH04835A (en) * | 1990-04-17 | 1992-01-06 | Oki Electric Ind Co Ltd | Cell transmission controller |
-
1990
- 1990-08-21 JP JP22206990A patent/JP2521368B2/en not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
1989年電子情報通信学会春期全国大会講演論文集(1989−3)B−366,「企業内ATM実験機のハードウェア構成」 |
Also Published As
Publication number | Publication date |
---|---|
JPH04212544A (en) | 1992-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5633870A (en) | Method and apparatus for controlling data flow through an ATM interface | |
US5353285A (en) | Time slot management system | |
US4429405A (en) | Method of transmitting information between stations attached to a unidirectional transmission ring | |
EP0530680B1 (en) | ATM cell assembling and disassembling system and method | |
EP0462349B1 (en) | Broadband ring communication system and access control method | |
EP0502497A2 (en) | Logical channel setting system for ATM network | |
CA2269371C (en) | Aal terminal system of duplex configuration and synchronization method | |
JP2521368B2 (en) | Packet adapter device for ATM | |
KR960003225B1 (en) | Atm multiplexing processor according to qos grade | |
JPH11355309A (en) | Rate control communication equipment and rate control communication method | |
KR960003224B1 (en) | Cell rate interface apparatus and its method of atm protocol physical layer | |
JP3178411B2 (en) | Shaping circuit | |
KR0146993B1 (en) | Equipment and method for transmission and reception of atm cell data by using asynchronous high speed device | |
KR0129610B1 (en) | Apparatus for transmitting and receiving atm cell date with speed | |
JPH0823332A (en) | Access controller for ring type atm node | |
JP3095001B2 (en) | Communication control device | |
JP2000092066A (en) | Atm cell assembly/disassembly device | |
JPH09121211A (en) | Confirmation frame transfer system for fc/atm network conversion device | |
KR960014692B1 (en) | Asynchronous transfer mode cell router | |
KR0169906B1 (en) | Multi-frame discriminating method for cell disassembler in atm network | |
KR0161753B1 (en) | Atm cell multiplexing control apparatus | |
JPH09116561A (en) | Confirmation frame transfer system in fc/arm network converter | |
KR200214208Y1 (en) | Input data format automatic detection device | |
KR100232496B1 (en) | User network interfacing apparatus of atm | |
KR940003245A (en) | ATM (Asynchronous Transfer Mode) Layer Function Processing Unit for User-Network Interface (UNI) of Broadband Telecommunication Network (B-ISDN) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |