JP2519862B2 - Ａｔｍ交換装置 - Google Patents
Ａｔｍ交換装置Info
- Publication number
- JP2519862B2 JP2519862B2 JP34729892A JP34729892A JP2519862B2 JP 2519862 B2 JP2519862 B2 JP 2519862B2 JP 34729892 A JP34729892 A JP 34729892A JP 34729892 A JP34729892 A JP 34729892A JP 2519862 B2 JP2519862 B2 JP 2519862B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- exchange
- vci
- identifier
- virtual channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、非同期伝送モード（As
ynchronous Transfer Mode：ＡＴＭ）で情報の交換を行
うＡＴＭ交換装置に係り、特にセルスイッチを通して交
換されるセルに対する種々の処理を効果的に行うセル処
理装置に関する。
ynchronous Transfer Mode：ＡＴＭ）で情報の交換を行
うＡＴＭ交換装置に係り、特にセルスイッチを通して交
換されるセルに対する種々の処理を効果的に行うセル処
理装置に関する。
【０００２】
【従来の技術】固定長の短パケットであるセルにユーザ
データを乗せて交換を行うＡＴＭ交換技術は、ユーザが
通信網に与える有意情報の量が大きく変動するマルチメ
ディア環境下でも、複数のユーザによる交換資源の共有
化が可能である。これによりマルチメディア通信システ
ムのコストダウンが可能となるため、ＡＴＭ交換技術は
Ｂ−ＩＳＤＮ（広帯域サービス総合ディジタル網）の唯
一の解と目され、現在活発な研究開発が行われている。
データを乗せて交換を行うＡＴＭ交換技術は、ユーザが
通信網に与える有意情報の量が大きく変動するマルチメ
ディア環境下でも、複数のユーザによる交換資源の共有
化が可能である。これによりマルチメディア通信システ
ムのコストダウンが可能となるため、ＡＴＭ交換技術は
Ｂ−ＩＳＤＮ（広帯域サービス総合ディジタル網）の唯
一の解と目され、現在活発な研究開発が行われている。
【０００３】このようなＡＴＭ交換を司るいわゆるＡＴ
Ｍ交換装置は、大きくは三つの機能ブロックから構成さ
れる。第１は、複数の入力端子から入力されるセルを所
望の出力端子へ導くセルスイッチであり、これは高速性
を実現するため一般的にハードウェアにより実現され
る。
Ｍ交換装置は、大きくは三つの機能ブロックから構成さ
れる。第１は、複数の入力端子から入力されるセルを所
望の出力端子へ導くセルスイッチであり、これは高速性
を実現するため一般的にハードウェアにより実現され
る。
【０００４】第２は、セルスイッチでのセル交換処理を
行うための前処理と、セル交換処理後に行われる後処理
を司るセル処理装置である。具体的には、前処理部はイ
ンタフェース点から入力されたセルのヘッダ部を参照し
て当該セルの属するコネクションを把握し、当該セルに
セルスイッチでセルのルーティングを行うのに必要な情
報やルーティングタグを付けた後セルスイッチに引き渡
すルーティングタグ付加機能を有する。後処理部は、セ
ルスイッチから受け取ったセルに付加されたルーティン
グタグ等を削除して、インタフェース点へ送出するルー
ティングタグ削除機能等を有する。
行うための前処理と、セル交換処理後に行われる後処理
を司るセル処理装置である。具体的には、前処理部はイ
ンタフェース点から入力されたセルのヘッダ部を参照し
て当該セルの属するコネクションを把握し、当該セルに
セルスイッチでセルのルーティングを行うのに必要な情
報やルーティングタグを付けた後セルスイッチに引き渡
すルーティングタグ付加機能を有する。後処理部は、セ
ルスイッチから受け取ったセルに付加されたルーティン
グタグ等を削除して、インタフェース点へ送出するルー
ティングタグ削除機能等を有する。
【０００５】第３は、セル処理装置に対してコネクショ
ン情報のセットアップを行ったり、セルスイッチおよび
セル処理装置の動作状況を観察し、必要ならば保守者に
ハードウェアの故障情報を伝える制御装置である。
ン情報のセットアップを行ったり、セルスイッチおよび
セル処理装置の動作状況を観察し、必要ならば保守者に
ハードウェアの故障情報を伝える制御装置である。
【０００６】これら三つの機能ブロックのうち、特にセ
ル処理装置はＡＴＭ交換装置の機能を大きく左右し、ま
た比較的複雑な機能を持つにもかかわらずセルスイッチ
の端子数だけ必要になるので、ＡＴＭ交換装置のハード
コストの大半を占める。
ル処理装置はＡＴＭ交換装置の機能を大きく左右し、ま
た比較的複雑な機能を持つにもかかわらずセルスイッチ
の端子数だけ必要になるので、ＡＴＭ交換装置のハード
コストの大半を占める。
【０００７】本発明者らは既に特開平４−１００４５１
号において、このようなセル処理装置の構成法について
提案している。このセル処理装置では、入力されたセル
に付加するルーティングタグ等を保持しておくテーブル
のアドレスを作成する場合に連想処理を用いているため
ハード量が多い。また、ＶＰ（バーチャルパス）とＶＣ
（バーチャルチャネル）を同時にサポートする事は出来
ない。
号において、このようなセル処理装置の構成法について
提案している。このセル処理装置では、入力されたセル
に付加するルーティングタグ等を保持しておくテーブル
のアドレスを作成する場合に連想処理を用いているため
ハード量が多い。また、ＶＰ（バーチャルパス）とＶＣ
（バーチャルチャネル）を同時にサポートする事は出来
ない。
【０００８】
【発明が解決しようとする課題】以上述べたように、従
来のＡＴＭ交換装置では、連想処理を用いてテーブルア
ドレスを作成する部分のハード規模が大きく、またＶＰ
とＶＣを同時にサポートする事ができないという問題点
があった。
来のＡＴＭ交換装置では、連想処理を用いてテーブルア
ドレスを作成する部分のハード規模が大きく、またＶＰ
とＶＣを同時にサポートする事ができないという問題点
があった。
【０００９】本発明の目的は、連想処理を行わないテー
ブルアドレスを作成し、かつＶＰとＶＣを同時にサポー
トすることのできるセル処理装置を備えたＡＴＭ交換装
置を提供することにある。
ブルアドレスを作成し、かつＶＰとＶＣを同時にサポー
トすることのできるセル処理装置を備えたＡＴＭ交換装
置を提供することにある。
【００１０】
【課題を解決するための手段】本発明は上記の目的を達
成するため、外部装置との第１のインタフェース点から
の入力セルをセルスイッチ内での内部セルに変換し、該
セルスイッチから受け取る内部セルを外部装置との第２
のインタフェース点への出力セルに変換するセル処理手
段を備えたＡＴＭ交換装置において、前記セル処理手段
は、(a) コネクション毎に割り当てられた記憶領域すな
わちエントリを持ち、該エントリに少なくとも該コネク
ションに属する入力セルを転送すべき前記セルスイッチ
の出力ポートを指示するルーティングタグと、該コネク
ションの該出力ポートでのコネクション識別子である出
側物理ＶＣＩ（バーチャルチャネル識別子）とを記憶す
る第１の記憶手段であるルーティングタグテーブルと、
(b) 前記入力セルのＶＰＩ／ＶＣＩ（バーチャルパス識
別子／バーチャルチャネル識別子）を所定のアルゴリズ
ムで処理した入側物理ＶＣＩに基づいてルーティングタ
グテーブルにアクセスし、ルーティングタグテーブルか
ら読み出されるエントリ内情報であるルーティングタグ
および出側物理ＶＣＩを前記入力セルに付加して該入力
セルを前記内部セルに変換する第１の変換手段であるル
ーティングタグ付加部と、(c) 前記コネクション毎にエ
ントリを持ち、該エントリに少なくとも該コネクション
がＶＰ交換を受けるかＶＣ交換を受けるかを示す交換種
別フラグと、該コネクションに属する前記出力セルのイ
ンタフェース点上でのＶＰＩ／ＶＣＩとを記憶した第２
の記憶手段である新規ＶＰＩ／ＶＣＩテーブルと、(d)
前記セルスイッチから与えられた内部セルに含まれる前
記出側物理ＶＣＩに基づいて前記新規ＶＰＩ／ＶＣＩテ
ーブルにアクセスし、該テーブルから読み出される前記
交換種別フラグにより前記内部セルがＶＰ交換を受ける
事が示されたならば前記新規ＶＰＩ／ＶＣＩテーブルの
エントリに含まれるＶＰＩを該内部セルのＶＰＩ領域に
上書きし、ＶＣ交換を受ける事が示されたならば前記新
規ＶＰＩ／ＶＣＩテーブルのエントリに含まれるＶＰＩ
およびＶＣＩをそれぞれ該内部セルのＶＰＩフィールド
とＶＣＩフィールドに上書きすると共に、該内部セル中
の前記ルーティングタグおよび前記出側物理ＶＣＩを削
除して該内部セルを前記出力セルに変換する第２の変換
手段であるルーティングタグ削除部とを備えることを特
徴とする。
成するため、外部装置との第１のインタフェース点から
の入力セルをセルスイッチ内での内部セルに変換し、該
セルスイッチから受け取る内部セルを外部装置との第２
のインタフェース点への出力セルに変換するセル処理手
段を備えたＡＴＭ交換装置において、前記セル処理手段
は、(a) コネクション毎に割り当てられた記憶領域すな
わちエントリを持ち、該エントリに少なくとも該コネク
ションに属する入力セルを転送すべき前記セルスイッチ
の出力ポートを指示するルーティングタグと、該コネク
ションの該出力ポートでのコネクション識別子である出
側物理ＶＣＩ（バーチャルチャネル識別子）とを記憶す
る第１の記憶手段であるルーティングタグテーブルと、
(b) 前記入力セルのＶＰＩ／ＶＣＩ（バーチャルパス識
別子／バーチャルチャネル識別子）を所定のアルゴリズ
ムで処理した入側物理ＶＣＩに基づいてルーティングタ
グテーブルにアクセスし、ルーティングタグテーブルか
ら読み出されるエントリ内情報であるルーティングタグ
および出側物理ＶＣＩを前記入力セルに付加して該入力
セルを前記内部セルに変換する第１の変換手段であるル
ーティングタグ付加部と、(c) 前記コネクション毎にエ
ントリを持ち、該エントリに少なくとも該コネクション
がＶＰ交換を受けるかＶＣ交換を受けるかを示す交換種
別フラグと、該コネクションに属する前記出力セルのイ
ンタフェース点上でのＶＰＩ／ＶＣＩとを記憶した第２
の記憶手段である新規ＶＰＩ／ＶＣＩテーブルと、(d)
前記セルスイッチから与えられた内部セルに含まれる前
記出側物理ＶＣＩに基づいて前記新規ＶＰＩ／ＶＣＩテ
ーブルにアクセスし、該テーブルから読み出される前記
交換種別フラグにより前記内部セルがＶＰ交換を受ける
事が示されたならば前記新規ＶＰＩ／ＶＣＩテーブルの
エントリに含まれるＶＰＩを該内部セルのＶＰＩ領域に
上書きし、ＶＣ交換を受ける事が示されたならば前記新
規ＶＰＩ／ＶＣＩテーブルのエントリに含まれるＶＰＩ
およびＶＣＩをそれぞれ該内部セルのＶＰＩフィールド
とＶＣＩフィールドに上書きすると共に、該内部セル中
の前記ルーティングタグおよび前記出側物理ＶＣＩを削
除して該内部セルを前記出力セルに変換する第２の変換
手段であるルーティングタグ削除部とを備えることを特
徴とする。
【００１１】ここで、前記アルゴリズムは、前記入力セ
ルの持つＶＰＩが予め定められた境界値（Ａとする）よ
り小さいか等しい場合にＶＣ交換、該境界値（Ａ）より
大きい場合にＶＰ交換であるとそれぞれ判断し、ＶＣ交
換時には前記入力セルのＶＣＩの下位から順に予め定め
られた有効ビット数（Ｂとする）のビットを取り出し
て、残ったビットは前記入力セルのＶＰＩの下位から順
に取り出すことによって前記入側物理ＶＣＩを作成し、
ＶＰ交換時には前記入力セルのＶＰＩ値に境界値（Ａ）
および有効ビット数（Ｂ）に基づいて求められた物理Ｖ
ＣＩベース値（ＰＢとする）、すなわちＰＢ＝（Ａ＋
１）（２B −１）を加えて前記入側物理ＶＣＩ値を作成
するアルゴリズムであることを特徴とする。
ルの持つＶＰＩが予め定められた境界値（Ａとする）よ
り小さいか等しい場合にＶＣ交換、該境界値（Ａ）より
大きい場合にＶＰ交換であるとそれぞれ判断し、ＶＣ交
換時には前記入力セルのＶＣＩの下位から順に予め定め
られた有効ビット数（Ｂとする）のビットを取り出し
て、残ったビットは前記入力セルのＶＰＩの下位から順
に取り出すことによって前記入側物理ＶＣＩを作成し、
ＶＰ交換時には前記入力セルのＶＰＩ値に境界値（Ａ）
および有効ビット数（Ｂ）に基づいて求められた物理Ｖ
ＣＩベース値（ＰＢとする）、すなわちＰＢ＝（Ａ＋
１）（２B −１）を加えて前記入側物理ＶＣＩ値を作成
するアルゴリズムであることを特徴とする。
【００１２】
【作用】本発明によると、内部セルに該セルの属するコ
ネクション情報を持ち、セル処理装置のルーティングタ
グ削除手段において、コネクション毎に新規ＶＰＩ／Ｖ
ＣＩテーブル中の交換種別フラグで指定された交換種別
（ＶＣ交換またはＶＰ交換）に従って、出力セルでのＶ
ＰＩのみを書き換えるか、ＶＰＩ／ＶＣＩ共書き換える
か選択できる。このため、ＶＰＩのみ書き換える必要の
あるＶＰ交換と、ＶＰＩとＶＣＩまで書き換える必要の
あるＶＣ交換の両方を一つのインタフェース点上で同時
に提供する事ができる。
ネクション情報を持ち、セル処理装置のルーティングタ
グ削除手段において、コネクション毎に新規ＶＰＩ／Ｖ
ＣＩテーブル中の交換種別フラグで指定された交換種別
（ＶＣ交換またはＶＰ交換）に従って、出力セルでのＶ
ＰＩのみを書き換えるか、ＶＰＩ／ＶＣＩ共書き換える
か選択できる。このため、ＶＰＩのみ書き換える必要の
あるＶＰ交換と、ＶＰＩとＶＣＩまで書き換える必要の
あるＶＣ交換の両方を一つのインタフェース点上で同時
に提供する事ができる。
【００１３】また、ルーティングタグ付加手段でルーテ
ィングタグテーブルを参照する際に入側物理ＶＣＩを作
成するアルゴリズムに連想処理を含まないので、比較的
ハード量の大きい連想メモリを使用せずにルーティング
タグ付加機能を実現する事ができる。
ィングタグテーブルを参照する際に入側物理ＶＣＩを作
成するアルゴリズムに連想処理を含まないので、比較的
ハード量の大きい連想メモリを使用せずにルーティング
タグ付加機能を実現する事ができる。
【００１４】
【実施例】以下、本発明の実施例について説明する。図
１は、同実施例に係るＡＴＭ交換装置におけるセル処理
装置の概略構成図であり、また図２および図３は、この
セル処理装置における入力セルから内部セルへの変換お
よび内部セルから出力セルへの変換を模式的に示した図
である。図１〜図３において、１０はセルスイッチ、２
１，２２はルーティングタグテーブル（ＲＴＴ）、３
１，３２はルーティングタグ付加部（ＲＴＡ）、４１，
４２は新規ＶＰＩ／ＶＣＩテーブル（ＨＴＴ）、５１，
５２はルーティングタグ削除部（ＲＴＤ）、６１〜６９
は入力セル、７１〜７９は内部セル、８１〜９０は出力
セルである。
１は、同実施例に係るＡＴＭ交換装置におけるセル処理
装置の概略構成図であり、また図２および図３は、この
セル処理装置における入力セルから内部セルへの変換お
よび内部セルから出力セルへの変換を模式的に示した図
である。図１〜図３において、１０はセルスイッチ、２
１，２２はルーティングタグテーブル（ＲＴＴ）、３
１，３２はルーティングタグ付加部（ＲＴＡ）、４１，
４２は新規ＶＰＩ／ＶＣＩテーブル（ＨＴＴ）、５１，
５２はルーティングタグ削除部（ＲＴＤ）、６１〜６９
は入力セル、７１〜７９は内部セル、８１〜９０は出力
セルである。
【００１５】ＶＣ（バーチャルチャネル）交換を受ける
セルは、セル処理装置により以下の様に処理される。ま
ず、ＶＣ交換を受ける入力セル６１はルーティングタグ
付加部３１に入力され、ここで予め定められたアルゴリ
ズムに従って入側物理ＶＣＩ（ｐｈｉ−ＶＣＩ）が作成
され、当該入側物理ＶＣＩをキーとしてルーティングタ
グテーブル２１にアクセスされる。ｐｈｉ−ＶＣＩによ
るルーティングタグテーブル２１へのアクセスを、図２
では入力セル６１とルーティングタグ付加部３１のエン
トリの一つとの間の実線矢印にて模式的に表している。
セルは、セル処理装置により以下の様に処理される。ま
ず、ＶＣ交換を受ける入力セル６１はルーティングタグ
付加部３１に入力され、ここで予め定められたアルゴリ
ズムに従って入側物理ＶＣＩ（ｐｈｉ−ＶＣＩ）が作成
され、当該入側物理ＶＣＩをキーとしてルーティングタ
グテーブル２１にアクセスされる。ｐｈｉ−ＶＣＩによ
るルーティングタグテーブル２１へのアクセスを、図２
では入力セル６１とルーティングタグ付加部３１のエン
トリの一つとの間の実線矢印にて模式的に表している。
【００１６】ルーティングタグテーブル２１へのｐｈｉ
−ＶＣＩによるアクセスにて、セル６１は出力ポート
（ＯＰ）番号０に転送されるセルで、当該リンク上では
出側物理ＶＣＩ（ｐｈｏ−ＶＣＩ）が０であることで当
該セルのコネクションが識別されることが分かる。ルー
ティングタグ付加部３１では、ルーティングタグテーブ
ル２１へのアクセスで得られるこれらの情報を入力セル
に付けて、内部セル７１としてセルスイッチ１０に渡
す。
−ＶＣＩによるアクセスにて、セル６１は出力ポート
（ＯＰ）番号０に転送されるセルで、当該リンク上では
出側物理ＶＣＩ（ｐｈｏ−ＶＣＩ）が０であることで当
該セルのコネクションが識別されることが分かる。ルー
ティングタグ付加部３１では、ルーティングタグテーブ
ル２１へのアクセスで得られるこれらの情報を入力セル
に付けて、内部セル７１としてセルスイッチ１０に渡
す。
【００１７】セルスイッチ１０でのセルのルーティング
タグは、良く知られているようにルーティングタグ（Ｒ
−Ｔａｇ）を参照しながら行われる。このルーティング
タグの実際の値は、セルスイッチ１０自身の持つアーキ
テクチャによって変化し、一概には決定できない。しか
しながら、ルーティングタグの実際の値は本発明の有効
性になんら影響を与えないため、以下の説明ではルーテ
ィングタグの値の一例として出力ポート番号がそのまま
書かれた形のルーティングタグを用いて説明を進める。
タグは、良く知られているようにルーティングタグ（Ｒ
−Ｔａｇ）を参照しながら行われる。このルーティング
タグの実際の値は、セルスイッチ１０自身の持つアーキ
テクチャによって変化し、一概には決定できない。しか
しながら、ルーティングタグの実際の値は本発明の有効
性になんら影響を与えないため、以下の説明ではルーテ
ィングタグの値の一例として出力ポート番号がそのまま
書かれた形のルーティングタグを用いて説明を進める。
【００１８】内部セル７１は、セルスイッチ１０でスイ
ッチングを受け、出力ポート＃０のルーティングタグ削
除部５１へ導かれる。ルーティングタグ削除部５１は、
内部セル７１が持っているｐｈｏ−ＶＣＩ＝０をキーと
して、新規ＶＰＩ／ＶＣＩテーブル４０１に当該セルが
インタフェース点に出力される時に持つべきＶＰＩ値＝
ａ、ＶＣＩ値＝ｂを得る。ルーティングタグ削除部５１
は、新規ＶＰＩ／ＶＣＩテーブル４１から得たＶＰＩ値
／ＶＣＩ値をセルスイッチ１０から受け取ったセルのＶ
ＰＩ／ＶＣＩフィールドに書き込むと共に、ルーティン
グタグ付加部３１で付加された部分を削除し、出力セル
８１を作成する。
ッチングを受け、出力ポート＃０のルーティングタグ削
除部５１へ導かれる。ルーティングタグ削除部５１は、
内部セル７１が持っているｐｈｏ−ＶＣＩ＝０をキーと
して、新規ＶＰＩ／ＶＣＩテーブル４０１に当該セルが
インタフェース点に出力される時に持つべきＶＰＩ値＝
ａ、ＶＣＩ値＝ｂを得る。ルーティングタグ削除部５１
は、新規ＶＰＩ／ＶＣＩテーブル４１から得たＶＰＩ値
／ＶＣＩ値をセルスイッチ１０から受け取ったセルのＶ
ＰＩ／ＶＣＩフィールドに書き込むと共に、ルーティン
グタグ付加部３１で付加された部分を削除し、出力セル
８１を作成する。
【００１９】なお、図２および図３では交換種別フラグ
の値を、当該フラグがＶＣ交換を示している時はＶＣＩ
値、ＶＰ交換を示している時はＶＰ交換とそれぞれ記述
する事で示している。
の値を、当該フラグがＶＣ交換を示している時はＶＣＩ
値、ＶＰ交換を示している時はＶＰ交換とそれぞれ記述
する事で示している。
【００２０】一方、本発明に基づいて、ＶＰ交換はルー
ティングタグ削除部５２でＶＰ交換を受けるセルのＶＰ
Ｉ部分のみを書き換える事により実現される（図２およ
び図３において、入力セルが６６、内部セルが７６、出
力セルが８６のシーケンスを示す）。ここで、新規ＶＰ
Ｉ／ＶＣＩテーブル４１のコネクション毎のエントリ内
に交換種別フラグを設けたので、同じインタフェース点
に出力するセルについて、ＶＰＩ／ＶＣＩテーブル書き
換えを行うフィールドをコネクション毎に変化させる事
が出来る事に注意が必要である。
ティングタグ削除部５２でＶＰ交換を受けるセルのＶＰ
Ｉ部分のみを書き換える事により実現される（図２およ
び図３において、入力セルが６６、内部セルが７６、出
力セルが８６のシーケンスを示す）。ここで、新規ＶＰ
Ｉ／ＶＣＩテーブル４１のコネクション毎のエントリ内
に交換種別フラグを設けたので、同じインタフェース点
に出力するセルについて、ＶＰＩ／ＶＣＩテーブル書き
換えを行うフィールドをコネクション毎に変化させる事
が出来る事に注意が必要である。
【００２１】本実施例においては、ＶＰ交換とＶＣ交換
を同時にサポートするため、ＶＰ交換を受けるコネクシ
ョンをＶＣに分解するか、またはＶＣ交換を受けたコネ
クションを一つのＶＰに多重化する場合が想定される。
本実施例によると、これらに対して以下の様に対応する
事ができる。
を同時にサポートするため、ＶＰ交換を受けるコネクシ
ョンをＶＣに分解するか、またはＶＣ交換を受けたコネ
クションを一つのＶＰに多重化する場合が想定される。
本実施例によると、これらに対して以下の様に対応する
事ができる。
【００２２】ＶＰ交換を受けるコネクションをＶＣに分
解するのは、ノードの受信入力点でのコネクション識別
をＶＰＩのみで行うのではなく、ＶＣＩまで見て行うこ
とにより実現される（図２および図３において、入力セ
ルが６２／６３、内部セルが７２／７３、出力セルが８
２／８７のシーケンス）。
解するのは、ノードの受信入力点でのコネクション識別
をＶＰＩのみで行うのではなく、ＶＣＩまで見て行うこ
とにより実現される（図２および図３において、入力セ
ルが６２／６３、内部セルが７２／７３、出力セルが８
２／８７のシーケンス）。
【００２３】一方、ＶＣ交換を受けたコネクションを一
つのＶＰに多重化するのは、ノードの送信送出点のヘッ
ダ変換機能で、該ＶＰに多重化されるコネクションで運
ばれるセルのＶＰＩを同じ値に書き換えることにより実
現する（図２および図３において、入力セルが６４／６
７、内部セルが７４／７７、出力セルが８３／８４のシ
ーケンス）。すなわち、当該ＶＰに乗せ込む複数のコネ
クションについて、送信送出点でのｐｈｏ−ＶＣＩをキ
ーとした表引きによって得られる新規ＶＰＩ／ＶＣＩテ
ーブルの内のＶＰＩを、同じＶＰを示す同じ値とする。
同一ＶＰの中でＶＣＩが一致しないように、ＶＰＩのみ
ならずＶＣＩまで書き換える必要があることに注意が必
要である。
つのＶＰに多重化するのは、ノードの送信送出点のヘッ
ダ変換機能で、該ＶＰに多重化されるコネクションで運
ばれるセルのＶＰＩを同じ値に書き換えることにより実
現する（図２および図３において、入力セルが６４／６
７、内部セルが７４／７７、出力セルが８３／８４のシ
ーケンス）。すなわち、当該ＶＰに乗せ込む複数のコネ
クションについて、送信送出点でのｐｈｏ−ＶＣＩをキ
ーとした表引きによって得られる新規ＶＰＩ／ＶＣＩテ
ーブルの内のＶＰＩを、同じＶＰを示す同じ値とする。
同一ＶＰの中でＶＣＩが一致しないように、ＶＰＩのみ
ならずＶＣＩまで書き換える必要があることに注意が必
要である。
【００２４】なお、受信入力点でｐｈｉ−ＶＣＩをキー
とした表引きによって得られたｐｈｏ−ＶＣＩの値を、
同じＶＰに乗せるコネクションについて同一とすること
も考えられる（図２および図３において、入力セルが６
５／６８、内部セルが７５／７８、出力セルが８９／８
８のシーケンス）。しかし、この時は既に複数のコネク
ションに同一のｐｈｏ−ＶＣＩが与えられ、ノード内で
ＶＣＩの衝突を防ぐように書き換える事ができなくな
る。すなわち、同じＶＰに乗せるコネクションのＶＣＩ
の値が、複数の受信入力点間で衝突しないように制御す
る必要があり、この方法は現実的ではない。
とした表引きによって得られたｐｈｏ−ＶＣＩの値を、
同じＶＰに乗せるコネクションについて同一とすること
も考えられる（図２および図３において、入力セルが６
５／６８、内部セルが７５／７８、出力セルが８９／８
８のシーケンス）。しかし、この時は既に複数のコネク
ションに同一のｐｈｏ−ＶＣＩが与えられ、ノード内で
ＶＣＩの衝突を防ぐように書き換える事ができなくな
る。すなわち、同じＶＰに乗せるコネクションのＶＣＩ
の値が、複数の受信入力点間で衝突しないように制御す
る必要があり、この方法は現実的ではない。
【００２５】また、マルチポイントＶＣ交換は次のよう
に実現してもよい。まず、受信入力点でｐｈｉ−ＶＣＩ
をキーとした表引きによって得られるｐｈｏ−ＶＣＩの
値を持つ内部セルをセルスイッチ１０によりコピーし
て、内部のルーティングタグで示された全ての出力ポー
トに出力する。次いで、出力ポートのヘッダ変換機能に
より、コピーされた内部セルのＶＰＩ／ＶＣＩが出力側
のＶＰＩ，ＶＣＩに変換されて出力セルとなる（図２お
よび図３において、入力セルが６９、内部セルが７９、
出力セルが８５／９０のシーケンス）。一般に、コピー
セルの出力ＶＰＩ，ＶＣＩはそれぞれの出力ポート毎に
自由に設定できることが必要であるが、本実施例のよう
にヘッダ変換機能を送信送出点に置く方式では、これが
容易に実現できる。
に実現してもよい。まず、受信入力点でｐｈｉ−ＶＣＩ
をキーとした表引きによって得られるｐｈｏ−ＶＣＩの
値を持つ内部セルをセルスイッチ１０によりコピーし
て、内部のルーティングタグで示された全ての出力ポー
トに出力する。次いで、出力ポートのヘッダ変換機能に
より、コピーされた内部セルのＶＰＩ／ＶＣＩが出力側
のＶＰＩ，ＶＣＩに変換されて出力セルとなる（図２お
よび図３において、入力セルが６９、内部セルが７９、
出力セルが８５／９０のシーケンス）。一般に、コピー
セルの出力ＶＰＩ，ＶＣＩはそれぞれの出力ポート毎に
自由に設定できることが必要であるが、本実施例のよう
にヘッダ変換機能を送信送出点に置く方式では、これが
容易に実現できる。
【００２６】次に、本実施例においてルーティングタグ
テーブルにアクセスするキーとなる入側物理ＶＣＩ（ｐ
ｈｉ−ＶＣＩ）を作成するアルゴリズムについて述べ
る。まず、ＶＰＩの値により作成される線形空間である
ＶＰ空間に、ＶＣ交換に用いる領域の終わりを示す境界
値（以下、ＶＰＩ境界値という）Ａを定義する。ＶＰ交
換とＶＣ交換の分離は、ＶＰＩ境界値を用いて以下の様
に行う。 入力セルのＶＰＩ値＞Ａ：ＶＰ交換 入力セルのＶＰＩ値≦Ａ：ＶＣ交換 (1) 次に、ＶＣＩの値により作成される線形空間であるＶＣ
空間に有効ビット数Ｂを定義し、図４に示すようにＶＣ
交換時のｐｈｉ−ＶＣＩを、ＶＣＩの下位Ｂビットをｐ
ｈｉ−ＶＣＩの下位Ｂビットとし、ｐｈｉ−ＶＣＩの上
位の余った位置にはＶＰＩの下位ビットから順に埋める
ことにより得る。なお、図４においてはｐｈｉ−ＶＣＩ
の長さを１２ビットとしている。
テーブルにアクセスするキーとなる入側物理ＶＣＩ（ｐ
ｈｉ−ＶＣＩ）を作成するアルゴリズムについて述べ
る。まず、ＶＰＩの値により作成される線形空間である
ＶＰ空間に、ＶＣ交換に用いる領域の終わりを示す境界
値（以下、ＶＰＩ境界値という）Ａを定義する。ＶＰ交
換とＶＣ交換の分離は、ＶＰＩ境界値を用いて以下の様
に行う。 入力セルのＶＰＩ値＞Ａ：ＶＰ交換 入力セルのＶＰＩ値≦Ａ：ＶＣ交換 (1) 次に、ＶＣＩの値により作成される線形空間であるＶＣ
空間に有効ビット数Ｂを定義し、図４に示すようにＶＣ
交換時のｐｈｉ−ＶＣＩを、ＶＣＩの下位Ｂビットをｐ
ｈｉ−ＶＣＩの下位Ｂビットとし、ｐｈｉ−ＶＣＩの上
位の余った位置にはＶＰＩの下位ビットから順に埋める
ことにより得る。なお、図４においてはｐｈｉ−ＶＣＩ
の長さを１２ビットとしている。
【００２７】一方、ＶＰ交換時のｐｈｉ−ＶＣＩは、ｐ
ｈｉ−ＶＣＩの値により作成される線形空間であるｐｈ
ｉ−ＶＣＩ空間に、物理ＶＣＩベース値ＰＢを定義し、
以下の様に得る。なお、ＰＢの値の計算方法は後述す
る。 ｐｈｉ−ＶＣＩ（ＶＰ交換）＝（入力セルのＶＰＩ値）＋ＰＢ (2) このアルゴリズムをハードウェアで実現する場合、図５
にｐｈｉ−ＶＣＩ計算部の構成を示すように、ＶＰＩ境
界値Ａ、有効ビット数Ｂ、物理ＶＣＩベース値ＰＢは、
それぞれ予め本実施例に係るセル処理装置を制御するマ
イクロプロセッサから、レジスタ９１，９２，９３に初
期設定される。比較器９４により式(1)に示したＶＰ交
換にするかＶＣ交換にするかの判断を行って、セレクタ
９５を制御する。そして、セレクタ９５においてＶＰ交
換時には加算器９６で得られた式(2) のｐｈｉ−ＶＣＩ
を選択し、ＶＣ交換時にはバレルシフタ９７およびセレ
クタ９８を用いて図５のようにして得られたｐｈｉ−Ｖ
ＣＩを選択してｐｈｉ−ＶＣＩ出力を得る。
ｈｉ−ＶＣＩの値により作成される線形空間であるｐｈ
ｉ−ＶＣＩ空間に、物理ＶＣＩベース値ＰＢを定義し、
以下の様に得る。なお、ＰＢの値の計算方法は後述す
る。 ｐｈｉ−ＶＣＩ（ＶＰ交換）＝（入力セルのＶＰＩ値）＋ＰＢ (2) このアルゴリズムをハードウェアで実現する場合、図５
にｐｈｉ−ＶＣＩ計算部の構成を示すように、ＶＰＩ境
界値Ａ、有効ビット数Ｂ、物理ＶＣＩベース値ＰＢは、
それぞれ予め本実施例に係るセル処理装置を制御するマ
イクロプロセッサから、レジスタ９１，９２，９３に初
期設定される。比較器９４により式(1)に示したＶＰ交
換にするかＶＣ交換にするかの判断を行って、セレクタ
９５を制御する。そして、セレクタ９５においてＶＰ交
換時には加算器９６で得られた式(2) のｐｈｉ−ＶＣＩ
を選択し、ＶＣ交換時にはバレルシフタ９７およびセレ
クタ９８を用いて図５のようにして得られたｐｈｉ−Ｖ
ＣＩを選択してｐｈｉ−ＶＣＩ出力を得る。
【００２８】このアルゴリズムは連想処理を含まないの
で、図５に示すように連想メモリを使用することなくｐ
ｈｉ−ＶＣＩ計算部を構成する事ができ、経済的である
と共に、より高速動作が可能となる。すなわち、特開平
４−１００４５１号で開示したセル処理装置のルーティ
ングタグ付加部に付属するｐｈｉ−ＶＣＩ計算部（特開
平４−１００４５１号では、ｐｈｉ−ＶＣＩ計算部をＬ
ＰＴと称し、論理ＶＣＩから物理ＶＣＩへの変換を行っ
ている）では、その第８図に変換アルゴリズムが示さ
れ、またその第９図にＬＰＴの構成が示されているよう
に、ルーティングタグ付加部から渡された論理ＶＣＩの
一部のビット（例えば６ビット）をそのまま例えば１２
ビットの物理ＶＣＩのうちの下位６ビットとし、論理Ｖ
ＣＩの他のビット（例えば２２ビット）を連想キーとし
て連想メモリ（例えば６４個のＣＡＭワード）にアクセ
スすることで、物理ＶＣＩの上位６ビットを連想データ
として得ている。この場合に必要な連想メモリは（６＋
２２）ビット×６４ワード構成であるため、かなり大規
模なものとなり、また連想メモリのアクセスタイムを考
慮すると高速動作の点でも不利となる。これに対して、
本実施例に示した上述のアルゴリズムによれば、このよ
うな大容量の連想メモリを必要としないより実現容易な
ｐｈｉ−ＶＣＩ計算部によって入側物理ＶＣＩ（ｐｈｉ
−ＶＣＩ）を作 成することができ、高速動作の点でも有
利となる。
で、図５に示すように連想メモリを使用することなくｐ
ｈｉ−ＶＣＩ計算部を構成する事ができ、経済的である
と共に、より高速動作が可能となる。すなわち、特開平
４−１００４５１号で開示したセル処理装置のルーティ
ングタグ付加部に付属するｐｈｉ−ＶＣＩ計算部（特開
平４−１００４５１号では、ｐｈｉ−ＶＣＩ計算部をＬ
ＰＴと称し、論理ＶＣＩから物理ＶＣＩへの変換を行っ
ている）では、その第８図に変換アルゴリズムが示さ
れ、またその第９図にＬＰＴの構成が示されているよう
に、ルーティングタグ付加部から渡された論理ＶＣＩの
一部のビット（例えば６ビット）をそのまま例えば１２
ビットの物理ＶＣＩのうちの下位６ビットとし、論理Ｖ
ＣＩの他のビット（例えば２２ビット）を連想キーとし
て連想メモリ（例えば６４個のＣＡＭワード）にアクセ
スすることで、物理ＶＣＩの上位６ビットを連想データ
として得ている。この場合に必要な連想メモリは（６＋
２２）ビット×６４ワード構成であるため、かなり大規
模なものとなり、また連想メモリのアクセスタイムを考
慮すると高速動作の点でも不利となる。これに対して、
本実施例に示した上述のアルゴリズムによれば、このよ
うな大容量の連想メモリを必要としないより実現容易な
ｐｈｉ−ＶＣＩ計算部によって入側物理ＶＣＩ（ｐｈｉ
−ＶＣＩ）を作 成することができ、高速動作の点でも有
利となる。
【００２９】このアルゴリズムによるＶＰＩ空間／ＶＣ
Ｉ空間からｐｈｉ−ＶＣＩ空間へのマッピングの様子を
図６に示す。図６に示すように、ＶＰＩ境界値をＡ、有
効ビット数をＢとして、物理ＶＣＩベース値ＰＢを ＰＢ＝（Ａ＋１）×（２B −１） (3) とすると、ＶＣ交換用に使用したｐｈｉ−ＶＣＩ値の最
大値の次の値から順にＶＰ交換用に使用できる事にな
り、ｐｈｉ−ＶＣＩ空間のロスを無くすことができる。
Ｉ空間からｐｈｉ−ＶＣＩ空間へのマッピングの様子を
図６に示す。図６に示すように、ＶＰＩ境界値をＡ、有
効ビット数をＢとして、物理ＶＣＩベース値ＰＢを ＰＢ＝（Ａ＋１）×（２B −１） (3) とすると、ＶＣ交換用に使用したｐｈｉ−ＶＣＩ値の最
大値の次の値から順にＶＰ交換用に使用できる事にな
り、ｐｈｉ−ＶＣＩ空間のロスを無くすことができる。
【００３０】ここで、ＶＰ設定時に対向側のシステムに
おいて、ＶＰＩに対してネゴシエーションをとる必要が
生じる事に注意が必要である。これは、前述のｐｈｉ−
ＶＣＩ作成アルゴリズムによると、ＶＣ交換を受けるコ
ネクションのＶＰＩと、ＶＰ交換を受けるＶＰＩとで
は、その領域が明確に分離されている事から生じる。
おいて、ＶＰＩに対してネゴシエーションをとる必要が
生じる事に注意が必要である。これは、前述のｐｈｉ−
ＶＣＩ作成アルゴリズムによると、ＶＣ交換を受けるコ
ネクションのＶＰＩと、ＶＰ交換を受けるＶＰＩとで
は、その領域が明確に分離されている事から生じる。
【００３１】さらに、特開平４−１００４５１号におい
て開示したセル処理装置の一構成法によると、セル処理
装置を制御するプロセッサにＯＡＭセルを分岐する機能
において、分岐するか否かを決定する際にセル処理機能
の種別と、ＯＡＭセルの種別によって決める方法を開示
しているが、本実施例によるセル処理装置では、ＶＰ交
換とＶＣ交換が混在するので、特開平４−１００４５１
号に述べた方法は使用できない。この方法の代わりに、
例えばＯＡＭセルを分岐するか否かを決めるためには、
以下の様にすれば良い。
て開示したセル処理装置の一構成法によると、セル処理
装置を制御するプロセッサにＯＡＭセルを分岐する機能
において、分岐するか否かを決定する際にセル処理機能
の種別と、ＯＡＭセルの種別によって決める方法を開示
しているが、本実施例によるセル処理装置では、ＶＰ交
換とＶＣ交換が混在するので、特開平４−１００４５１
号に述べた方法は使用できない。この方法の代わりに、
例えばＯＡＭセルを分岐するか否かを決めるためには、
以下の様にすれば良い。
【００３２】インタフェース点からのセルについては、
それぞれのｐｈｉ−ＶＣＩの値で、セル種別毎に分岐す
るか否かを決めるテーブルを持ち、前述のｐｈｉ−ＶＣ
Ｉ計算アルゴリズムにて入力されたセル毎にｐｈｉ−Ｖ
ＣＩの値を計算し、当該テーブルに該ｐｈｉ−ＶＣＩの
値をキーとしてアクセスし、該テーブルから得られた情
報により分岐するか否かを決定することが考えられる。
それぞれのｐｈｉ−ＶＣＩの値で、セル種別毎に分岐す
るか否かを決めるテーブルを持ち、前述のｐｈｉ−ＶＣ
Ｉ計算アルゴリズムにて入力されたセル毎にｐｈｉ−Ｖ
ＣＩの値を計算し、当該テーブルに該ｐｈｉ−ＶＣＩの
値をキーとしてアクセスし、該テーブルから得られた情
報により分岐するか否かを決定することが考えられる。
【００３３】一方、インタフェース点へ出力されるセル
については、ｐｈｏ−ＶＣＩのそれぞれの値で、セル種
別毎に分岐するか否かを決めるテーブルを持ち、セルを
受け取ると同時に、ルーティングタグ削除部からインタ
フェースへ出力されたセルが保持していたｐｈｏ−ＶＣ
Ｉを受け取って、当該テーブルをアクセスし、該テーブ
ルから得られた情報により分岐するか否かを決定する事
が考えられる。
については、ｐｈｏ−ＶＣＩのそれぞれの値で、セル種
別毎に分岐するか否かを決めるテーブルを持ち、セルを
受け取ると同時に、ルーティングタグ削除部からインタ
フェースへ出力されたセルが保持していたｐｈｏ−ＶＣ
Ｉを受け取って、当該テーブルをアクセスし、該テーブ
ルから得られた情報により分岐するか否かを決定する事
が考えられる。
【００３４】なお、本実施例ではＣＣＩＴＴ標準に従っ
て、ｐｈｉ−ＶＣＩの値の小さい方をＶＣ交換に、大き
い方をＶＰ交換にそれぞれ割り当てたが、小さい方をＶ
Ｐ交換に、大きい方をＶＣ交換にそれぞれ割り当てても
良い。
て、ｐｈｉ−ＶＣＩの値の小さい方をＶＣ交換に、大き
い方をＶＰ交換にそれぞれ割り当てたが、小さい方をＶ
Ｐ交換に、大きい方をＶＣ交換にそれぞれ割り当てても
良い。
【００３５】さらに、本実施例では新規ＶＰＩ／ＶＣＩ
テーブルに交換種別フラグを設けたが、ルーティングタ
グテーブルに交換種別フラグを設け、当該フラグを内部
セルに付けて転送し、ルーティングタグ削除部で内部セ
ルを参照してＶＰＩ／ＶＣＩフィールドの書き換え位置
を決定するようにしても良い。
テーブルに交換種別フラグを設けたが、ルーティングタ
グテーブルに交換種別フラグを設け、当該フラグを内部
セルに付けて転送し、ルーティングタグ削除部で内部セ
ルを参照してＶＰＩ／ＶＣＩフィールドの書き換え位置
を決定するようにしても良い。
【００３６】本発明は、上述したＶＰＩ／ＶＣＩ圧縮ア
ルゴリズムを特開平４−１００４５１号に開示されたセ
ル処理装置のようなルーティングタグ付加部でＶＰＩ／
ＶＣＩ書き換えまで行うタイプのセル処理装置にも適用
できる。
ルゴリズムを特開平４−１００４５１号に開示されたセ
ル処理装置のようなルーティングタグ付加部でＶＰＩ／
ＶＣＩ書き換えまで行うタイプのセル処理装置にも適用
できる。
【００３７】図７および図８は、このようなセル処理装
置の実施例であり、図２および図３と同様に、入力側セ
ルから内部セルへの変換および内部セルから出力セルへ
の交換を模式的に示している。図７および図８におい
て、１０はセルスイッチ、２１，２２はルーティングタ
グテーブル（ＲＴＴ）、３１，３２はルーティングタグ
付加部（ＲＴＡ）、５１，５２はルーティングタグ削除
部部（ＲＴＤ）、６１〜６６は入力セル、７１〜７６は
内部セル、８１〜８６は出力セルである。
置の実施例であり、図２および図３と同様に、入力側セ
ルから内部セルへの変換および内部セルから出力セルへ
の交換を模式的に示している。図７および図８におい
て、１０はセルスイッチ、２１，２２はルーティングタ
グテーブル（ＲＴＴ）、３１，３２はルーティングタグ
付加部（ＲＴＡ）、５１，５２はルーティングタグ削除
部部（ＲＴＤ）、６１〜６６は入力セル、７１〜７６は
内部セル、８１〜８６は出力セルである。
【００３８】本実施例においては、ルーティングタグ付
加部３１，３２において直接ＶＰＩ／ＶＣＩ変換まで行
う。また、本実施例においても、ＶＣ交換（入力セル６
１、内部セル７１、出力セル８１のシーケンス）、ＶＰ
交換（入力セル６５、内部セル７５、出力セル８５のシ
ーケンス）、ＶＰ分離（入力セル６２／６３、内部セル
７２／７３、出力セル８２／８６のシーケンス）、ＶＣ
多重（入力セル６４／６６、内部セル７４／７６、出力
セル８３／８４のシーケンス）など、種々の処理を同時
にサポートすることが可能である。
加部３１，３２において直接ＶＰＩ／ＶＣＩ変換まで行
う。また、本実施例においても、ＶＣ交換（入力セル６
１、内部セル７１、出力セル８１のシーケンス）、ＶＰ
交換（入力セル６５、内部セル７５、出力セル８５のシ
ーケンス）、ＶＰ分離（入力セル６２／６３、内部セル
７２／７３、出力セル８２／８６のシーケンス）、ＶＣ
多重（入力セル６４／６６、内部セル７４／７６、出力
セル８３／８４のシーケンス）など、種々の処理を同時
にサポートすることが可能である。
【００３９】
【発明の効果】以上述べたように、本発明によれば新規
ＶＰＩ／ＶＣＩテーブルの各エントリに交換種別フラグ
を設けたことにより、コネクション毎にＶＰＩのみ書き
換えるか、ＶＰＩとＶＣＩを書き換えるのか区別する事
ができ、もって同一インタフェース点上でＶＰ交換を受
けるコネクションとＶＣ交換を受けるコネクションとを
混在させる事が可能になる。さらに、連想メモリを用い
ないアルゴリズムにて入側物理ＶＣＩを計算するため、
ルーティングタグテーブルに対するアクセス部分のハー
ド量を削減し、もってコストを削減し、かつ高速動作に
より適したセル処理装置を実現することができる。
ＶＰＩ／ＶＣＩテーブルの各エントリに交換種別フラグ
を設けたことにより、コネクション毎にＶＰＩのみ書き
換えるか、ＶＰＩとＶＣＩを書き換えるのか区別する事
ができ、もって同一インタフェース点上でＶＰ交換を受
けるコネクションとＶＣ交換を受けるコネクションとを
混在させる事が可能になる。さらに、連想メモリを用い
ないアルゴリズムにて入側物理ＶＣＩを計算するため、
ルーティングタグテーブルに対するアクセス部分のハー
ド量を削減し、もってコストを削減し、かつ高速動作に
より適したセル処理装置を実現することができる。
【図１】本発明の一実施例に係るＡＴＭ交換装置におけ
るセル処理装置の概略構成図
るセル処理装置の概略構成図
【図２】本発明の一実施例におけるルーティングタグ付
加シーケンスを示す図
加シーケンスを示す図
【図３】同実施例におけるルーティングタグ削除シーケ
ンスを示す図
ンスを示す図
【図４】同実施例におけるＶＣ交換時の入側物理ＶＣＩ
作成方法を説明するための図
作成方法を説明するための図
【図５】同実施例における入側物理ＶＣＩ計算部の構成
例を示すブロック図
例を示すブロック図
【図６】同実施例におけるＶＰＩ／ＶＣＩ空間の入側物
理ＶＣＩ空間へのマッピングを説明するための図
理ＶＣＩ空間へのマッピングを説明するための図
【図７】本発明の一実施例におけるルーティングタグ付
加シーケンスを示す図
加シーケンスを示す図
【図８】同実施例におけるルーティングタグ削除シーケ
ンスを示す図
ンスを示す図
１０…セルスイッチ ２１，２２…ルーティングタグテーブル ３１，３２…ルーティングタグ付加部 ４１，４２…新規ＶＰＩ／ＶＣＩテーブル ５１，５２…ルーティングタグ削除部 ６１〜６８…入力セル ７１〜７８…内部セル ８１〜９０…出力セル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 正畑 康郎 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 熊木 良成 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 津田 悦幸 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 下條 義満 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 鎌形 映二 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 神竹 孝至 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (72)発明者 松澤 茂雄 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (56)参考文献 特開 平５−175983（ＪＰ，Ａ) 特開 平４−157845（ＪＰ，Ａ) 特開 平４−196846（ＪＰ，Ａ)
Claims (2)
- 【請求項１】外部装置との第１のインタフェース点から
の入力セルをセルスイッチ内での内部セルに変換し、該
セルスイッチから受け取る内部セルを外部装置との第２
のインタフェース点への出力セルに変換するセル処理手
段を備えたＡＴＭ交換装置において、 前記セル処理手段は、 (a) コネクション毎に割り当てられた記憶領域を持ち、
該記憶領域に、少なくとも該コネクションに属する入力
セルを転送すべき前記セルスイッチの出力ポートを指示
するルーティングタグと、該コネクションの該出力ポー
トでのコネクション識別子である出側物理バーチャルチ
ャネル識別子とを記憶する第１の記憶手段と、 (b) 前記入力セルのバーチャルパス識別子／バーチャル
チャネル識別子を所定のアルゴリズムで処理した入側物
理バーチャルチャネル識別子に基づいて前記第１の記憶
手段にアクセスし、該第１の記憶手段から読み出される
前記ルーティングタグおよび前記出側物理バーチャルチ
ャネル識別子を前記入力セルに付加して該入力セルを前
記内部セルに変換する第１の変換手段と、 (c) 前記コネクション毎に割り当てられた記憶領域を持
ち、該記憶領域に、少なくとも該コネクションがバーチ
ャルパス交換を受けるかバーチャルチャネル交換を受け
るかを示す交換種別フラグと、該コネクションに属する
前記出力セルのインタフェース点上でのバーチャルパス
識別子／バーチャルチャネル識別子とを記憶する第２の
記憶手段と、 (d) 前記セルスイッチから与えられた内部セルに含まれ
る前記出側物理バーチャルチャネル識別子に基づいて前
記第２の記憶手段にアクセスし、該第２の記憶手段から
読み出される前記交換種別フラグにより前記内部セルが
バーチャルパス交換を受ける事が示されたならば該第２
の記憶手段から読み出されるバーチャルパス識別子を該
内部セルのバーチャルパス識別子領域に上書きし、バー
チャルチャネル交換を受ける事が示されたならば前記第
２の記憶手段から読み出されるバーチャルパス識別子お
よびバーチャルチャネル識別子をそれぞれ該内部セルの
バーチャルパス識別子フィールドとバーチャルチャネル
識別子フィールドに上書きすると共に、該内部セル中の
前記ルーティングタグおよび前記出側物理バーチャルチ
ャネル識別子を削除して該内部セルを前記出力セルに変
換する第２の変換手段とを備えることを特徴とするＡＴ
Ｍ交換装置。 - 【請求項２】前記アルゴリズムは、前記入力セルの持つ
バーチャルパス識別子が予め定められた境界値より小さ
いか等しい場合にバーチャルチャネル交換、該境界値よ
り大きい場合にバーチャルパス交換とそれぞれ判断し、
バーチャルチャネル交換時には前記入力セルのバーチャ
ルチャネル識別子の下位から順に予め定められた有効ビ
ット数のビットを取り出し、残ったビットは前記入力セ
ルのバーチャルパス識別子の下位から順に取り出すこと
によって前記入側物理バーチャルチャネル識別子を作成
し、バーチャルパス交換時には前記入力セルのバーチャ
ルパス識別子値に前記境界値および有効ビット数に基づ
いて求められた物理バーチャルチャネル識別子のベース
値を加えることによって前記入側物理バーチャルチャネ
ル識別子を作成するものであることを特徴とする請求項
１記載のＡＴＭ交換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34729892A JP2519862B2 (ja) | 1992-12-25 | 1992-12-25 | Ａｔｍ交換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34729892A JP2519862B2 (ja) | 1992-12-25 | 1992-12-25 | Ａｔｍ交換装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7125070A Division JP2829255B2 (ja) | 1995-05-24 | 1995-05-24 | Ａｔｍ交換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06197122A JPH06197122A (ja) | 1994-07-15 |
| JP2519862B2 true JP2519862B2 (ja) | 1996-07-31 |
Family
ID=18389269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34729892A Expired - Fee Related JP2519862B2 (ja) | 1992-12-25 | 1992-12-25 | Ａｔｍ交換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2519862B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3606941B2 (ja) * | 1995-03-23 | 2005-01-05 | 株式会社東芝 | フロー制御装置及びフロー制御方法 |
| DE19726003A1 (de) * | 1997-06-19 | 1998-12-24 | Alsthom Cge Alcatel | Verfahren zum Übermitteln verschlüsselter Signale, sowie Sendeeinrichtung und Empfangseinrichtung dafür |
| KR20020011513A (ko) * | 2000-08-02 | 2002-02-09 | 서평원 | 스위칭 자원의 제한적인 사용을 제거한 에이티엠 스위칭시스템 및 그 데이터 처리방법 |
-
1992
- 1992-12-25 JP JP34729892A patent/JP2519862B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06197122A (ja) | 1994-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5774675A (en) | Header converting method | |
| EP0914749B1 (en) | Method and apparatus for reassembly of data packets into messages in an asynchronous transfer mode communications system | |
| CA2159459C (en) | Method and system for managing memory in a high speed network | |
| US6147999A (en) | ATM switch capable of routing IP packet | |
| EP0482773B1 (en) | Communication control system using an asynchronous transfer mode network | |
| US5394393A (en) | Method for the routing of a packet of data in a digital transmission network | |
| US6044079A (en) | Statistical packet discard | |
| JP3035868B2 (ja) | Ａｔｍ交換のための方法および装置 | |
| JPH10224379A (ja) | Ａｔｍ再構成コントローラおよび再構成方法 | |
| US6788684B2 (en) | Cell bridge apparatus and cell bridging method as well as information transmission system having cell bridge apparatus | |
| US5521917A (en) | Asynchronous transfer mode switching system capable of reducing capacity of management table | |
| US5666361A (en) | ATM cell forwarding and label swapping method and apparatus | |
| EP0770315B1 (en) | Communications system | |
| JP2519862B2 (ja) | Ａｔｍ交換装置 | |
| JPH09205435A (ja) | 識別子変換装置 | |
| Kumar et al. | A shared-buffer direct-access (SBDA) switch architecture for ATM-based networks | |
| JP3072443B2 (ja) | Ａｔｍ交換におけるヘッダの変換方式 | |
| US6219351B1 (en) | Implementation of buffering in a packet-switched telecommunications network | |
| US5802049A (en) | Method of selecting route in cell switch | |
| US6980557B1 (en) | Communications system with communication terminals which are connected to a switching system via a packet-oriented communication network | |
| JP2829255B2 (ja) | Ａｔｍ交換装置 | |
| KR0134287B1 (ko) | 가상 채널 식별 번호와 가상 경로 식별 번호를 해석하는 장치 | |
| KR950010925B1 (ko) | 비동기 전달모드(atm) 교환기의 헤더변환테이블 최소화 방법 및 장치 | |
| JPH0927815A (ja) | ヘッダ変換方式 | |
| JP2001086124A (ja) | 待ち行列内で待っているａｔｍセルを選択する方法および回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |