JP2513733B2 - 加速電源装置の制御回路 - Google Patents
加速電源装置の制御回路Info
- Publication number
- JP2513733B2 JP2513733B2 JP62273857A JP27385787A JP2513733B2 JP 2513733 B2 JP2513733 B2 JP 2513733B2 JP 62273857 A JP62273857 A JP 62273857A JP 27385787 A JP27385787 A JP 27385787A JP 2513733 B2 JP2513733 B2 JP 2513733B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control circuit
- power supply
- load
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Particle Accelerators (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は核融合装置の中性粒子入射装置などに用いら
れる加速電源装置の制御回路に関するものである。
れる加速電源装置の制御回路に関するものである。
（従来能技術） 中性粒子入射装置用加速電源装置は、プラズマ化され
た気体中のイオンを加速し、途中でこれを中性化したも
のを他のプラズマ等に入射するためのイオン加速用の高
電圧直流電源装置である。
た気体中のイオンを加速し、途中でこれを中性化したも
のを他のプラズマ等に入射するためのイオン加速用の高
電圧直流電源装置である。
負荷であるイオン源はしばしば短絡状態となることが
あり、加速電源装置は短絡を検出して高速にしゃ断する
機能を有することが必要となる。
あり、加速電源装置は短絡を検出して高速にしゃ断する
機能を有することが必要となる。
従来の加速電源装置の主回路は、第４図に示すような
構成となっている。
構成となっている。
図４において、11はサイリスタスイッチ、12は変圧
器、13は整流器、14は平滑用コンデンサ、17は分圧器、
19は出力電圧の設定器である。直流電源と負荷18との間
に設けられた電圧制御回路30は、直列接続される複数の
第１の半導体スイッチ（例えばゲートターンオフサイリ
スタ）311,312,……31nと、この各半導体スイッチ311,3
12,…31nにそれぞれ並列接続される電圧分担素子（非線
型抵抗器）321,322,…32nからなり、前記第１の半導体
スイッチ311,312,…31nを制御回路40によりオン・オフ
制御することで負荷18の電圧を制御する。
器、13は整流器、14は平滑用コンデンサ、17は分圧器、
19は出力電圧の設定器である。直流電源と負荷18との間
に設けられた電圧制御回路30は、直列接続される複数の
第１の半導体スイッチ（例えばゲートターンオフサイリ
スタ）311,312,……31nと、この各半導体スイッチ311,3
12,…31nにそれぞれ並列接続される電圧分担素子（非線
型抵抗器）321,322,…32nからなり、前記第１の半導体
スイッチ311,312,…31nを制御回路40によりオン・オフ
制御することで負荷18の電圧を制御する。
サイリスタスイッチ11は負荷18に印加する電圧を定常
時一定に保つように設定されている。又電圧制御回路30
に直列接続される第２の半導体スイッチ（例えばゲート
ターンオフサイリスタ）50は負荷電流をしゃ断する機能
を有する。
時一定に保つように設定されている。又電圧制御回路30
に直列接続される第２の半導体スイッチ（例えばゲート
ターンオフサイリスタ）50は負荷電流をしゃ断する機能
を有する。
第２の半導体スイッチ50に直列接続させるリアクトル
60は、負荷18で短絡事故等が発生した場合の過電流を抑
制するもので、リアクトル60と並列に接続されるダイオ
ード61は負荷電流しゃ断時にリアクトルに流れていた電
流を環流させ、過電圧の発生を防止するためのものであ
る。
60は、負荷18で短絡事故等が発生した場合の過電流を抑
制するもので、リアクトル60と並列に接続されるダイオ
ード61は負荷電流しゃ断時にリアクトルに流れていた電
流を環流させ、過電圧の発生を防止するためのものであ
る。
（発明が解決しようとする問題点） 今、電圧制御回路30をオン・オフ制御する制御回路40
について説明すると出力電圧設定器19の電圧基準信号22
と出力側分圧器17の出力電圧信号23が高い場合、電圧制
御回路30内の半導体スイッチをオフし、電圧分担素子が
分担する電圧だけ低下させ、負荷18に必要な電圧を印加
するような制御を行っているが、下記のような問題点が
あった。
について説明すると出力電圧設定器19の電圧基準信号22
と出力側分圧器17の出力電圧信号23が高い場合、電圧制
御回路30内の半導体スイッチをオフし、電圧分担素子が
分担する電圧だけ低下させ、負荷18に必要な電圧を印加
するような制御を行っているが、下記のような問題点が
あった。
（１）基準電圧信号22と出力電圧信号23とを比較してい
るため、運転初期時全ての電圧制御回路30の半導体スイ
ッチがオンとなり、過渡的に基準信号設定値より高い電
圧が出力され、負荷18に悪影響を与えることがある。
るため、運転初期時全ての電圧制御回路30の半導体スイ
ッチがオンとなり、過渡的に基準信号設定値より高い電
圧が出力され、負荷18に悪影響を与えることがある。
（２）出力電圧信号23により制御しているため、過渡時
の応答性が悪い。
の応答性が悪い。
本発明の目的は、以上の点に鑑みなされたもので、負
荷への悪影響、制御性能の改善を図った加速電源装置の
制御回路を提供することにある。
荷への悪影響、制御性能の改善を図った加速電源装置の
制御回路を提供することにある。
［発明の構成］ （問題点を解決するための手段） 本発明は、この目的を達成するために、直流電源と負
荷との間に設けられ、前記負荷に加わる電圧を制御する
ための直列接続された複数の第１半導体スイッチと該半
導体スイッチにそれぞれ並列接続される非線型抵抗器か
らなる電圧分担素子とで構成された電圧制御回路を具備
した加速電源装置において、前記第１半導体スイッチの
入力側電圧と基準電圧を比較し、その偏差に応じて前記
第１半導体スイッチを駆動する回路と、運転指令信号が
与えられてから一定時間経過後に前記第１半導体スイッ
チにオン信号を与える回路を具備する構成とする。
荷との間に設けられ、前記負荷に加わる電圧を制御する
ための直列接続された複数の第１半導体スイッチと該半
導体スイッチにそれぞれ並列接続される非線型抵抗器か
らなる電圧分担素子とで構成された電圧制御回路を具備
した加速電源装置において、前記第１半導体スイッチの
入力側電圧と基準電圧を比較し、その偏差に応じて前記
第１半導体スイッチを駆動する回路と、運転指令信号が
与えられてから一定時間経過後に前記第１半導体スイッ
チにオン信号を与える回路を具備する構成とする。
（作用） この構成によれば、半導体スイッチの入力側電圧と基
準電圧とを比較することで、過渡的に高い電圧が負荷に
印加することなく、また電圧制御の応答を速くできるの
で、負荷への悪影響、制御性能の改善を図ることができ
る。さらに、運転信号により一定時間経過後オン信号が
発生するので、電圧誤差増幅器や分圧器等の誤差により
電圧分担素子に長時間電圧が印加されるようなことはな
い。
準電圧とを比較することで、過渡的に高い電圧が負荷に
印加することなく、また電圧制御の応答を速くできるの
で、負荷への悪影響、制御性能の改善を図ることができ
る。さらに、運転信号により一定時間経過後オン信号が
発生するので、電圧誤差増幅器や分圧器等の誤差により
電圧分担素子に長時間電圧が印加されるようなことはな
い。
（実施例） 以下、本発明の実施例を図面を参照して説明する。
第１図は本発明による制御回路が適用される加速電源
装置の回路構成を示すもので、第４図と同一部分には同
一符号を付して示す。
装置の回路構成を示すもので、第４図と同一部分には同
一符号を付して示す。
第１図において、11はサイリスタスイッチ、12は変圧
器、13は整流器、14は平滑用コンデンサ、30は電圧制御
回路、50は第２の半導体スイッチ、60はリアクトル、61
は負荷電流しゃ断時リアクトルに流れている電流を還流
させるダイオード、18は負荷、19は出力電圧設定器、40
は電圧制御回路30の制御回路である。
器、13は整流器、14は平滑用コンデンサ、30は電圧制御
回路、50は第２の半導体スイッチ、60はリアクトル、61
は負荷電流しゃ断時リアクトルに流れている電流を還流
させるダイオード、18は負荷、19は出力電圧設定器、40
は電圧制御回路30の制御回路である。
整流器13と電圧制御回路30との間に分圧器17を設け、
その電圧信号23Aを制御回路40に入力する。今、負荷18
が短絡し、第２の半導体スイッチ50がオフすると負荷電
流がしゃ断され、コンデンサ14の電圧は、変圧器12のイ
ンダクタンス等に貯えられていたエネルギーで上昇する
結果、分圧器17Aより検出される入力電圧信号23Aが電圧
設定値22より大きくなるため、制御回路40が電圧制御回
路30にオフ指令21を与える。
その電圧信号23Aを制御回路40に入力する。今、負荷18
が短絡し、第２の半導体スイッチ50がオフすると負荷電
流がしゃ断され、コンデンサ14の電圧は、変圧器12のイ
ンダクタンス等に貯えられていたエネルギーで上昇する
結果、分圧器17Aより検出される入力電圧信号23Aが電圧
設定値22より大きくなるため、制御回路40が電圧制御回
路30にオフ指令21を与える。
ここで、電圧分担素子321,322,…32nの分担電圧を1kV
程度に選び直列数ｎを20に選定すると、電圧制御回路30
の電圧制御範囲は20kVで1kVきざみ、即ち100kV級の加速
電源では１％の制御精度となる。
程度に選び直列数ｎを20に選定すると、電圧制御回路30
の電圧制御範囲は20kVで1kVきざみ、即ち100kV級の加速
電源では１％の制御精度となる。
第２図は、本発明の制御回路の一実施例を示す構成図
であり、図中19は出力電圧の設定器、22は電圧基準信
号、23Aは入力電圧信号、30は電圧制御回路で第４図に
示すものと同一機能を有するので、その説明は省略す
る。
であり、図中19は出力電圧の設定器、22は電圧基準信
号、23Aは入力電圧信号、30は電圧制御回路で第４図に
示すものと同一機能を有するので、その説明は省略す
る。
また、40は制御回路で、その構成について述べると、
401は電圧誤差増幅器、411,412,…41nは電圧比較器、42
1,422,…42nは電圧比較器411,412,…41nのそれぞれの動
作値を決める設定器である。
401は電圧誤差増幅器、411,412,…41nは電圧比較器、42
1,422,…42nは電圧比較器411,412,…41nのそれぞれの動
作値を決める設定器である。
さらに、511,512,…51nは電圧比較器411,412,…41nの
出力側に設けられたOR回路、500は運転信号、501はこの
運転信号500が入力されると一定時間経過後にオン信号5
01Aを発してOR回路511,512,…51nに入力する信号器であ
り、これらは電圧誤差増幅器及び分圧器の誤差により電
圧分担素子に長時間電圧が印加されることを防止する回
路を構成している。
出力側に設けられたOR回路、500は運転信号、501はこの
運転信号500が入力されると一定時間経過後にオン信号5
01Aを発してOR回路511,512,…51nに入力する信号器であ
り、これらは電圧誤差増幅器及び分圧器の誤差により電
圧分担素子に長時間電圧が印加されることを防止する回
路を構成している。
かかる構成において、その動作原理を説明すると、電
圧誤差増幅器401は、設定器19から送られてきた電圧基
準信号22と入力電圧信号23Aとが等しくなるように自動
制御し、電圧比較器411,412,…41nに指令値401Aを与え
る。電圧比較器411,412,…41nへは、設定器421,422,…4
2nによりそれぞれ電圧分担素子の分担電圧に相当するき
ざみで重みを付けて、動作値が与えられる。
圧誤差増幅器401は、設定器19から送られてきた電圧基
準信号22と入力電圧信号23Aとが等しくなるように自動
制御し、電圧比較器411,412,…41nに指令値401Aを与え
る。電圧比較器411,412,…41nへは、設定器421,422,…4
2nによりそれぞれ電圧分担素子の分担電圧に相当するき
ざみで重みを付けて、動作値が与えられる。
第３図（ａ）は、指令値401Aと、半導体スイッチ311,
312,…31nのそれぞれの状態を示したものである。第３
図（ｂ）は、時刻ｔと指令値401Aの変化を示した一例で
ある。即ち、時刻ｔの経過とともに指令値401Aが小、従
って第１図に示す負荷18の印加電圧を一定にする場合を
例にとると、時刻ｔの経過とともに、指令値401Aが小に
なり時刻t1になると、電圧比較器411が半導体スイッチ3
11へオン指令を与える。
312,…31nのそれぞれの状態を示したものである。第３
図（ｂ）は、時刻ｔと指令値401Aの変化を示した一例で
ある。即ち、時刻ｔの経過とともに指令値401Aが小、従
って第１図に示す負荷18の印加電圧を一定にする場合を
例にとると、時刻ｔの経過とともに、指令値401Aが小に
なり時刻t1になると、電圧比較器411が半導体スイッチ3
11へオン指令を与える。
電圧誤差増幅器401の出力401Aが動作値x2未満であれ
ば、半導体スイッチ311がオン状態にあるだけで、他半
導体スイッチは全てオフ状態にある。
ば、半導体スイッチ311がオン状態にあるだけで、他半
導体スイッチは全てオフ状態にある。
次に指令値401Aが更に小となり、時刻t2になると電圧
比較器12は、半導体スイッチ312にオン指令を与える。
このときは半導体スイッチ311,312がオン状態、他はオ
フ状態となる。
比較器12は、半導体スイッチ312にオン指令を与える。
このときは半導体スイッチ311,312がオン状態、他はオ
フ状態となる。
このように指令値401Aの減少とともに順次半導体スイ
ッチ311,312,…31nへオン指令を与えることにより、第
１図に示す負荷18の印加電圧を一定に制御することがで
きる。
ッチ311,312,…31nへオン指令を与えることにより、第
１図に示す負荷18の印加電圧を一定に制御することがで
きる。
一方、半導体スイッチ311,312,…31nにオン信号を与
える場合、運転信号500が信号器501に与えられてから一
定時間経過後にオン信号501AをOR回路511,512,…51nを
介して半導体スイッチ311,312,…31nに与えるようにし
ているので、電圧誤差増幅器及び分圧器の誤差により電
圧分担素子に長時間電圧が印加されるようなことはな
い。
える場合、運転信号500が信号器501に与えられてから一
定時間経過後にオン信号501AをOR回路511,512,…51nを
介して半導体スイッチ311,312,…31nに与えるようにし
ているので、電圧誤差増幅器及び分圧器の誤差により電
圧分担素子に長時間電圧が印加されるようなことはな
い。
［発明の効果］ 以上述べた本発明による加速電源装置の制御回路によ
れば、半導体スイッチの入力側電圧と基準電圧を比較す
ることで、過渡的に高い電圧が負荷に印加することな
く、また電圧制御の応答を速くできるので負荷への悪影
響、制御性能の改善を図ることができる。さらに、運転
信号により一定時間経過後オン信号が発生するので、電
圧誤差増幅器や分圧器等の誤差により電圧分担素子に長
時間電圧が印加されるようなことはない。
れば、半導体スイッチの入力側電圧と基準電圧を比較す
ることで、過渡的に高い電圧が負荷に印加することな
く、また電圧制御の応答を速くできるので負荷への悪影
響、制御性能の改善を図ることができる。さらに、運転
信号により一定時間経過後オン信号が発生するので、電
圧誤差増幅器や分圧器等の誤差により電圧分担素子に長
時間電圧が印加されるようなことはない。
第１図は本発明による制御回路が適用される加速電源装
置の回路図、第２図は本発明の一実施例を示す制御回路
の構成図、第３図は同実施例の動作を説明するための
図、第４図は従来の加速電源装置の回路図である。 11……サイリスタスイッチ、12……変圧器、13……整流
器、14……コンデンサ、17……分圧器、18……負荷、30
……電圧制御回路、40……制御回路、501……信号器。
置の回路図、第２図は本発明の一実施例を示す制御回路
の構成図、第３図は同実施例の動作を説明するための
図、第４図は従来の加速電源装置の回路図である。 11……サイリスタスイッチ、12……変圧器、13……整流
器、14……コンデンサ、17……分圧器、18……負荷、30
……電圧制御回路、40……制御回路、501……信号器。
Claims (1)
- 【請求項１】直流電源と負荷との間に設けられ、前記負
荷に加わる電圧を制御するための直列接続された複数の
第１半導体スイッチと該半導体スイッチにそれぞれ並列
接続される非線型抵抗器からなる電圧分担素子とで構成
された電圧制御回路を具備した加速電源装置において、
前記第１半導体スイッチの入力側電圧と基準電圧を比較
し、その偏差に応じて前記第１半導体スイッチを駆動す
る回路と、運転指令信号が与えられてから一定時間経過
後に前記第１半導体スイッチにオン信号を与える回路を
具備することを特徴とする加速電源装置の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273857A JP2513733B2 (ja) | 1987-10-29 | 1987-10-29 | 加速電源装置の制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62273857A JP2513733B2 (ja) | 1987-10-29 | 1987-10-29 | 加速電源装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01114918A JPH01114918A (ja) | 1989-05-08 |
| JP2513733B2 true JP2513733B2 (ja) | 1996-07-03 |
Family
ID=17533521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62273857A Expired - Lifetime JP2513733B2 (ja) | 1987-10-29 | 1987-10-29 | 加速電源装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2513733B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4914877B2 (ja) * | 2008-09-17 | 2012-04-11 | 本田技研工業株式会社 | エンジンの冷却用オイル通路構造 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5790728A (en) * | 1980-11-28 | 1982-06-05 | Ricoh Co Ltd | Stabilizer of load electric power |
| JPS6070976A (ja) * | 1983-09-27 | 1985-04-22 | Toshiba Corp | 加速電源装置 |
-
1987
- 1987-10-29 JP JP62273857A patent/JP2513733B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01114918A (ja) | 1989-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4586118A (en) | Capacitor charging FET switcher with controller to adjust pulse width | |
| JPH0442908B2 (ja) | ||
| US3935528A (en) | Self-commutating inverter means | |
| EP0409384B1 (en) | Method and apparatus for achieving current balance in parallel connected switching devices | |
| US5361009A (en) | Thyristor controller | |
| US3262045A (en) | Regulated d.c. power supply | |
| JP2513733B2 (ja) | 加速電源装置の制御回路 | |
| US2986692A (en) | Electrical control systems | |
| JP2565943B2 (ja) | 加速電源装置の保護回路 | |
| EP0321798B1 (de) | Schaltungsanordnung zur Steuerung eines Leistungstriacs | |
| US3947746A (en) | Single-ended dc-to-dc converter for the pulse control of the voltage at an inductive load as well as method for its operation | |
| US4151586A (en) | Method and apparatus for shutting down an inverter | |
| US3742333A (en) | D-c voltage control with adjustable pulse width and repetition rate | |
| US3381146A (en) | Trigger pulse circuit | |
| JPS631561Y2 (ja) | ||
| SU790321A1 (ru) | Узел коммутации силового тиристора дл бесконтактных выключателей | |
| JPH02294269A (ja) | 電源装置 | |
| SU877508A1 (ru) | Регул тор мощности переменного тока | |
| SU1051671A1 (ru) | Источник посто нного напр жени | |
| JPS606599A (ja) | バツテリフオクリフト制御装置 | |
| SU951617A1 (ru) | Двухканальное устройство дл управлени двухфазным двигателем переменного тока | |
| SU635620A1 (ru) | Реле времени | |
| SU1647768A1 (ru) | Зар дно-пусковое устройство | |
| JP2000346968A (ja) | 加速電源装置 | |
| JPS6112571B2 (ja) |