JP2506133B2 - Pattern formation method - Google Patents

Pattern formation method

Info

Publication number
JP2506133B2
JP2506133B2 JP62291145A JP29114587A JP2506133B2 JP 2506133 B2 JP2506133 B2 JP 2506133B2 JP 62291145 A JP62291145 A JP 62291145A JP 29114587 A JP29114587 A JP 29114587A JP 2506133 B2 JP2506133 B2 JP 2506133B2
Authority
JP
Japan
Prior art keywords
resist film
pattern
resist
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62291145A
Other languages
Japanese (ja)
Other versions
JPH01133325A (en
Inventor
勇 小高
義昭 三村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62291145A priority Critical patent/JP2506133B2/en
Publication of JPH01133325A publication Critical patent/JPH01133325A/en
Application granted granted Critical
Publication of JP2506133B2 publication Critical patent/JP2506133B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、2層レジスト法を用いたパターン形成方法
であって、半導体や各種デバイス用基板上に微細パター
ンを高精度に形成する方法に関するものである。
The present invention relates to a pattern forming method using a two-layer resist method, which is a method for forming a fine pattern on a substrate for a semiconductor or various devices with high accuracy. It is a thing.

「従来の技術および問題点」 半導体や各種デバイス用基板上に微細パターンを高精
度に形成する方法として、従来から多層レジスト法が開
発されている。この方法は、レジスト単層膜にパターン
形成を行う場合に比べ、基板表面に残存する段差に伴う
レジスト膜厚の局所的な変動を起因とするパターン形成
特性への悪影響を取り除くことが可能であり、かつ像を
形成する最上層のレジスト膜厚をレジスト単層膜に比べ
て薄くできるため、微細パターンまで精度よく形成でき
る利点がある。
“Conventional Technology and Problems” As a method for forming a fine pattern on a substrate for semiconductors and various devices with high accuracy, a multilayer resist method has been developed. This method can eliminate the adverse effect on the pattern formation characteristics caused by the local fluctuation of the resist film thickness due to the step remaining on the substrate surface, as compared with the case where the pattern formation is performed on the resist single layer film. Moreover, since the resist film thickness of the uppermost layer for forming an image can be made thinner than that of the resist single layer film, there is an advantage that even a fine pattern can be formed with high accuracy.

しかし、その半面、工程数が複雑で、かつ特殊なレジ
スト材料が必要である、など実用上いくつかの大きな問
題点を有していた。
However, on the other hand, there are some practical problems such as complicated process steps and the need for a special resist material.

現在多層レジスト法として開発されている技術には、
3層レジスト法と2層レジスト法がある。3層レジスト
法は、中間層の形成とその中間層及び下層膜を加工する
ためのドライエッチング工程を2回行うため、プロセス
が複雑で工程数が多い、等の問題点がある。それに対し
て2層レジスト法は、3層レジスト法の工程数を半減さ
せ、より実用性のあるパターン形成法として開発された
もので、その特徴は上層レジストに酸素プラズマ耐性の
あるシリコン含有レジストを使用したものである。
The technology currently being developed as a multilayer resist method includes
There are a three-layer resist method and a two-layer resist method. The three-layer resist method has a problem that the process is complicated and the number of steps is large because the dry etching process for forming the intermediate layer and processing the intermediate layer and the lower layer film is performed twice. On the other hand, the two-layer resist method was developed as a more practical pattern forming method by halving the number of steps of the three-layer resist method. The feature is that a silicon-containing resist having oxygen plasma resistance is used as the upper layer resist. It was used.

しかし、一般にポリマの構成元素にシリコンを含有さ
せた場合には、溶媒に対する溶解性や感度、パターンの
解像度等、レジストとして必要な基本特性に影響を及ぼ
し、また実用上問題点がある。
However, in general, when silicon is contained as a constituent element of a polymer, it affects basic characteristics required as a resist such as solubility and sensitivity in a solvent and pattern resolution, and there is a practical problem.

そこで開発されたのがシリル化2層レジスト法である
(特願昭60−165041号、特願昭61−116844号)。この方
法は、感度、解像度とも優れた特性を持つ市販レジスト
をそのまま使用し、パターン形成後にシリル化処理をし
てO2RIE耐性を得ることが可能なため、光露光のみでな
く、電子ビームやX線等の露光方式にも適用できる汎用
性の高い方法である。
Therefore, a silylated two-layer resist method was developed (Japanese Patent Application Nos. 60-165041 and 61-116844). This method uses a commercially available resist that has excellent characteristics in sensitivity and resolution as it is, and it is possible to obtain O 2 RIE resistance by performing silylation treatment after pattern formation. This is a highly versatile method that can be applied to exposure methods such as X-rays.

第3図(a)〜(d)に正転写プロセスによるパター
ン形成の工程図を示す。第3図(a)に示すように、基
板3上にシリル化されないレジスト膜(例えばポリイミ
ド等)6を塗布する。次に上層レジスト膜7として電子
ビーム露光用レジスト(例えばPMMA等)を薄く塗布す
る。次に上層レジスト7を電子ビーム露光装置を使用し
て露光・現像を行って、第3図(b)で示すように、パ
ターン形成を行う。この後にハロゲン化アルキルシラン
等の有機シランを用いて遠紫外光を照射すれば、第3図
(c)で示すように、上層レジスト膜7の表層部にシリ
ル化層8が形成される。最後に基板全体を酸素ガスによ
ってドライエッチングすれば、シリル化層をマスクに下
層レジスト膜6がエッチングされ、第3図(d)のよう
にパターン形成が出来る。
3A to 3D are process diagrams of pattern formation by the normal transfer process. As shown in FIG. 3 (a), a resist film (for example, polyimide) 6 that is not silylated is applied onto the substrate 3. Then, a resist for electron beam exposure (for example, PMMA) is thinly applied as the upper layer resist film 7. Next, the upper layer resist 7 is exposed and developed using an electron beam exposure apparatus to form a pattern as shown in FIG. 3 (b). After this, by irradiation with far-ultraviolet light using an organic silane such as a halogenated alkylsilane, a silylated layer 8 is formed on the surface layer portion of the upper resist film 7, as shown in FIG. Finally, when the entire substrate is dry-etched with oxygen gas, the lower resist film 6 is etched using the silylated layer as a mask, and a pattern can be formed as shown in FIG. 3 (d).

一方、第4図(a)〜(d)に反転写プロセスのパタ
ーン形成工程図を示す。第4図(a)に示すように基板
3上にシリル化出来る下層レジスト膜(例えば200℃前
後にハードベークしたノボラック樹脂等)6を塗布す
る。次に上層レジスト膜7として電子ビーム露光用レジ
スト(例えばPMMA、FBM等)を薄く塗布する。次に露
光、現像を行えば、第4図(b)で示すようにパターン
形成が出来る。この後ハロゲン化アルキルシラン雰囲気
中でシリル化処理を行うが、ここでは上層レジスト膜7
はシリル化されず、下層レジスト膜6のみシリル化する
ような遠紫外光を用いることによって選択的にシリル化
が可能となり、第4図(c)に示すように、下層レジス
ト膜6のみにシリル化層8が形成できる。最後に基板全
体を酸素ガス中においてドライエッチングすれば、第4
図(d)に示すように、シリル化層8をマスクにシリル
化されていない上層膜7の残っている部分がエッチング
され、反転写パターンが形成できる。
On the other hand, FIGS. 4A to 4D show pattern formation process diagrams of the anti-transfer process. As shown in FIG. 4A, a lower layer resist film (for example, a novolak resin hard-baked at about 200 ° C.) 6 that can be silylated is applied onto the substrate 3. Next, a resist for electron beam exposure (for example, PMMA, FBM, etc.) is thinly applied as the upper resist film 7. Next, if exposure and development are performed, a pattern can be formed as shown in FIG. Thereafter, a silylation treatment is performed in a halogenated alkylsilane atmosphere. Here, the upper resist film 7 is used.
Can be selectively silylated by using far-ultraviolet light such that only the lower resist film 6 is silylated and the lower resist film 6 is silylated. As shown in FIG. 4C, only the lower resist film 6 is silylated. The chemical conversion layer 8 can be formed. Finally, if the entire substrate is dry-etched in oxygen gas, the fourth
As shown in FIG. 3D, the remaining portion of the unsilylated upper layer film 7 is etched by using the silylated layer 8 as a mask, and an anti-transfer pattern can be formed.

以上のように、このシリル化2層レジスト法は、上層
レジスト膜7に市販レジスト材料を用いて、下層レジス
ト材料、シリル化の際の遠紫外光源の波長を選択するこ
とによって正転写あるいは反転写パターンが容易に形成
できる技術である。
As described above, according to the silylated two-layer resist method, a commercially available resist material is used for the upper layer resist film 7, and the lower layer resist material and the wavelength of the far-ultraviolet light source at the time of silylation are selected to perform the normal transfer or the anti-transfer. This is a technology that allows easy formation of patterns.

ところで、先に出願の特願昭60−165041号、特願昭61
−116844号では、正転写パターンを形成する場合、下層
レジスト膜6としてシリル化されないポリイミド、ポリ
エチレン、ポリプロピレン、ポリ塩化ビニル等のもとも
と有機シランに不活性なポリマ材料の使用を挙げてい
る。しかし、現在のLSIプロセスにおいての適用を考え
た場合、ポリエチレン、ポリプロピレン、ポリ塩化ビニ
ル等は使用実績が全くなく、またポリイミドにおいても
近年半導体プロセスとして使われ始めた材料であるた
め、量産プロセスに適用するためには、さらに十分な検
討が必要である。
By the way, Japanese Patent Application Nos. 60-165041 and 61
In the case of forming a positive transfer pattern, Japanese Patent Laid-Open No. 116844 describes the use of a polymer material which is originally non-silylated, such as polyimide, polyethylene, polypropylene and polyvinyl chloride, which is originally inert to organosilane. However, when considering application in the current LSI process, polyethylene, polypropylene, polyvinyl chloride, etc. have no actual use record, and polyimide is a material that has recently begun to be used as a semiconductor process, so it is applied to mass production processes. In order to do so, more thorough examination is needed.

このようなことから、シリル化2層レジスト法を量産
プロセスで使用するためには、使用実績のある材料での
検討が必要であり、さらに、反転写パターンで使用する
材料と同一であることがプロセス上望まれる。この考え
方から、本願発明に先立って出願したばかりの発明(ポ
リマ膜のシリル化方法)では、VLSIの量産プロセスで使
用実績のあるホトレジストを使用して、その処理条件に
よってポリマ表面をシリル化あるいは非シリル化してい
る。しかし、この発明において、ポリマ表面が非シリル
化する条件は、温度280℃の場合、1時間程度の処理が
必要で、また温度300℃の場合、30分程度の処理を要し
ている。このような、高温処理では、VLSIのプロセス工
程において種々の問題(例えば、アルミニウムを配線に
用いた場合、高温処理するとヒロックが生じる)が起
き、実用性に乏しい。従って、もっと低温処理で非シリ
ル化できることが望まれる。
For this reason, in order to use the silylated two-layer resist method in a mass production process, it is necessary to study a material with a proven track record, and it is also the same as the material used for the anti-transfer pattern. Desired in the process. From this idea, in the invention (polymer film silylation method) just applied prior to the present invention, a photoresist that has been used in a VLSI mass production process is used, and the polymer surface is silylated or non-silvered depending on the processing conditions. It is silylated. However, in the present invention, the conditions for desilylation of the polymer surface are such that a treatment of about 1 hour is required at a temperature of 280 ° C. and a treatment of about 30 minutes is required at a temperature of 300 ° C. Such a high temperature treatment causes various problems in the VLSI process steps (for example, when aluminum is used for the wiring, hillocks are generated when the high temperature treatment is performed), and it is not practical. Therefore, it is desired to be able to desilylate at a lower temperature.

「問題点を解決するための手段」 本発明は、上記事情に鑑みてなされたもので、2層レ
ジスト法を用いたパターン形成方法において、基板上に
ノボラック樹脂を主成分とする下層レジスト膜を形成す
る工程と、前記基板を180℃以上250℃以下で加熱しなが
ら前記下層レジスト膜の全面に紫外線を照射して該下層
レジスト膜の表面を非シリル化する工程と、有機シラン
に晒すとともに紫外線照射を行なうことにより表面がシ
リル化する性質を有する上層レジスト膜を前記下層レジ
スト膜の上に形成する工程と、前記上層レジスト膜に所
望のパターンを形成する工程と、前記下層レジスト膜お
よびパターン化した前記上層レジスト膜を有機シランに
晒すとともに紫外線照射を行なうことにより上層レジス
ト膜のみを選択的にシリル化する工程と、該工程が完了
した基板に対し酸素プラズマによるエッチングを施すこ
とにより前記上層レジスト膜のパターンを前記下層レジ
スト膜に転写する工程、を順次行なうことを特徴とする
ものである。
"Means for Solving Problems" The present invention has been made in view of the above circumstances, and in a pattern forming method using a two-layer resist method, a lower layer resist film containing a novolac resin as a main component is formed on a substrate. A step of forming, a step of irradiating the entire surface of the lower layer resist film with ultraviolet rays while heating the substrate at 180 ° C. or higher and 250 ° C. or lower, and desilylating the surface of the lower layer resist film; Forming an upper resist film having a property of silylating the surface by irradiation on the lower resist film; forming a desired pattern on the upper resist film; and lower resist film and patterning Exposing the upper resist film to organic silane and irradiating with ultraviolet light to selectively silylate only the upper resist film; It is characterized in that the step of transferring the pattern of the upper layer resist film to the lower layer resist film by performing etching with oxygen plasma on the substrate for which the steps have been completed is sequentially performed.

前記従来の問題点を解決するため本発明では、有機ポ
リマ材料として、VLSIのプロセスで実績のあるホトレジ
ストを使用することを前提とし、ポリマ表面を非シルル
化する処理条件として出来るだけ低温、短時間で行える
ことを特徴とするものである。したがって、従来技術と
比べ素子へのダメージを低減でき、かつ同一材料で正転
及び反転写パターンが容易に形成できる。なお、本発明
に係る光化学反応を利用したシリル化法に関しては特願
昭60−165041号、特願昭61−116844号と、本願に先立っ
て出願した発明(ポリマ膜のシリル化方法)と基本特許
は同じであるが、本原理をさらに発展させたものであ
る。
In order to solve the above conventional problems, in the present invention, as an organic polymer material, it is premised that a photoresist with a proven track record in the process of VLSI is used, and the temperature is as low as possible as a treatment condition for desilling the polymer surface, and as short as possible. It is characterized by what can be done in. Therefore, the damage to the element can be reduced as compared with the conventional technique, and the normal rotation and anti-transfer patterns can be easily formed with the same material. Regarding the silylation method utilizing the photochemical reaction according to the present invention, Japanese Patent Application No. 60-165041 and Japanese Patent Application No. 61-116844, and the invention (polymer film silylation method) filed prior to the present application The patents are the same, but are a further development of this principle.

以下に本発明をさらに詳しく説明する。本発明では下
層レジスト膜のポリマ材料として、VLSIで使用している
ポジ型のホトレジスト(MP1400−27、シプレー社製)を
使用して、表1に示すように紫外線(UV)によるキュア
条件、すなわち非シリル化の条件を変えた試料を製作し
た。試料AはUV照射を行わずに280℃、3分の熱処理の
みを行った場合である。試料Bは110℃の温度状態から5
0秒間のうちに180℃まで上昇させ、その間にUV照射を行
った場合である。試料Cは140秒間に110℃〜180℃まで
上昇させながらUV照射した場合である。試料Dは140秒
間に110℃〜250℃まで上昇させながらUV照射した場合で
ある。試料Eは110℃〜200℃まで上昇させながらUV照射
を180秒間行った場合である。
The present invention will be described in more detail below. In the present invention, as a polymer material for the lower resist film, a positive photoresist (MP1400-27, manufactured by Shipley Co.) used in VLSI is used, and as shown in Table 1, curing conditions by ultraviolet rays (UV), that is, Samples with different non-silylation conditions were prepared. Sample A is a case where only heat treatment at 280 ° C. for 3 minutes was performed without UV irradiation. Sample B is from the temperature of 110 ℃ 5
This is the case where the temperature was raised to 180 ° C in 0 second and UV irradiation was performed during that time. Sample C is the case where UV irradiation is performed while raising the temperature from 110 ° C to 180 ° C for 140 seconds. Sample D is the case where UV irradiation is performed while raising the temperature to 110 ° C to 250 ° C for 140 seconds. Sample E is a case where UV irradiation was performed for 180 seconds while increasing the temperature from 110 ° C to 200 ° C.

つぎにシリル化処理の概要を第1図を参照して説明す
る。容器1の中には有機シラン(例えば、トリメチルク
ロロシラン)液2が満たされている。また基板3上には
処理条件を変えた各種レジスト膜4が形成してある。そ
して容器1には石英ガラス5で蓋をし、その上面より遠
紫外光を照射してレジスト膜4をシリル化する。次にシ
リル化反応状態を確認するために、酸素ガスを導入した
平行平板型スパッタエッチング装置内でエッチングし、
エッチング時間に対するエッチング量を測定し、非シリ
ル化のものと比較することによって調べた。前記表1に
結果を示す。シリル化処理は、低圧水銀灯による遠紫外
光を20分間照射して行なった。トライエッチングの条件
は、酸素圧力2Pa、流量50SCCM、高周波出力100Wで行
い、エッチング時間を1分30秒と6分の時点でのエッチ
ング量を求め、非シリル化の可否の判断を行った。
Next, the outline of the silylation process will be described with reference to FIG. The container 1 is filled with an organic silane (for example, trimethylchlorosilane) liquid 2. Further, various resist films 4 with different processing conditions are formed on the substrate 3. Then, the container 1 is covered with a quartz glass 5 and far ultraviolet light is irradiated from the upper surface thereof to silylate the resist film 4. Next, in order to confirm the silylation reaction state, etching was carried out in a parallel plate type sputter etching apparatus in which oxygen gas was introduced,
The etching amount with respect to the etching time was measured and examined by comparing with the non-silylated one. The results are shown in Table 1 above. The silylation treatment was performed by irradiating deep ultraviolet light with a low pressure mercury lamp for 20 minutes. The conditions of the tri-etching were an oxygen pressure of 2 Pa, a flow rate of 50 SCCM, and a high-frequency output of 100 W, and the etching amounts at the etching times of 1 minute 30 seconds and 6 minutes were determined to determine whether or not desilylation was possible.

この結果、試料Aは、エッチング時間を長くしてもエ
ッチング量は増えず、レジスト表面がシリル化している
ことが判った。試料Bは、レジスト表面が若干シリル化
されているが、エッチング時間を長くすれば非シリル化
の場合と比べほぼ同等のエッチング量が得られる傾向に
ある。試料Cは、試料Bよりレジスト表面のシリル化程
度が低く、エッチング時間を長くして行くことによって
非シリル化の場合と同等のエッチング量が得られてい
る。試料DとEは、ほぼ非シリル化の場合と同じエッチ
ング量が得られ、レジスト表面はシリル化されないこと
が判った。
As a result, in the sample A, the etching amount did not increase even if the etching time was lengthened, and it was found that the resist surface was silylated. In sample B, the resist surface is slightly silylated, but if the etching time is lengthened, an almost same etching amount tends to be obtained as compared with the case of non-silylation. Sample C has a lower degree of silylation on the resist surface than Sample B, and an etching amount equivalent to that in the case of non-silylation is obtained by increasing the etching time. It was found that the samples D and E obtained almost the same etching amount as in the case of non-silylation, and the resist surface was not silylated.

これらの結果から、UV照射時間とキュア温度によって
シリル化の状態が異なり、照射時間が長くキュア温度が
高い程、よい結果が得られている。これらの良好な結果
の得られたものは、本願に先立って出願した発明(ポリ
マ膜のシリル化方法)の場合に比べ、いずれも低温・短
時間で非シリル化できるものである。この要因について
は、UV照射と熱を加えることによってレジスト内に架橋
反応が生じると共にレジスト内のベンゼン核にあるOH基
が分解し、その結果、アルキルシランが結合しなくなっ
たためと考えられる。従って、UVキュアを採用すること
によって、同一材料で正転もしくは反転パターンが実現
できる。
From these results, the silylation state varies depending on the UV irradiation time and the curing temperature, and the longer the irradiation time and the higher the curing temperature, the better the results obtained. All of these good results were obtained by desilylation at low temperature and in a short time, compared with the case of the invention (method of silylating polymer film) filed prior to the present application. The reason for this is considered to be that the crosslinking reaction occurs in the resist by the application of UV irradiation and heat and the OH group in the benzene nucleus in the resist is decomposed, and as a result, the alkylsilane does not bond. Therefore, by adopting UV cure, a normal or reverse pattern can be realized with the same material.

以下、本発明の実施例を示す。 Examples of the present invention will be shown below.

「実施例」 第2図(a)〜(c)に一例として、光露光による正
転写パターンによる具体的な工程図を示す。まず、第2
図(a)のように基板3上に厚さ1.5μm程度のホトレ
ジスト(MP1400等)を塗布し、下層レジスト膜6を形成
する。次にUVキュアとして110℃から30℃/分の割合で
3分間処理した後、その上に厚さ0.4μm程度のホトレ
ジスト(AZ1350等)を塗布し、90℃20分間ベーキングを
行って上層レジスト膜7を形成する。この後、ステッパ
等による露光及び現像を行って上層レジスト膜7に所望
のパターンを形成する。
“Example” FIGS. 2A to 2C show, as an example, specific process diagrams of a positive transfer pattern by light exposure. First, the second
As shown in FIG. 3A, a photoresist (MP1400 or the like) having a thickness of about 1.5 μm is applied on the substrate 3 to form a lower resist film 6. Next, after performing UV curing for 3 minutes at 110 ℃ to 30 ℃ / minute, apply a photoresist (AZ1350 etc.) with a thickness of about 0.4μm on it and bake at 90 ℃ for 20 minutes to form the upper resist film. Form 7. After that, exposure and development are performed by a stepper or the like to form a desired pattern on the upper resist film 7.

この場合、下層レジスト膜6を十分厚くすることによ
り基板3の段差による影響を軽減し、さらに上層レジス
ト膜を薄く塗布したことにより微細パターンが再現性よ
く形成できる。その後、アルキルシラン(例えばジメチ
ルクロロシラン)液を用いて、遠紫外光を照射すれば、
パターン化した上層レジスト膜7にのみ、第2図(b)
に示すように、シリル化層8が形成される。この後、基
板全体をリアクティブイオンエッチング装置に移し、エ
ッチングを行えば、第2図(c)に示すようにパターン
形成が出来る。
In this case, the lower layer resist film 6 is made sufficiently thick to reduce the influence of the step of the substrate 3, and the thin layer of the upper layer resist film can be applied to form a fine pattern with good reproducibility. Then, using an alkylsilane (for example, dimethylchlorosilane) liquid, irradiating with far-ultraviolet light,
Only the patterned upper resist film 7 is shown in FIG.
A silylated layer 8 is formed as shown in FIG. After that, if the entire substrate is transferred to a reactive ion etching apparatus and etching is performed, a pattern can be formed as shown in FIG. 2 (c).

以上説明したような方法によってパターン加工を行う
ならば、上層レジスト膜7として、電子ビーム、遠紫外
線、X線、エキシマレーザ、プラズマ等のあらゆるリソ
グラフィ技術が適用できる。
If pattern processing is performed by the method described above, any lithography technique such as electron beam, deep ultraviolet ray, X-ray, excimer laser, and plasma can be applied as the upper resist film 7.

一方、反転写パターンは、実施例では示さないが、下
層レジスト膜6をUVキュアせずに従来の方法(例えば、
200℃30分程度のベーク)を用いれば、シリル化できる
ため、反転写パターンが形成できる。
On the other hand, the anti-transfer pattern is not shown in the embodiment, but the conventional method (for example,
By using a bake at 200 ° C. for about 30 minutes), silylation can be performed, and thus an anti-transfer pattern can be formed.

「発明の効果」 以上説明したように、本発明は、2層レジスト法を用
いたパターン形成方法において、180℃以上250℃以下の
加熱と紫外線照射を同時に行なうことにより、下層レジ
スト膜の表面を非シリル化することを特徴とするもので
ある。したがって、本発明によれば、2層レジストの1
層のみを選択的にシリル化するに際しても、従来から使
用している一般のホトレジストをそのまま使用すること
ができる。またそれに加えて、この非シリル化のための
条件が従来の方法に比べて比較的低温であり、半導体プ
ロセス上に何ら影響を与えるものではないため、半導体
等の各種デバイス用基板上に微細パターンを高精度に形
成することが可能となる。
"Effects of the Invention" As described above, in the pattern forming method using the two-layer resist method, according to the present invention, the surface of the lower resist film is exposed by simultaneously performing heating at 180 ° C to 250 ° C and ultraviolet irradiation. It is characterized by non-silylation. Therefore, according to the present invention, one of the two-layer resist is
When selectively silylating only the layer, a commonly used conventional photoresist can be used as it is. In addition to this, since the condition for desilylation is relatively low temperature as compared with the conventional method and does not affect the semiconductor process at all, a fine pattern is formed on the substrate for various devices such as semiconductors. Can be formed with high precision.

【図面の簡単な説明】[Brief description of drawings]

第1図はシリル化処理の概要を説明するためのもので、
このシリル化処理に好適な装置の概略構成図、第2図は
本発明による正転写パターンの工程図、第3図および第
4図はそれぞれ従来方法によるパターン形成の工程図で
ある。 1……容器、2……有機シラン液、3……基板、4……
レジスト膜、5……石英ガラス板(蓋)、6……下層レ
ジスト膜、7……上層レジスト膜、8……シリル化層。
Figure 1 is for explaining the outline of the silylation process.
FIG. 2 is a schematic configuration diagram of an apparatus suitable for this silylation treatment, FIG. 2 is a process diagram of a normal transfer pattern according to the present invention, and FIGS. 3 and 4 are process diagrams of pattern formation by a conventional method. 1 ... Container, 2 ... Organosilane liquid, 3 ... Substrate, 4 ...
Resist film, 5 ... Quartz glass plate (lid), 6 ... lower resist film, 7 ... upper resist film, 8 ... silylated layer.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基板上にノボラック樹脂を主成分とする下
層レジスト膜を形成する工程と、 前記基板を180℃以上250℃以下で加熱しながら前記下層
レジスト膜の全面に紫外線を照射して該下層レジスト膜
の表面を非シリル化する工程と、 有機シランに晒すとともに紫外線照射を行なうことによ
り表面がシリル化する性質を有する上層レジスト膜を前
記下層レジスト膜の上に形成する工程と、 前記上層レジスト膜に所望のパターンを形成する工程
と、 前記下層レジスト膜およびパターン化した前記上層レジ
スト膜を有機シランに晒すとともに紫外線照射を行なう
ことにより上層レジスト膜のみを選択的にシリル化する
工程と、 該工程が完了した基板に対し酸素プラズマによるエッチ
ングを施すことにより前記上層レジスト膜のパターンを
前記下層レジスト膜に転写する工程、 を順次行なうことを特徴とするパターン形成方法。
1. A step of forming a lower layer resist film containing a novolac resin as a main component on a substrate, and irradiating the entire surface of the lower layer resist film with ultraviolet rays while heating the substrate at 180 ° C. to 250 ° C. A step of desilylating the surface of the lower resist film; a step of forming an upper resist film having the property of silylating the surface by exposing it to organic silane and irradiating it with ultraviolet light; A step of forming a desired pattern on the resist film, and a step of selectively silylating only the upper layer resist film by exposing the lower layer resist film and the patterned upper layer resist film to organic silane and performing ultraviolet irradiation, By subjecting the substrate on which the process is completed to etching with oxygen plasma, the pattern of the upper layer resist film is formed into the lower layer. Pattern forming method and performing the step of transferring the resist film, sequentially.
JP62291145A 1987-11-18 1987-11-18 Pattern formation method Expired - Fee Related JP2506133B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62291145A JP2506133B2 (en) 1987-11-18 1987-11-18 Pattern formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62291145A JP2506133B2 (en) 1987-11-18 1987-11-18 Pattern formation method

Publications (2)

Publication Number Publication Date
JPH01133325A JPH01133325A (en) 1989-05-25
JP2506133B2 true JP2506133B2 (en) 1996-06-12

Family

ID=17765021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62291145A Expired - Fee Related JP2506133B2 (en) 1987-11-18 1987-11-18 Pattern formation method

Country Status (1)

Country Link
JP (1) JP2506133B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294393B2 (en) 2016-08-26 2022-04-05 Crown Equipment Corporation Materials handling vehicle path validation and dynamic path modification

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57202533A (en) * 1981-06-09 1982-12-11 Fujitsu Ltd Formation of pattern
US4552833A (en) * 1984-05-14 1985-11-12 International Business Machines Corporation Radiation sensitive and oxygen plasma developable resist
GB8427149D0 (en) * 1984-10-26 1984-12-05 Ucb Sa Resist materials
US4657845A (en) * 1986-01-14 1987-04-14 International Business Machines Corporation Positive tone oxygen plasma developable photoresist

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11294393B2 (en) 2016-08-26 2022-04-05 Crown Equipment Corporation Materials handling vehicle path validation and dynamic path modification
US11914394B2 (en) 2016-08-26 2024-02-27 Crown Equipment Corporation Materials handling vehicle path validation and dynamic path modification

Also Published As

Publication number Publication date
JPH01133325A (en) 1989-05-25

Similar Documents

Publication Publication Date Title
KR910000751B1 (en) Silylation method into surface of polymermembrane and patter formation process by the ultilization of silylation method
JP2951504B2 (en) Silylated flattening resist, flattening method, and integrated circuit device manufacturing method
US5286607A (en) Bi-layer resist process for semiconductor processing
JPH0722156B2 (en) Method for forming pattern of semiconductor device
US6673525B1 (en) Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths
JP2506133B2 (en) Pattern formation method
JPS63187237A (en) Formation of patterned resist image
JPH0740543B2 (en) Method for manufacturing semiconductor device
JPH07120048B2 (en) Pattern formation method
JP3219315B2 (en) Method for correcting white defect in phase shift mask
JP4675450B2 (en) Method for forming a thin film pattern
JPH0778756A (en) Formation of fine pattern
JP2549317B2 (en) Method of forming resist pattern
JPH01142721A (en) Positive type photosensitive pattern forming material and pattern forming method
JPH1184683A (en) Pattern forming method and production of semiconductor device
JPH03283418A (en) Resist pattern forming method
JP2848625B2 (en) Pattern formation method
JP2738131B2 (en) Pattern formation method
JP2000077317A (en) Forming method of resist pattern
JPS6225424A (en) Pattern forming method
JP2612976B2 (en) Method for measuring thickness of silylated resist layer
JPS61256723A (en) Formation of x-ray mask
JPS6047419A (en) Multilayer level patterning method
JP2666420B2 (en) Method for manufacturing semiconductor device
JP3563138B2 (en) Pattern forming method using photosensitive resin composition

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees