JP2504169B2 - Video phase converter - Google Patents
Video phase converterInfo
- Publication number
- JP2504169B2 JP2504169B2 JP4995489A JP4995489A JP2504169B2 JP 2504169 B2 JP2504169 B2 JP 2504169B2 JP 4995489 A JP4995489 A JP 4995489A JP 4995489 A JP4995489 A JP 4995489A JP 2504169 B2 JP2504169 B2 JP 2504169B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- color frame
- output
- circuit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Processing Of Color Television Signals (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオ位相変換装置に係わり、特にテレビジ
ョン複合信号の位相および周波数の変換を行うビデオ位
相変換装置に関する。Description: TECHNICAL FIELD The present invention relates to a video phase converter, and more particularly to a video phase converter for converting the phase and frequency of a television composite signal.
従来、この種のビデオ位相変換装置は、入力されたテ
レビジョン複合信号をデジタル信号とするアナログ・デ
ジタル変換器と、このアナログ・デジタル変換器からの
出力データを入力テレビジョン複合信号から形成した書
込アドレスに基づいて記憶するフレームメモリと、この
フレームメモリに記憶されているデータを所定の読出ア
ドレスで読み出してアナログのテレビジョン複合信号に
するデジタル・アナログ変換器とを備えてなるものであ
る。Conventionally, this type of video phase conversion apparatus has an analog / digital converter that converts an input television composite signal into a digital signal, and a data formed by the output data from the analog / digital converter from the input television composite signal. And a digital-analog converter for reading the data stored in the frame memory at a predetermined read address to produce an analog television composite signal.
このようなビデオ位相変換装置によれば、テレビジョ
ン複合信号の位相および周波数の変換を行うことができ
る。According to such a video phase converter, the phase and frequency of the television composite signal can be converted.
しかしながら、上述したビデオ位相変換装置において
は、NTSCテレビジョン複合信号は、サブキャリアと、水
平同期信号位相と、垂直同期信号位相とが2フレーム周
期を持っているため、基準信号の位相にカラー位相、水
平同期信号、垂直同期信号を完全に一致させるには、2
フレームのメモリ容量が必要であり、メモリ容量が大き
くなってしまうという欠点がある。However, in the above-mentioned video phase converter, the NTSC television composite signal has a color phase as the phase of the reference signal because the subcarrier, the horizontal sync signal phase, and the vertical sync signal phase have two frame periods. , To make the horizontal sync signal and vertical sync signal completely match
There is a drawback that the memory capacity of the frame is required and the memory capacity becomes large.
また、1フレームメモリ容量しかないビデオ位相変換
装置においては、カラー位相を基準信号に一致して出力
させるためには、映像位相が140〔nS〕だけ基準信号に
対してずれて出力されてしまうという欠点がある。Further, in a video phase converter having only one frame memory capacity, in order to output the color phase in conformity with the reference signal, the video phase is output by being shifted by 140 [nS] with respect to the reference signal. There are drawbacks.
本発明は、上述した欠点を解消するためになされたも
ので、フレームメモリの容量を小さくし、かつ基準信号
に完全に同期したテレビジョン複合信号を得られるビデ
オ位相変換装置を提供することを目的とする。The present invention has been made to solve the above-mentioned drawbacks, and an object of the present invention is to provide a video phase conversion device capable of reducing the capacity of a frame memory and obtaining a television composite signal completely synchronized with a reference signal. And
本発明のビデオ位相変換装置は、入力されたテレビジ
ョン複合信号をデジタル信号とするアナログ・デジタル
変換器と、このアナログデジタル変換器からのデジタル
信号にカラーフレーム信号を重畳するカラーフレーム信
号重畳回路と、入力されたテレビジョン複合信号のカラ
ーフレーム信号を検出してカラーフレーム信号重畳回路
に与える入力カラーフレーム検出回路と、カラーフレー
ム信号重畳回路からの出力データを入力テレビジョン複
合信号から形成した書込アドレスに基づいて記憶するフ
レームメモリと、このフレームメモリに記憶されている
データを基準信号から形成した読出アドレスで読み出す
読出アドレス発生器と、フレームメモリから読み出した
データを取り込むクロマ反転回路と、フレームメモリか
ら読み出したデータを取り込むと共に、クロマ反転回路
の出力信号を取り込み、いずれか一方を出力する切換器
と、フレームメモリから読み出したデータからメモリ出
力カラーフレームを検出するメモリ出力カラーフレーム
検出回路と、基準信号のカラーフレームを検出する基準
カラーフレーム検出回路と、メモリ出力カラーフレーム
検出回路からの出力信号と基準カラーフレーム検出回路
からの出力信号とを比較して切換器の切り換えを制御す
るクロマ反転制御回路と、切換器から出力される出力信
号をアナログのテレビジョン複合信号にするデジタル・
アナログ変換器とを備えている。The video phase converter of the present invention includes an analog-digital converter that converts an input television composite signal into a digital signal, and a color frame signal superimposing circuit that superimposes a color frame signal on the digital signal from the analog-digital converter. , An input color frame detection circuit for detecting a color frame signal of an input television composite signal and giving it to a color frame signal superposition circuit, and a writing operation in which output data from the color frame signal superposition circuit is formed from the input television composite signal A frame memory that stores data based on an address, a read address generator that reads data stored in the frame memory with a read address formed from a reference signal, a chroma inversion circuit that captures the data read from the frame memory, and a frame memory Data read from Along with the capture, the output signal of the chroma inversion circuit is captured and the switcher that outputs either one, the memory output color frame detection circuit that detects the memory output color frame from the data read from the frame memory, and the color frame of the reference signal From the reference color frame detection circuit to detect, the chroma inversion control circuit that controls the switching of the switcher by comparing the output signal from the memory output color frame detection circuit with the output signal from the reference color frame detection circuit, and from the switcher Digital output that converts the output signal to an analog television composite signal
And an analog converter.
本発明のビデオ位相変換装置は上述のようになってい
るので、フレームメモリの容量を小さくでき、かつ基準
信号に完全に同期させることができる。Since the video phase converter of the present invention is configured as described above, it is possible to reduce the capacity of the frame memory and perfectly synchronize it with the reference signal.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第1図は、本発明のビデオ位相変換装置の実施例を示
すブロック図である。この第1図に示すビデオ位相変換
装置の実施例は、入力端子Tiに接続されているアナログ
・デジタル(AD)変換器1と、カラーフレーム信号重畳
回路2と、入力端子Tiに接続されている入力カラーフレ
ーム検出器3と、入力端子Tiに接続されている書込アド
レス発生器4と、1フレームメモリ5と、読出アドレス
発生器6と、クロマ反転回路7と、切換器8と、メモリ
出力カラーフレーム検出回路9と、基準カラーフレーム
検出回路10と、クロマ反転制御回路11と、デジタル・ア
ナログ(DA)変換器12とから構成されている。FIG. 1 is a block diagram showing an embodiment of a video phase converter of the present invention. The embodiment of the video phase converter shown in FIG. 1 is connected to an analog / digital (AD) converter 1 connected to an input terminal Ti, a color frame signal superimposing circuit 2 and an input terminal Ti. Input color frame detector 3, write address generator 4 connected to input terminal Ti, 1-frame memory 5, read address generator 6, chroma inversion circuit 7, switcher 8, memory output It is composed of a color frame detection circuit 9, a reference color frame detection circuit 10, a chroma inversion control circuit 11, and a digital-analog (DA) converter 12.
AD変換器1は、入力端子Tiから入力されたテレビジョ
ン複合信号をデジタル信号とする変換器である。カラー
フレーム信号重畳回路2は、AD変換器1からのデジタル
信号にカラーフレーム信号CFを重畳するようにしてあ
る。入力カラーフレーム検出器3は、入力端子Tiから入
力されたテレビジョン複合信号のカラーフレーム信号CF
を検出してカラーフレーム信号重畳回路2に与えられる
ようになっている。書込アドレス発生器4は、入力テレ
ビジョン複合信号から書込アドレスを生成できるように
なっている。フレームメモリ5は、カラーフレーム信号
重畳回路2からの出力データを書込アドレスに基づいて
記憶できるようになっている。読出アドレス発生器6
は、基準信号BBから読出アドレスを生成できるようにな
っている。フレームメモリ5から読み出されたデータ
は、クロマ反転回路7と、切換器8と、メモリ出力カラ
ーフレーム検出回路9とに与えられるように回路構成さ
れている。クロマ反転回路7は、フレームメモリ5から
読み出したデータの位相を反転できるようになってい
る。切換器8は、フレームメモリ5から読み出したデー
タを取り込むと共に、クロマ反転回路7からの出力信号
を取り込み、いずれか一方を出力できるようにしてあ
る。メモリ出力カラーフレーム検出回路9は、フレーム
メモリ5から読み出したデータからメモリ出力カラーフ
レームを検出する回路である。入力端子Tjから入力され
た基準信号のカラーフレームを検出できるようになって
いる。メモリ出力カラーフレーム検出回路9からの出力
信号と基準カラーフレーム検出回路10からの出力信号と
は、クロマ反転制御回路11において比較され、切換器8
の切り換えを制御をするスイッチ制御信号Ctを生成でき
るようにしてある。デジタル・アナログ(DA)変換器12
は、切換器8から出力される出力信号からアナログのテ
レビジョン複合信号に変換し、出力端子Toからテレビジ
ョン複合信号として出力できるようになっている。The AD converter 1 is a converter that converts the television composite signal input from the input terminal Ti into a digital signal. The color frame signal superimposing circuit 2 superimposes the color frame signal CF on the digital signal from the AD converter 1. The input color frame detector 3 is a color frame signal CF of the television composite signal input from the input terminal Ti.
Is detected and supplied to the color frame signal superimposing circuit 2. The write address generator 4 can generate a write address from the input television composite signal. The frame memory 5 can store the output data from the color frame signal superimposing circuit 2 based on the write address. Read address generator 6
Can generate a read address from the reference signal BB. The data read from the frame memory 5 is configured to be supplied to the chroma inversion circuit 7, the switch 8 and the memory output color frame detection circuit 9. The chroma inversion circuit 7 can invert the phase of the data read from the frame memory 5. The switcher 8 takes in the data read from the frame memory 5 and takes in the output signal from the chroma inverting circuit 7, and can output either one. The memory output color frame detection circuit 9 is a circuit that detects a memory output color frame from the data read from the frame memory 5. The color frame of the reference signal input from the input terminal Tj can be detected. The output signal from the memory output color frame detection circuit 9 and the output signal from the reference color frame detection circuit 10 are compared in the chroma inversion control circuit 11, and the switch 8
A switch control signal Ct for controlling the switching of the switch can be generated. Digital-to-analog (DA) converter 12
Is capable of converting the output signal output from the switch 8 into an analog television composite signal and outputting the analog television composite signal from the output terminal To.
このように構成された実施例の作用を説明する。 The operation of the embodiment thus configured will be described.
第2図は、同実施例において、カラーフラッグが入力
テレビジョン複合信号と基準信号とで一致している場合
のタイミング図である。第3図は、同実施例において、
カラーフラッグが入力テレビジョン複合信号と基準信号
とで不一致である場合のタイミング図である。FIG. 2 is a timing chart when the color flags of the input television composite signal and the reference signal coincide with each other in the embodiment. FIG. 3 shows the same embodiment as
It is a timing diagram when a color flag does not correspond with an input television composite signal and a reference signal.
テレビジョン複合信号は、AD変換器1でPCM信号とさ
れる。一方、入力テレビジョン複合信号の同期信号(水
平同期信号、垂直同期信号、バースト信号)から書込ア
ドレス発生器4によってPCM信号とされたテレビジョン
複合信号をフレームメモリ5に書き込むアドレス信号を
発生させる。また、入力テレビジョン複合信号の水平同
期信号と、バースト信号とから1フレームごとに極性が
反転する入力カラーフラッグCFを入力カラーフレーム検
出器3で発生させる。また、その入力カラーフラッグCF
は、1ブランキング内の予め定められた1水平期間
(H)にPCM信号の1ビットをすげかえて重畳させる。
これを行うのがカラーフレーム信号重畳回路2であり、
重畳する位相は、書込アドレス発生器4の出力信号で行
う。The television composite signal is converted into a PCM signal by the AD converter 1. On the other hand, an address signal for writing the television composite signal converted into the PCM signal by the write address generator 4 from the synchronization signal (horizontal synchronization signal, vertical synchronization signal, burst signal) of the input television composite signal into the frame memory 5 is generated. . The input color frame detector 3 generates an input color flag CF whose polarity is inverted every frame from the horizontal synchronizing signal of the input television composite signal and the burst signal. Also, its input color flag CF
Replaces one bit of the PCM signal and superimposes it on one predetermined horizontal period (H) within one blanking.
It is the color frame signal superposition circuit 2 that does this,
The phase to be superimposed is determined by the output signal of the write address generator 4.
他方、基準信号から同様にして読出アドレス発生器6
でフレームメモリ5の読出アドレスを、また基準カラー
フレーム検出回路10で基準信号のカラーフラッグCFaを
作成する。On the other hand, the read address generator 6 is similarly operated from the reference signal.
Then, the read address of the frame memory 5 is produced, and the reference color frame detection circuit 10 produces the color flag CFa of the reference signal.
フレームメモリ5から読み出されたデータは、入力側
で重畳された入力カラーフラッグCFbを含んでいるの
で、これをメモリ出力カラーフレーム検出回路9で検出
してクロマ反転制御回路11に与える。クロマ反転制御回
路11では、メモリ出力カラーフレーム検出回路9からの
カラーフラッグCFbと、基準カラーフレーム検出回路10
からのカラーフラッグCFaとを比較する。Since the data read from the frame memory 5 includes the input color flag CFb superimposed on the input side, this is detected by the memory output color frame detection circuit 9 and given to the chroma inversion control circuit 11. In the chroma inversion control circuit 11, the color flag CFb from the memory output color frame detection circuit 9 and the reference color frame detection circuit 10
Compare with the color flag CFa from.
このクロマ反転制御回路11では、2つの入力信号CFa,
CFbの極性が第2図に示すように一致していればローレ
ベル信号を、2つの入力信号の極性が第3図に示すよう
に不一致であるならばハイレベル信号を出力する。In this chroma inversion control circuit 11, two input signals CFa,
If the polarities of CFb are the same as shown in FIG. 2, a low level signal is output, and if the polarities of the two input signals are not the same as shown in FIG. 3, a high level signal is output.
クロマ反転制御回路11からの出力信号Ctがローレベル
信号であるときに、切換8は(イ)側に切り換わり、フ
レームメモリ5からの読出データを直接DA変換器12に与
える。When the output signal Ct from the chroma inversion control circuit 11 is a low level signal, the switching 8 is switched to the (a) side, and the read data from the frame memory 5 is directly applied to the DA converter 12.
また、クロマ反転制御回路11からの出力信号Ctがハイ
レベル信号であるときに、切換器8は(ロ)側に切り換
わり、フレームメモリ5からの読出データをクロマ反転
回路7を介してDA変換器12に与える。Also, when the output signal Ct from the chroma inversion control circuit 11 is a high level signal, the switch 8 is switched to the (b) side, and the read data from the frame memory 5 is DA converted via the chroma inversion circuit 7. Give to vessel 12.
このようにして得られたデータは、DA変換器12により
アナログのテレビジョン複合信号とされる。この信号
は、読出アドレス発生器6で基準信号と、水平同期信号
位相、垂直同期信号位相が一致して読み出されるが、ク
ロマが反転している場合は上記の制御をすることにより
カラー位相も一致することになる。The data thus obtained is converted into an analog television composite signal by the DA converter 12. This signal is read out by the read address generator 6 with the horizontal synchronizing signal phase and the vertical synchronizing signal phase in agreement with the reference signal, but if the chroma is inverted, the color phase is also in agreement with the above control. Will be done.
以上述べたように本発明は、1フレームメモリの容量
を有していない装置であってもカラー位相、映像位相を
基準信号に対して完全に一致させて出力することができ
るという効果がある。As described above, the present invention has an effect that even in a device that does not have the capacity of one frame memory, the color phase and the video phase can be perfectly matched and output with respect to the reference signal.
第1図は本発明の実施例を示すブロック図、第2図およ
び第3図は同実施例の作用を説明するためのタイミング
図である。 1……AD変換器、 2……カラーフレーム信号重畳回路、 3……入力カラーフレーム検出器、 4……書込アドレス発生器、 5……フレームメモリ、 6……読出アドレス発生器、 7……クロマ反転回路、8……切換器、 9……メモリ出力カラーフレーム検出回路、 10……基準カラーフレーム検出回路、 11……クロマ反転制御回路、 12……DA変換器。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIGS. 2 and 3 are timing charts for explaining the operation of the embodiment. 1 ... AD converter, 2 ... Color frame signal superimposing circuit, 3 ... Input color frame detector, 4 ... Write address generator, 5 ... Frame memory, 6 ... Read address generator, 7 ... Chroma inversion circuit, 8 switch, 9 memory output color frame detection circuit, 10 standard color frame detection circuit, 11 chroma conversion control circuit, 12 DA converter.
Claims (1)
ル信号とするアナログ・デジタル変換器と、 このアナログデジタル変換器からのデジタル信号にカラ
ーフレーム信号を重畳するカラーフレーム信号重畳回路
と、 入力されたテレビジョン複合信号のカラーフレーム信号
を検出して前記カラーフレーム信号重畳回路に与える入
力カラーフレーム検出回路と、 前記カラーフレーム信号重畳回路からの出力データを入
力テレビジョン複合信号から形成した書込アドレスに基
づいて記憶するフレームメモリと、 このフレームメモリに記憶されているデータを基準信号
から形成した読出アドレスで読み出す読出アドレス発生
器と、 前記フレームメモリから読み出したデータを取り込むク
ロマ反転回路と、 前記フレームメモリから読み出したデータを取り込むと
共に、前記クロマ反転回路の出力信号を取り込み、いず
れか一方を出力する切換器と、 前記フレームメモリから読み出したデータからメモリ出
力カラーフレームを検出するメモリ出力カラーフレーム
検出回路と、 基準信号のカラーフレームを検出する基準カラーフレー
ム検出回路と、 前記メモリ出力カラーフレーム検出回路からの出力信号
と前記基準カラーフレーム検出回路からの出力信号とを
比較して前記切換器の切り換えを制御するクロマ反転制
御回路と、 前記切換器から出力される出力信号をアナログのテレビ
ジョン複合信号にするデジタル・アナログ変換器 とを具備することを特徴とするビデオ位相変換装置。1. An analog / digital converter for converting an input television composite signal into a digital signal, and a color frame signal superimposing circuit for superimposing a color frame signal on a digital signal from the analog / digital converter, An input color frame detection circuit for detecting a color frame signal of a television composite signal and giving it to the color frame signal superposition circuit, and output data from the color frame signal superposition circuit to a write address formed from the input television composite signal. A frame memory for storing the data on the basis of the frame memory, a read address generator for reading the data stored in the frame memory with a read address formed from a reference signal, a chroma inverting circuit for fetching the data read from the frame memory, Day read from The output signal of the chroma inversion circuit and outputs one of them, the memory output color frame detection circuit for detecting the memory output color frame from the data read from the frame memory, and the reference signal A reference color frame detection circuit for detecting a color frame, and a chroma inversion control for comparing the output signal from the memory output color frame detection circuit with the output signal from the reference color frame detection circuit to control switching of the switcher. A video phase conversion device comprising: a circuit; and a digital-analog converter that converts an output signal output from the switching device into an analog television composite signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4995489A JP2504169B2 (en) | 1989-03-03 | 1989-03-03 | Video phase converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4995489A JP2504169B2 (en) | 1989-03-03 | 1989-03-03 | Video phase converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02230886A JPH02230886A (en) | 1990-09-13 |
JP2504169B2 true JP2504169B2 (en) | 1996-06-05 |
Family
ID=12845434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4995489A Expired - Lifetime JP2504169B2 (en) | 1989-03-03 | 1989-03-03 | Video phase converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2504169B2 (en) |
-
1989
- 1989-03-03 JP JP4995489A patent/JP2504169B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02230886A (en) | 1990-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2607020B2 (en) | Automatic conversion device for TV mode | |
JPS6043707B2 (en) | phase conversion device | |
JP2504169B2 (en) | Video phase converter | |
US5005080A (en) | Method and apparatus of image processing | |
JPH07177536A (en) | Digital time base corrector | |
JP2501952B2 (en) | TV receiver screen stop circuit | |
JPS58164392A (en) | Color demodulating circuit | |
US5471250A (en) | Digital time base corrector with dropout compensating function | |
KR0123724B1 (en) | Sync signal generation apparatus and video signal processing apparatus using it | |
JP2789594B2 (en) | Digital recording and playback device | |
KR100202542B1 (en) | Luma/chroma signal separating circuit of image processor | |
JPH0517750B2 (en) | ||
JPH0246076A (en) | Video signal processor | |
JPH05219403A (en) | Synchronization converter | |
JP2520606B2 (en) | Composite television signal processor | |
JP2568762B2 (en) | Error rectifier for color video signal | |
JPS63199596A (en) | Video signal processor | |
KR0124853Y1 (en) | Television broadcasting signal converter | |
JP2512011B2 (en) | TV signal generator | |
JP2629834B2 (en) | Delay error correction device | |
JPH07177535A (en) | Digital time base corrector | |
JPS6150558B2 (en) | ||
JPS6129187B2 (en) | ||
JPH0313184A (en) | Time expansion circuit | |
KR960006583A (en) | Screen size conversion circuit of image signal processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |