JP2502357B2 - Screen display - Google Patents
Screen displayInfo
- Publication number
- JP2502357B2 JP2502357B2 JP1021719A JP2171989A JP2502357B2 JP 2502357 B2 JP2502357 B2 JP 2502357B2 JP 1021719 A JP1021719 A JP 1021719A JP 2171989 A JP2171989 A JP 2171989A JP 2502357 B2 JP2502357 B2 JP 2502357B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- signal
- port
- circuit
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Systems (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はブラウン管等の表示装置に表示されている放
送画像中に、チャンネル番号等の文字やパターンを表示
させる画面表示装置に関するものである。TECHNICAL FIELD The present invention relates to a screen display device for displaying characters or patterns such as channel numbers in a broadcast image displayed on a display device such as a cathode ray tube.
第3図に従来のこの種の画面表示装置の構成の一例を
示す。第3図において、1はπ型LC発振素子回路1aの発
振出力が供給される表示用発振回路、2は上記表示用発
振回路1で発振させた信号で各種タイミングを発生する
タイミングジェネレータ、3はこのタイミングジェネレ
ータ2の出力と本画面表示装置を制御するための図示し
ないマイコン等の外付制御回路から各入力端子3a,3b,3c
に入力される制御データ(表示オン,オフ等のコマンド
やキャラクタコード)とを入力する入力制御回路、4は
データ制御回路、5はアドレス制御回路、7は制御デー
タを記憶する表示用データメモリで、RAMより成る。8
は表示すべき文字やパターン等を第4図に示す字体構成
で記憶する表示キャラクタメモリで、ROMより成る。6
は入力制御回路の出力のうち表示制御等のコマンドをラ
ッチする表示制御レジスタ、9は端子9a,9b供給される
映像信号の水平同期信号及び垂直同期信号を入力する
か、または内部で発生させた同期信号のいずれか一方の
同期信号を選択的に出力する同期信号切換回路、11は上
記表示装置における文字やパターン等の表示位置を検出
するための表示位置検出回路、13は表示制御回路で、表
示キャラクタメモリ8の出力を表示制御レジスタ6の表
示命令に応じて表示制御を行うものである。本画面表示
装置は以上の各回路により構成されており、表示制御回
路13の出力は、ビデオミキサー17に供給され、このビデ
オミキサー17よりCVIDEO端子17aを介して複合ビデオ信
号が出力される。また、上記表示制御回路13からは、R,
G,Bの色信号等が端子13a〜13fを介して出力される。10
はHカウンタ、14はシフトレジスタ、15は発振素子回路
15aの発振出力が供給される同期信号発生用発振回路、1
6は同期信号発生用タイミングジェネレータ、21はブリ
ンキング回路である。FIG. 3 shows an example of the configuration of a conventional screen display device of this type. In FIG. 3, 1 is a display oscillation circuit to which the oscillation output of the π-type LC oscillation element circuit 1a is supplied, 2 is a timing generator that generates various timings with a signal oscillated by the display oscillation circuit 1, and 3 is a timing generator. From the output of the timing generator 2 and an external control circuit such as a microcomputer (not shown) for controlling the screen display device, input terminals 3a, 3b, 3c
An input control circuit for inputting control data (a command such as display on / off and a character code) to be input to 4 is a data control circuit, 5 is an address control circuit, and 7 is a display data memory for storing control data. , RAM. 8
Is a display character memory for storing characters and patterns to be displayed in the font structure shown in FIG. 6
Is a display control register that latches commands such as display control among the outputs of the input control circuit, and 9 is a horizontal sync signal and a vertical sync signal of the video signals supplied to the terminals 9a and 9b. A synchronization signal switching circuit that selectively outputs one of the synchronization signals, 11 is a display position detection circuit for detecting the display position of characters and patterns in the display device, 13 is a display control circuit, The display of the output of the display character memory 8 is controlled according to the display command of the display control register 6. The screen display device is composed of the above circuits. The output of the display control circuit 13 is supplied to the video mixer 17, and the composite video signal is output from the video mixer 17 via the C VIDEO terminal 17a. Further, from the display control circuit 13, R,
G and B color signals and the like are output via the terminals 13a to 13f. Ten
Is an H counter, 14 is a shift register, and 15 is an oscillation element circuit
Oscillator circuit for synchronizing signal generation, which is supplied with the oscillation output of 15a, 1
6 is a timing generator for generating a synchronization signal, and 21 is a blinking circuit.
次に動作について説明する。入力制御回路3はマイコ
ン等から端子3a,3b,3cを介して入力される制御データを
処理して、表示制御等のコマンドを表示制御レジスタ6
にラッチさせ、表示内容であるキャラクタコード等を表
示用データメモリ7に記憶させる。表示時は、表示用デ
ータメモリ7に記憶したキャラクタコードが出力データ
として表示キャラクタメモリ8をアクセスし、このキャ
ラクタメモリ8により出力される表示文字フォントを、
シフトレジスタ14を介して表示制御回路13へ入力する。
ここで、表示用データメモリ7は、1ワードが(a+
b)ビット、その表示文字数をcとすると合計(a+
b)・cビットで構成されている。一方、表示キャラク
タメモリ8は1フォントが(l×m)ビットで構成され
ており、その種類がnキャラクタ分存在しているものと
する。Next, the operation will be described. The input control circuit 3 processes control data input from a microcomputer or the like via the terminals 3a, 3b, 3c, and outputs commands such as display control to the display control register 6
The display data memory 7 stores the character code or the like as the display content. At the time of display, the character code stored in the display data memory 7 accesses the display character memory 8 as output data, and the display character font output by this character memory 8 is
Input to the display control circuit 13 via the shift register 14.
Here, in the display data memory 7, one word is (a +
b) bit, the total number of characters (a +
b) · c bits. On the other hand, it is assumed that one font is composed of (1 × m) bits in the display character memory 8 and there are n characters of that type.
また、表示時のタイミングは映像信号からの同期信号
を同期信号切換回路9に入力し、この同期信号をHカウ
ンタ10でカウントし、このカウント値に基づき表示位置
検出回路11によって表示装置における表示文字の位置を
決定する。表示制御回路13では表示文字出力を外部の映
像信号に同期させ、表示制御レジスタ6の内容に従って
表示制御して出力させ、ビデオミキサー17に供給する。As for the timing of display, the sync signal from the video signal is input to the sync signal switching circuit 9, the sync signal is counted by the H counter 10, and the display position detection circuit 11 based on this count value displays characters on the display device. Determine the position of. The display control circuit 13 synchronizes the display character output with an external video signal, performs display control according to the contents of the display control register 6 and outputs it, and supplies it to the video mixer 17.
なお、同期信号発生用発振回路15は、発振素子回路15
aによりNTSC方式又はPAL方式の同期信号の発生が可能で
あり、この切換えをN/P端子15bからの信号で行い、これ
により4fsc又は2fscの発振を行い、同期信号発生用タイ
ミングジェネレータ16で同期信号を発生をするので、無
信号時でもTV画面に表示が可能である。ただし、fscは
色副搬送波であり、NTSC方式では3.58MHz、PAL方式では
4.43MHzである。The oscillator circuit 15 for generating the synchronization signal is the oscillator element circuit 15
It is possible to generate NTSC system or PAL system sync signal by a, and this switching is performed by the signal from the N / P terminal 15b. Since it generates a signal, it can be displayed on the TV screen even when there is no signal. However, fsc is a color subcarrier, and is 3.58MHz in NTSC system and PAL system.
It is 4.43MHz.
また、ビデオミキサー17により、NTSC方式及びPAL方
式の複合ビデオ信号の発生と外部の複合ビデオ信号への
スーパインポーズが可能である。複合ビデオ信号はキャ
ラクタレベル(LECHA)、外部複合ビデオ入力(CVI
N)、ブランキングレベル(LEBK)、背景搬送色信号入
力(RSIN)、カラーバースト入力(CBIN)及びシンクチ
ップレベルの六つの信号をアナログスイッチで切換えて
合成しCVIDEO端子17aから出力する。Further, the video mixer 17 can generate a composite video signal of NTSC system and PAL system and superimpose to an external composite video signal. Composite video signal is character level (LECHA), external composite video input (CVI
N), blanking level (LEBK), background carrier color signal input (RSIN), color burst input (CBIN), and sync tip level six signals are switched by an analog switch and combined to output from CVIDEO terminal 17a.
ところで従来の画面表示装置にあっては、出力された
RGB映像信号はRGBの出力が必要でない場合であってもそ
のままポート出力端子から出力されているため、このポ
ート出力端子から出力されるRGBの映像信号が他の回路
のノイズの要因となる問題点があった。By the way, in the conventional screen display device,
The RGB video signal is output from the port output terminal as it is even if RGB output is not required, so the RGB video signal output from this port output terminal causes noise in other circuits. was there.
この発明は上記問題点を解決するためになされたもの
で、RGBの出力が必要でない時はRGBの出力値を安定させ
てノイズ要因の除去を図るとともに外付制御回路のポー
ト出力のみではポート出力が不足する場合の拡張ポート
端子として使えるようにすることを目的としている。The present invention has been made to solve the above problems. When RGB output is not required, the RGB output value is stabilized to eliminate noise factors and the port output of the external control circuit alone is used as the port output. It is intended to be used as an expansion port terminal when there is a shortage.
このためこの発明に係る画面表示は、表示制御レジス
タ6内に所定の値を格納するポートレジスタ61を設ける
とともに、ポート出力制御回路19内に上記ポートレジス
タ61に格納された値に基づいてRGB映像信号を出力する
ポート出力端子19a〜19cを上記ポートレジスタ61に格納
された値を出力する拡張ポート端子に切り換える切換手
段131を有しているものである。Therefore, the screen display according to the present invention is provided with a port register 61 for storing a predetermined value in the display control register 6, and an RGB image based on the value stored in the port register 61 in the port output control circuit 19. It has a switching means 131 for switching the port output terminals 19a to 19c for outputting signals to the extension port terminals for outputting the value stored in the port register 61.
ポートレジスタ61に所定の値が保持されると、ポート
出力制御回路19内の切換手段131は上記ポートレジスタ6
1に保持された値に応じてRGB映像信号を出力するポート
出力端子19a〜19cを拡張ポート端子に切り換え、所定の
値を上記拡張ポート端子から出力する。When a predetermined value is held in the port register 61, the switching means 131 in the port output control circuit 19 causes the port register 6 to operate.
The port output terminals 19a to 19c for outputting the RGB video signals are switched to the expansion port terminals according to the value held in 1, and a predetermined value is output from the expansion port terminal.
以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.
なお、従来技術と同一の構成要素については同一番号
を付してその説明を省略する。Note that the same components as those in the related art are denoted by the same reference numerals, and description thereof will be omitted.
第1図はこの発明の一実施例を示す構成図で、図にお
いて、18は各内部ビデオ信号を発生させるビデオ信号発
生回路、19はポート出力端子19a〜19fから各種信号を出
力するポート出力制御回路、61は所定の値を格納する表
示制御レジスタ6内にあるポートレジスタ、131はポー
トレジスタ61内の値に応じてRGBの映像信号を出力する
ポート出力端子19a〜19cを拡張ポート端子に切り換えて
ポートレジスタ61に設定された値に対応した値を上記拡
張ポート端子から出力する上記ポート出力制御回路19内
に設けられた切換手段である。また、ポート出力端子19
d〜19fは、上記表示制御回路13から入力されたブリンク
信号等を出力する。FIG. 1 is a block diagram showing an embodiment of the present invention, in which 18 is a video signal generation circuit for generating each internal video signal, 19 is a port output control for outputting various signals from port output terminals 19a to 19f. A circuit, 61 is a port register in the display control register 6 that stores a predetermined value, 131 is a port output terminal 19a to 19c that outputs an RGB video signal according to the value in the port register 61, and is switched to an expansion port terminal. Switching means provided in the port output control circuit 19 for outputting a value corresponding to the value set in the port register 61 from the expansion port terminal. Also, the port output terminal 19
The d to 19f output the blink signal and the like input from the display control circuit 13.
次に動作について説明する。 Next, the operation will be described.
マイコン等の外付制御回路からポートレジスタ61の番
地を示すアドレスと、ポートレジスタ61に格納すべき値
が順次シリアル信号で入力制御回路3に入力すると、ポ
ートレジスタ61内に所定の値が格納される。When the address indicating the address of the port register 61 and the value to be stored in the port register 61 are sequentially input as serial signals to the input control circuit 3 from an external control circuit such as a microcomputer, a predetermined value is stored in the port register 61. It
ポートレジスタ61に所定の値が格納されると、ポート
出力制御回路19内の切換手段131が作動して、RGBの映像
信号を出力するポート出力端子19a〜19cが拡張ポート端
子に切り換わり、ポートレジスタ61に設定された値に応
じた出力を上記拡張ポート端子に出力する。When a predetermined value is stored in the port register 61, the switching means 131 in the port output control circuit 19 operates to switch the port output terminals 19a to 19c for outputting RGB video signals to the expansion port terminals, The output corresponding to the value set in the register 61 is output to the expansion port terminal.
第2図はこの切換手段131の具体例を詳細に示す図
で、図において131aはセレクタ、61aがポートレジスタ6
1内のポートの出力値を決定する出力エリア、61bがセレ
クタ131aの切換えを制御するフラグエリアである。FIG. 2 is a diagram showing a detailed example of the switching means 131, in which 131a is a selector and 61a is a port register 6.
An output area for determining the output value of the port in 1 and a flag area 61b for controlling switching of the selector 131a.
このような構成において例えば、セレクタ131aのセレ
クタ端子Sが‘1'の時RGBの映像信号を選択して出力
し、‘0'の時、ポートレジスタ61内の出力エリア61aの
格納値を選択して出力するようになっている。すなわ
ち、RGBの映像信号選択時は入力端子A1,A2,A3、出力エ
リア61aの格納値選択時は入力端子B1,B2,B3からの信号
を入力してポート出力端子19a〜19cに出力する。In such a configuration, for example, when the selector terminal S of the selector 131a is "1", the RGB video signal is selected and output, and when it is "0", the stored value of the output area 61a in the port register 61 is selected. Are output. That is, the signals from the input terminals A1, A2, A3 are selected when the RGB video signal is selected, and the signals from the input terminals B1, B2, B3 are input when the stored value of the output area 61a is selected and output to the port output terminals 19a to 19c.
従ってRGBの映像信号の出力が必要でない時はフラグ
エリア61bの値が‘1'となるような所定の値をポートレ
ジスタ61内に格納しておけばRGBのポート出力端子19a〜
19cは拡張ポート端子として出力エリア61aに設定された
値を出力することになる。Therefore, if it is not necessary to output the RGB video signal, if a predetermined value such that the value of the flag area 61b becomes '1' is stored in the port register 61, the RGB port output terminals 19a ...
19c outputs the value set in the output area 61a as an expansion port terminal.
以上説明したようにこの発明によれば、表示制御レジ
スタ内に所定の値を格納するポートレジスタを設け、か
つポート出力制御回路内に上記ポートレジスタに格納さ
れた値に基づいてRGBの映像信号を出力するポート出力
端子を上記ポートレジスタに格納された値に対応する値
を出力する拡張ポート端子に切り換える切換手段を設け
たので、RGBの出力が必要でない時はRGBの出力値を安定
させてノイズ要因の除去を図るとともに外付制御回路の
ポート出力のみではポート出力が不足する場合の拡張ポ
ート端子として使える効果がある。As described above, according to the present invention, a port register that stores a predetermined value is provided in the display control register, and an RGB video signal is generated based on the value stored in the port register in the port output control circuit. Since the switching means is provided to switch the output port output terminal to the expansion port terminal that outputs the value corresponding to the value stored in the above port register, when the RGB output is not necessary, stabilize the RGB output value and make noise. This has the effect of eliminating the cause and being usable as an expansion port terminal when the port output of the external control circuit is insufficient.
第1図はこの発明の一実施例を示す構成図、第2図は第
1図における切換手段の具体例の詳細な構成図、第3図
は従来の画面表示装置の構成図、第4図は従来の表示キ
ャラクタメモリ内の字体構成図である。 1……表示用発振回路、2……タイミングジェネレー
タ、3……入力制御回路、4……データ制御回路、5…
…アドレス制御回路、6……表示制御レジスタ、7……
表示用データメモリ、8……表示キャラクタメモリ、9
……同期信号切換回路、11……表示位置検出回路、13…
…表示制御回路、17……ビデオミキサー、18……ビデオ
信号発生回路、19……ポート出力制御回路、19a〜19f…
…ポート出力端子、61……ポートレジスタ、131……切
換手段、131a……セレクタ、61a……出力エリア、61b…
…フラグエリア。 なお図中、同一符号は同一又は相当する構成要素を示
す。1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a detailed block diagram of a concrete example of the switching means in FIG. 1, FIG. 3 is a block diagram of a conventional screen display device, and FIG. [Fig. 6] is a font configuration diagram in a conventional display character memory. 1 ... Display oscillation circuit, 2 ... Timing generator, 3 ... Input control circuit, 4 ... Data control circuit, 5 ...
… Address control circuit, 6 …… Display control register, 7 ……
Display data memory, 8 ... Display character memory, 9
...... Synchronization signal switching circuit, 11 …… Display position detection circuit, 13 ・ ・ ・
… Display control circuit, 17 …… Video mixer, 18 …… Video signal generation circuit, 19 …… Port output control circuit, 19a to 19f…
... Port output terminal, 61 ... Port register, 131 ... Switching means, 131a ... Selector, 61a ... Output area, 61b ...
… Flag area. In the drawings, the same reference numerals indicate the same or corresponding components.
Claims (1)
を表示させる画像表示装置において、 各種のタイミングの基準となる信号を発生する発振回路
と、上記発振回路の発振信号に基づいて各種のタイミン
グ信号を発生するタイミングジェネレータと、マイクロ
コンピュータ等の外付制御回路からの制御信号を受け入
れて処理する入力制御回路と、上記表示装置に写し出す
映像信号の同期信号を入力する同期信号切換回路と、こ
の同期信号をカウントして上記表示装置の表示位置を検
出する表示位置検出回路と、上記入力制御回路により処
理され上記表示装置に表示されるべき文字,パターンの
コードやブリンキング情報等の制御データを記憶する表
示用データメモリと、上記表示内容として表示される文
字の字体フォントを記憶する表示キャラクタメモリと、
上記表示位置検出回路からの位置検出信号により表示装
置上の所定の位置に表示内容を表示すべく所定の表示信
号及びR,G,BのRGB映像信号を出力する表示制御回路と、
上記表示信号を映像信号にミキシングするビデオミキサ
ーと、上記外付制御回路から上記入力制御回路に入力さ
れたデータを保持する表示制御レジスタと、上記RGB映
像信号をポート出力端子から出力するポート出力制御回
路とを備え、 かつ上記表示制御レジスタは、所定の値を格納するポー
トレジスタを有し、かつ上記ポート出力制御回路は、上
記ポートレジスタに格納された値に基づいて上記RGB映
像信号を出力するポート出力端子を上記ポートレジスタ
に格納された値に対応する値を出力する拡張ポート端子
に切り換える切換手段を有していることを特徴とする画
面表示装置。1. An image display device for displaying characters or patterns on a display device such as a cathode ray tube, and an oscillation circuit for generating a signal serving as a reference for various timings, and various timing signals based on the oscillation signal of the oscillation circuit. A timing generator for generating a signal, an input control circuit for receiving and processing a control signal from an external control circuit such as a microcomputer, a synchronization signal switching circuit for inputting a synchronization signal of a video signal projected on the display device, and this synchronization A display position detection circuit that counts signals to detect the display position of the display device, and stores control data such as characters, pattern codes and blinking information that are processed by the input control circuit and displayed on the display device. Display data memory and a display key that stores the font of the characters displayed as the above display contents. Character memory,
A display control circuit for outputting a predetermined display signal and R, G, B RGB video signals to display the display content at a predetermined position on the display device by the position detection signal from the display position detection circuit,
A video mixer that mixes the display signal into a video signal, a display control register that holds the data input to the input control circuit from the external control circuit, and a port output control that outputs the RGB video signal from a port output terminal. A circuit, the display control register has a port register for storing a predetermined value, and the port output control circuit outputs the RGB video signal based on the value stored in the port register. A screen display device comprising switching means for switching the port output terminal to an expansion port terminal for outputting a value corresponding to the value stored in the port register.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1021719A JP2502357B2 (en) | 1989-01-30 | 1989-01-30 | Screen display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1021719A JP2502357B2 (en) | 1989-01-30 | 1989-01-30 | Screen display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02201398A JPH02201398A (en) | 1990-08-09 |
JP2502357B2 true JP2502357B2 (en) | 1996-05-29 |
Family
ID=12062888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1021719A Expired - Fee Related JP2502357B2 (en) | 1989-01-30 | 1989-01-30 | Screen display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2502357B2 (en) |
-
1989
- 1989-01-30 JP JP1021719A patent/JP2502357B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH02201398A (en) | 1990-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0103982B1 (en) | Display control device | |
KR900017393A (en) | Picture-in-Picture Circuit Using Field Rate Synchronization | |
KR0167004B1 (en) | Single chip microcomputer incorporating picture display device | |
JP2502357B2 (en) | Screen display | |
JP2502358B2 (en) | Screen display | |
JPH05188922A (en) | Control system of screen display device | |
JPH03196094A (en) | Screen display device | |
JPH02224575A (en) | Screen display device | |
JPH02224583A (en) | Screen display device | |
JPH02202181A (en) | Screen display device | |
JPH02224581A (en) | Screen display device | |
JPH02224587A (en) | Screen display device | |
JPH02224589A (en) | Screen display device | |
JPH087549B2 (en) | Screen display | |
JPH02224585A (en) | Screen display device | |
JPH02224584A (en) | Screen display device | |
JPH02224586A (en) | Screen display device | |
JPH02202182A (en) | Screen display device | |
KR0163555B1 (en) | Method and apparatus for controlling osd of the image processing system | |
JP3291330B2 (en) | Character display device and microcomputer provided therewith | |
JPH0767048A (en) | Display controller | |
JPH02224576A (en) | Screen display device | |
JPH03263090A (en) | Picture display device | |
JPH02224578A (en) | Screen display device | |
JP2730603B2 (en) | On-screen display circuit of video display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |