JP2501581B2 - クロック信号同期装置 - Google Patents
クロック信号同期装置Info
- Publication number
- JP2501581B2 JP2501581B2 JP12611287A JP12611287A JP2501581B2 JP 2501581 B2 JP2501581 B2 JP 2501581B2 JP 12611287 A JP12611287 A JP 12611287A JP 12611287 A JP12611287 A JP 12611287A JP 2501581 B2 JP2501581 B2 JP 2501581B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- distant
- phase
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、概して電子回路に関し、特に遠方に位置す
る回路とローカル回路との間におけるデータ伝送に関す
る。更に具体的に、本発明は、種々のパラメータによつ
て受信するデータ・ビツトを連続的なクロツク信号のパ
ルス時間間隔以上に変動させる可能性があるデータ伝送
に関する。
る回路とローカル回路との間におけるデータ伝送に関す
る。更に具体的に、本発明は、種々のパラメータによつ
て受信するデータ・ビツトを連続的なクロツク信号のパ
ルス時間間隔以上に変動させる可能性があるデータ伝送
に関する。
［従来技術とその問題点］ 従来の低周波回路では、ケーブルの長さがほぼ固定し
た値にある限り、ローカル発振器に関連するデータ・ビ
ツトの変動が問題を起こす程のものではなかつた。しか
し、伝送するデータの周波数が高くなるに従つて、特に
遠方に位置する回路とローカル回路との間のケーブルの
長さがかなり大きな値となるとき、又はこの長さが変化
するときには、遠方のデータ源の周波数をローカル・ク
ロツクの周波数に連係させるように設計された手段が必
要であり、またローカル回路の設定及びローカル路の保
持時間の仕様から外れた結果ビツト誤りが発生しないよ
うに、ローカル信号源におけるデータのクロツキング
が、与えられた窓内でローカル・クロツクと常に一致す
るように作られる構成が必要である。
た値にある限り、ローカル発振器に関連するデータ・ビ
ツトの変動が問題を起こす程のものではなかつた。しか
し、伝送するデータの周波数が高くなるに従つて、特に
遠方に位置する回路とローカル回路との間のケーブルの
長さがかなり大きな値となるとき、又はこの長さが変化
するときには、遠方のデータ源の周波数をローカル・ク
ロツクの周波数に連係させるように設計された手段が必
要であり、またローカル回路の設定及びローカル路の保
持時間の仕様から外れた結果ビツト誤りが発生しないよ
うに、ローカル信号源におけるデータのクロツキング
が、与えられた窓内でローカル・クロツクと常に一致す
るように作られる構成が必要である。
従来の技術が採用している一つの解決方法は、ローカ
ル信号源から遠方信号源にクロツクを伝送して、データ
信号のクロツキングに用いることである。遠方信号源の
データ信号及びクロツクは、共にローカル信号源に戻さ
れるので、３本の伝送線が必要である。戻されるクロツ
ク及びデータのための伝送線は本質的に同一の長さとな
ることが必要である。同一でないときは、温度及び他の
パラメータが依然としてタイミングの問題を生ぜしめ
る。戻されたクロツクはローカル回路において、次のデ
ータ処理に用いられる。
ル信号源から遠方信号源にクロツクを伝送して、データ
信号のクロツキングに用いることである。遠方信号源の
データ信号及びクロツクは、共にローカル信号源に戻さ
れるので、３本の伝送線が必要である。戻されるクロツ
ク及びデータのための伝送線は本質的に同一の長さとな
ることが必要である。同一でないときは、温度及び他の
パラメータが依然としてタイミングの問題を生ぜしめ
る。戻されたクロツクはローカル回路において、次のデ
ータ処理に用いられる。
［発明の構成］ 本発明は、スレーブ発振器及び位相検出器を付加して
いるが、このスレーブ発振器は、ローカル・マスター発
振器と同一の周波数により動作するフエーズ・ロツクド
・ループの一部として含まれると共に、受信信号に対し
て連続的にかつ自動的にそのローカル・マスター・クロ
ツク信号の中心に合わす値に、受信信号に関連した位相
を保持することにより、第３の伝送線を省略するもので
ある。
いるが、このスレーブ発振器は、ローカル・マスター発
振器と同一の周波数により動作するフエーズ・ロツクド
・ループの一部として含まれると共に、受信信号に対し
て連続的にかつ自動的にそのローカル・マスター・クロ
ツク信号の中心に合わす値に、受信信号に関連した位相
を保持することにより、第３の伝送線を省略するもので
ある。
従つて、本発明の目的は、改良されたデータ同期回路
を提供することにある。
を提供することにある。
本発明の他の目的及び効果は、本発明のブロツク図を
示す図面と関連して発明の詳細な説明及び特許請求の範
囲により明らかとなるであろう。
示す図面と関連して発明の詳細な説明及び特許請求の範
囲により明らかとなるであろう。
［実施例］ 第１図において、マスター局部発振器10は、クロツク
を、第１のＤ型フリツプ・フロツプ12に供給し、またイ
ンバータ16により反転した後に第２のＤ型フリツプ・フ
ロツプ14にも供給するものとして示されている。データ
はローカル入力18から絶縁増幅器、即ち回路網20を介し
てＤ型フリツプ・フロツプ12の入力22に供給されてい
る。Ｄ型フリツプ・フロツプ12の出力は線24を介してＤ
型フリツプ・フロツプ14のＤ入力に供給されている。
を、第１のＤ型フリツプ・フロツプ12に供給し、またイ
ンバータ16により反転した後に第２のＤ型フリツプ・フ
ロツプ14にも供給するものとして示されている。データ
はローカル入力18から絶縁増幅器、即ち回路網20を介し
てＤ型フリツプ・フロツプ12の入力22に供給されてい
る。Ｄ型フリツプ・フロツプ12の出力は線24を介してＤ
型フリツプ・フロツプ14のＤ入力に供給されている。
線22及び線24上の信号は排他的論理和ゲート26に供給
されており、また線24上の信号と、Ｄ型フリツプ・フロ
ツプ14の出力端の信号とは共に排他的論理和ゲート28に
供給されている。線24上のデータ信号は、残りのローカ
ル回路が使用できる出力データとなる。積分回路30は排
他的論理和ゲート26,28の各出力を入力するように接続
されており、積分した後にこれを絶縁及び反転増幅器32
を介してスレーブ電圧制御発振器34の入力に供給してい
る。スレーブ電圧制御発振器34に入力された信号の振幅
は、周波数に影響し、当然の帰結として出力信号の位相
にも影響を及ぼしている。スレーブ電圧制御発振器34の
出力信号は線36を介して絶縁回路38に供給されている。
絶縁回路38の出力はケーブルの長さが未知である伝送線
40を介して更に絶縁回路42の入力端に伝送されている。
絶縁回路42の出力を用いて、絶縁回路42に接続された遠
方位置にあるＤ型フリツプ・フロツプ44をクロツキング
（クロツク駆動）している。線46を介してＤ型フリツプ
・フロツプ44にはデータ信号（遠方データ信号）が供給
されている。遠方位置からのデータ信号は、Ｄ型フリツ
プ・フロツプ44の出力から絶縁回路48を介して長さが未
知のデータ・リターン線50に供給されている。データ・
リターン線50は前述のローカル入力18に接続されてい
る。
されており、また線24上の信号と、Ｄ型フリツプ・フロ
ツプ14の出力端の信号とは共に排他的論理和ゲート28に
供給されている。線24上のデータ信号は、残りのローカ
ル回路が使用できる出力データとなる。積分回路30は排
他的論理和ゲート26,28の各出力を入力するように接続
されており、積分した後にこれを絶縁及び反転増幅器32
を介してスレーブ電圧制御発振器34の入力に供給してい
る。スレーブ電圧制御発振器34に入力された信号の振幅
は、周波数に影響し、当然の帰結として出力信号の位相
にも影響を及ぼしている。スレーブ電圧制御発振器34の
出力信号は線36を介して絶縁回路38に供給されている。
絶縁回路38の出力はケーブルの長さが未知である伝送線
40を介して更に絶縁回路42の入力端に伝送されている。
絶縁回路42の出力を用いて、絶縁回路42に接続された遠
方位置にあるＤ型フリツプ・フロツプ44をクロツキング
（クロツク駆動）している。線46を介してＤ型フリツプ
・フロツプ44にはデータ信号（遠方データ信号）が供給
されている。遠方位置からのデータ信号は、Ｄ型フリツ
プ・フロツプ44の出力から絶縁回路48を介して長さが未
知のデータ・リターン線50に供給されている。データ・
リターン線50は前述のローカル入力18に接続されてい
る。
以下に上記回路の作用を説明する。
Ｄ型フリツプ・フロツプ12,14は、排他的論理和ゲー
ト26,28、積分回路30及びスレーブ電圧制御発振器34と
の組合わせにより、チヤールズ・ホツゲ・ジユニア（Ch
arles,Hogge,Jr）に発行され、本発明の出願人に譲渡さ
れた米国特許第4,535,459号に説明されている位相検出
装置の要旨部分をなすものである。２つの信号（そのう
ちの１つの信号は整数の時間間隔点でランダムに遷移す
る）を検出するために用いる位相検出器はどのようなも
のでもよい。前記特許の位相検出装置は本発明の目的に
一致するよう動作しており、位相検出部分に関する詳細
な情報は前記特許を参照されたい。
ト26,28、積分回路30及びスレーブ電圧制御発振器34と
の組合わせにより、チヤールズ・ホツゲ・ジユニア（Ch
arles,Hogge,Jr）に発行され、本発明の出願人に譲渡さ
れた米国特許第4,535,459号に説明されている位相検出
装置の要旨部分をなすものである。２つの信号（そのう
ちの１つの信号は整数の時間間隔点でランダムに遷移す
る）を検出するために用いる位相検出器はどのようなも
のでもよい。前記特許の位相検出装置は本発明の目的に
一致するよう動作しており、位相検出部分に関する詳細
な情報は前記特許を参照されたい。
動作において、データは、Ｄ型フリツプ・フロツプ44
のクロツク端子（＞）に印加されるクロツク入力に関連
した時間間隔で、Ｄ型フリツプ・フロツプ44によつて示
された遠方信号線から供給される。データはデータ・リ
ターン線50を通過した後、Ｄ型フリツプ・フロツプ12の
入力、及び排他的論理和ゲート26の一方の入力に供給さ
れる。Ｄ型フリツプ・フロツプ12の出力は、マスター局
部発振器10が次のクロツクを発生するまで生起しない。
Ｄ型フリツプ・フロツプ12から線24上にその出力が供給
されると、排他的論理和ゲート26は積分回路30に出力を
供給する。マスター局部発振器10のクロツクがＤ型フリ
ツプ・フロツプ12に供給したデータ・ビツトの中心に来
ないときは、データ信号がＤ型フリツプ・フロツプ14を
介して更に転送されているので、排他的論理和ゲート26
の出力が排他的論理和ゲート28から供給された出力の幅
と異なる幅となる。これは、積分回路30の出力振幅を変
化させ、スレーブ電圧制御発振器34の周波数を変化させ
ることになる。スレーブ電圧制御発振器34の周波数変化
は、遠方位置にあるＤ型フリツプ・フロツプ44のクロツ
ク入力に戻されているクロツク信号の付勢時間を調整す
ることになり、これによつてマスター局部発振器10のク
ロツクがデータ・パルスの中心位置にて正確に生起する
まで、Ｄ型フリツプ・フロツプ12が受信するデータのタ
イミングを調整する。この時点で、Ｄ型フリツプ・フロ
ツプ12,14及びスレーブ電圧制御発振器34に関連する位
相検出器と、データ伝送チヤネルの伝送線40及びデータ
・リターン線50の２本の線と、遠方のＤ型フリツプ・フ
ロツプ44とを含むフエーズ・ロツクド・ループは、平衡
条件にあり、即ち安定状態にある。そのときはマスター
局部発振器10が残りの回路に供給されている線24上のデ
ータと同期するものとなる。これは、いうまでもなく、
本発明が目的とする機能である。先に説明したように、
この解決方法を用いることにより、マスター局部発振器
10のクロツク出力がデータの中心に自動的に設定され、
必要とする伝送線は従来技術の解決方法のうちの一つよ
り１本少ないものとなる。このようにして、フエーズ・
ロツクド・ループは自己補正及び自動的な中心設定を行
なう。スレーブ電圧制御発振器34の周波数ドリフトは補
償され、受信データにおける位相変化も補償される。従
つて、温度、電源の変動及び装置の経年変化に対して信
頼性のあるデータ伝送が保証される。
のクロツク端子（＞）に印加されるクロツク入力に関連
した時間間隔で、Ｄ型フリツプ・フロツプ44によつて示
された遠方信号線から供給される。データはデータ・リ
ターン線50を通過した後、Ｄ型フリツプ・フロツプ12の
入力、及び排他的論理和ゲート26の一方の入力に供給さ
れる。Ｄ型フリツプ・フロツプ12の出力は、マスター局
部発振器10が次のクロツクを発生するまで生起しない。
Ｄ型フリツプ・フロツプ12から線24上にその出力が供給
されると、排他的論理和ゲート26は積分回路30に出力を
供給する。マスター局部発振器10のクロツクがＤ型フリ
ツプ・フロツプ12に供給したデータ・ビツトの中心に来
ないときは、データ信号がＤ型フリツプ・フロツプ14を
介して更に転送されているので、排他的論理和ゲート26
の出力が排他的論理和ゲート28から供給された出力の幅
と異なる幅となる。これは、積分回路30の出力振幅を変
化させ、スレーブ電圧制御発振器34の周波数を変化させ
ることになる。スレーブ電圧制御発振器34の周波数変化
は、遠方位置にあるＤ型フリツプ・フロツプ44のクロツ
ク入力に戻されているクロツク信号の付勢時間を調整す
ることになり、これによつてマスター局部発振器10のク
ロツクがデータ・パルスの中心位置にて正確に生起する
まで、Ｄ型フリツプ・フロツプ12が受信するデータのタ
イミングを調整する。この時点で、Ｄ型フリツプ・フロ
ツプ12,14及びスレーブ電圧制御発振器34に関連する位
相検出器と、データ伝送チヤネルの伝送線40及びデータ
・リターン線50の２本の線と、遠方のＤ型フリツプ・フ
ロツプ44とを含むフエーズ・ロツクド・ループは、平衡
条件にあり、即ち安定状態にある。そのときはマスター
局部発振器10が残りの回路に供給されている線24上のデ
ータと同期するものとなる。これは、いうまでもなく、
本発明が目的とする機能である。先に説明したように、
この解決方法を用いることにより、マスター局部発振器
10のクロツク出力がデータの中心に自動的に設定され、
必要とする伝送線は従来技術の解決方法のうちの一つよ
り１本少ないものとなる。このようにして、フエーズ・
ロツクド・ループは自己補正及び自動的な中心設定を行
なう。スレーブ電圧制御発振器34の周波数ドリフトは補
償され、受信データにおける位相変化も補償される。従
つて、温度、電源の変動及び装置の経年変化に対して信
頼性のあるデータ伝送が保証される。
また、位相の中心設定機能は、伝送路に付加されるお
それのある付加的な遅延（例えば、元のチヤネルに障害
が検出され、元のチヤネルから保護チヤネルへ切り変え
たときにしばしば発生する）に対して回路全体を補償さ
せることを可能にさせるものである。更に、位相の中心
に自動設定する機能は、遠方の回路とローカル回路とを
相互接続する際に、従来技術による解決方法では必要と
された特別仕様のケーブルを付設することが不必要にな
つた。
それのある付加的な遅延（例えば、元のチヤネルに障害
が検出され、元のチヤネルから保護チヤネルへ切り変え
たときにしばしば発生する）に対して回路全体を補償さ
せることを可能にさせるものである。更に、位相の中心
に自動設定する機能は、遠方の回路とローカル回路とを
相互接続する際に、従来技術による解決方法では必要と
された特別仕様のケーブルを付設することが不必要にな
つた。
本発明に係る上記実施例は、565メガヘルツによるデ
ータ伝送に用いられたが、これよりも高い周波数であつ
ても動作することができる。
ータ伝送に用いられたが、これよりも高い周波数であつ
ても動作することができる。
本発明の概念をなす特定の実施例を示したが、本発明
は、説明した実施例により限定されることを意図するも
のではなく、特許請求の範囲の記載によつてのみ限定さ
れるものである。
は、説明した実施例により限定されることを意図するも
のではなく、特許請求の範囲の記載によつてのみ限定さ
れるものである。
第１図は本発明のクロツク信号同期装置のブロツク回路
図である。 ［符号の説明］ 10……マスター局部発振器 12,14,44……Ｄ型フリツプ・フロツプ 20……回路網 26,28……排他的論理和ゲート 30……積分回路 34……スレーブ電圧制御発振器 42……絶縁回路
図である。 ［符号の説明］ 10……マスター局部発振器 12,14,44……Ｄ型フリツプ・フロツプ 20……回路網 26,28……排他的論理和ゲート 30……積分回路 34……スレーブ電圧制御発振器 42……絶縁回路
Claims (1)
- 【請求項１】データ伝送距離及びデータ周波数が装置パ
ラメータの変動の通常範囲を越えて信頼性をもってデー
タを伝送することができないようなものになるデータ受
信位置と遠方データ源との間でデータを伝送する装置に
用いられるクロック信号同期装置において、 前記遠方データ源に設けられた、遠方データ信号を出力
する遠方データ手段（44,46）と、 前記データ受信位置に設けられた、マスター・クロック
信号を供給するマスター発信器手段（10）と、 前記データ受信位置に設けられた位相検出回路手段（1
2,14,16,26,28,30,32）と、 前記データ受信位置に設けられたスレーブ可変周波数発
振器手段（34）とを含み、 前記位相検出回路手段が、前記遠方データ手段に接続さ
れて前記遠方データ信号を受信し、前記マスター発振器
手段に接続されて前記マスター・クロック信号を受信
し、マスター・クロックに同期したローカル・データ信
号を出力し、 前記マスター・クロックに同期したローカル・データ信
号と前記受信された遠方データ信号との間の位相差を測
定し、該測定した位相差に従って制御信号を出力し、 前記スレーブ可変周波数発振器手段が、前記位相検出回
路手段に接続されて前記制御信号を受信し、周波数と位
相とが前記制御信号に応じて調整された出力クロック信
号を前記遠方データ手段に供給し、 前記スレーブ可変周波数発振器手段と前記遠方データ手
段と前記位相検出回路手段とがフェーズ・ロックド・ル
ープを形成することを特徴とするクロック信号同期装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/880,470 US4713830A (en) | 1986-06-30 | 1986-06-30 | Continuously variable synchronizer apparatus |
| US880470 | 1997-06-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6333030A JPS6333030A (ja) | 1988-02-12 |
| JP2501581B2 true JP2501581B2 (ja) | 1996-05-29 |
Family
ID=25376352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12611287A Expired - Lifetime JP2501581B2 (ja) | 1986-06-30 | 1987-05-25 | クロック信号同期装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4713830A (ja) |
| JP (1) | JP2501581B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943984A (en) * | 1988-06-24 | 1990-07-24 | International Business Machines Corporation | Data processing system parallel data bus having a single oscillator clocking apparatus |
| US5053649A (en) * | 1988-12-21 | 1991-10-01 | Ultra Network Technologies | Method and apparatus for high speed phase detection |
| US5252865A (en) * | 1991-08-22 | 1993-10-12 | Triquint Semiconductor, Inc. | Integrating phase detector |
| US6487420B1 (en) | 1999-10-15 | 2002-11-26 | Telefonaktiebolaget Lm Ericsson (Publ) | Adaptive rach power determination for mobile telecommunications user equipment unit |
| US8402303B2 (en) * | 2011-04-29 | 2013-03-19 | Seagate Technology Llc | Method for encoder frequency shift compensation |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3128465A (en) * | 1961-07-27 | 1964-04-07 | Nat Company Inc | Timing synchronization by radio frequency communication |
| US3588703A (en) * | 1967-05-01 | 1971-06-28 | Trw Inc | Phase synchronization system |
| US4602375A (en) * | 1982-06-11 | 1986-07-22 | Communications Satellite Corporation | Onboard clock correction by means of drift prediction |
| US4535459A (en) * | 1983-05-26 | 1985-08-13 | Rockwell International Corporation | Signal detection apparatus |
| JPS60105337A (ja) * | 1983-11-14 | 1985-06-10 | Nec Corp | デイジタル信号の伝送方式 |
| US4628461A (en) * | 1984-04-30 | 1986-12-09 | Advanced Micro Devices, Inc. | Phase detector |
-
1986
- 1986-06-30 US US06/880,470 patent/US4713830A/en not_active Expired - Fee Related
-
1987
- 1987-05-25 JP JP12611287A patent/JP2501581B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6333030A (ja) | 1988-02-12 |
| US4713830A (en) | 1987-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5432823A (en) | Method and circuitry for minimizing clock-data skew in a bus system | |
| US4782499A (en) | Automatic alignment of a synchronous data system using a local reference clock and external clock with an unknown delay between the two clocks | |
| US20010043098A1 (en) | Phase lock loop system and method | |
| US4651330A (en) | Multipoint data communications | |
| CN108881718B (zh) | 多组tdi cmos成像系统的同步控制方法 | |
| US5914963A (en) | Clock skew reduction | |
| JP2501581B2 (ja) | クロック信号同期装置 | |
| US7057430B2 (en) | Clock shaping device and electronic instrument using the same | |
| US5347227A (en) | Clock phase adjustment between duplicated clock circuits | |
| US6072846A (en) | Method and apparatus for distributing a clock signal to synchronous memory elements | |
| US6219395B1 (en) | Phase alignment of frames in computer telephony busses | |
| EP0695487B1 (en) | Composite clock signal | |
| US5418496A (en) | Serial data clock recovery circuit using dual oscillator circuit | |
| US5430746A (en) | Method of and circuitry for detecting synchronism failure of two word sequences | |
| JP2000196570A (ja) | データ伝送装置 | |
| JPH03503352A (ja) | 無線トランシーバ | |
| US4975594A (en) | Frequency detector circuit | |
| KR100280418B1 (ko) | 위상비교회로 | |
| JPH04178047A (ja) | スキュー補償方式 | |
| KR920003362B1 (ko) | 미세 위상차 보정회로 및 보정 방법 | |
| KR100287946B1 (ko) | 타이밍/주파수 공급기의 클럭동기 장치 및 방법 | |
| JPH0542209B2 (ja) | ||
| JPH0720173A (ja) | ケーブル長検出回路 | |
| JP2678172B2 (ja) | 時刻データ受信装置および時刻修正装置 | |
| GB1125959A (en) | Communication system |