JP2024519369A - ソース接続されたフィールド板を備えた電界効果トランジスタ - Google Patents

ソース接続されたフィールド板を備えた電界効果トランジスタ Download PDF

Info

Publication number
JP2024519369A
JP2024519369A JP2023571532A JP2023571532A JP2024519369A JP 2024519369 A JP2024519369 A JP 2024519369A JP 2023571532 A JP2023571532 A JP 2023571532A JP 2023571532 A JP2023571532 A JP 2023571532A JP 2024519369 A JP2024519369 A JP 2024519369A
Authority
JP
Japan
Prior art keywords
field plate
source
contact
electrical connection
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023571532A
Other languages
English (en)
Inventor
ボーテ、カイル
フィッシャー、ジェレミー
キング、マット
グゥオ、ジア
ムー、キアンリー
シェパード、スコット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/325,666 external-priority patent/US11749726B2/en
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2024519369A publication Critical patent/JP2024519369A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

トランジスタ・デバイスは、半導体層と、半導体層上のソース・コンタクト及びドレイン・コンタクトと、ソース・コンタクトとドレイン・コンタクトとの間の半導体層上のゲート・コンタクトと、ゲート・コンタクトとドレイン・コンタクトとの間の半導体層の上のフィールド板とを含む。トランジスタ・デバイスは、フィールド板とソース・コンタクトとの間にあり、且つトランジスタ・デバイスの活性領域の外側にある第１の電気接続部と、フィールド板とソース・コンタクトとの間の第２の電気接続部とを含む。

Description

本出願は、２０２０年１０月２７日に出願された「ＦＩＥＬＤ ＥＦＦＥＣＴ ＴＲＡＮＳＩＳＴＯＲ ＷＩＴＨ ＡＴ ＬＥＡＳＴ ＰＡＲＴＩＡＬＬＹ ＲＥＣＥＳＳＥＤ ＦＩＥＬＤ ＰＬＡＴＥ」と題する米国出願第１７／０８１，４７６号の一部継続出願である、２０２１年５月２０日に出願された米国出願第１７／３２５，６６６号の優先権を主張するものであり、その開示の全体は参照により本明細書に組み込まれる。
本開示は、トランジスタ構造、特にフィールド板を含む電界効果トランジスタに関する。
シリコン（Ｓｉ）及びヒ化ガリウム（ＧａＡｓ）等の狭いバンドギャップの半導体材料は、低電力の半導体デバイス、Ｓｉの場合は低周波数用途の半導体デバイスに広く使用されている。しかしながら、これらの半導体材料は、例えば、バンドギャップが相対的に小さく（室温でＳｉが１．１２ｅＶ、ＧａＡｓが１．４２）、降伏電圧が相対的に小さいため、高電力及び／又は高周波数の用途には、あまり適さないことがある。
高電力、高温、及び／又は高周波数の用途及びデバイスへの関心から、広いバンドギャップの半導体材料、例えば、炭化ケイ素（室温で４Ｈ－ＳｉＣが３．２ｅＶ）及びＩＩＩ族窒化物（例えば、室温でＧａＮが３．３６ｅＶ）が注目されている。これらの材料は、ＧａＡｓ及びＳｉよりも高い電界破壊強度、及び高い電子飽和速度を有することができる。
高電力及び／又は高周波数の用途で特に興味深いデバイスは、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ：ｍｏｄｕｌａｔｉｏｎ ｄｏｐｅｄ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）としても知られる、高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。ＨＥＭＴデバイスでは、異なるバンドギャップ・エネルギーを有する２つの半導体材料のヘテロ接合で２次元電子ガス（２ＤＥＧ：ｔｗｏ－ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｒｏｎ ｇａｓ）が形成され得、この場合に、より小さいバンドギャップの材料は、より広いバンドギャップの材料よりも電子親和力が高い。２ＤＥＧは、ドープされない小さいバンドギャップの材料の蓄積層であり、例えば、１０１３キャリア／ｃｍ２を超える相対的に高いシート電子濃度を含むことができる。加えて、より広いバンドギャップの半導体に由来する電子は、２ＤＥＧに転移することがあり、イオン化された不純物の散乱が低減するため、相対的に高い電子移動度が可能になる。このような相対的に高いキャリア濃度とキャリア移動度との組合せは、ＨＥＭＴに相対的に大きい相互コンダクタンスを与えることができ、高周波数用途のための金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ：ｍｅｔａｌ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）を超える性能上の優位性をもたらすことができる。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製造されたＨＥＭＴは、相対的に高い絶縁破壊電界、相対的に広いバンドギャップ、相対的に大きい伝導帯域オフセット、及び／又は相対的に高い飽和電子ドリフト速度等の材料特性の組合せのために、大量のＲＦ電力を生成できる。２ＤＥＧにおける電子の大部分が、ＡｌＧａＮにおける分極に起因することがある。
フィールド板は、マイクロ波周波数でのＧａＮベースのＨＥＭＴの性能を向上させるために使用され、フィールド板のないデバイスよりも性能が向上している。多くのフィールド板アプローチでは、フィールド板がチャネルのドレイン側の頂にある状態で、フィールド板をトランジスタのソースに接続することを伴った。これにより、トランジスタのゲート－ドレイン側の電界が低減し、それによって降伏電圧が増加し、高電界捕捉効果を低減することができる。しかしながら、ゲート－ドレイン間フィールド板を備えたトランジスタの中には、特にゲートのソース側の電界が重要になるクラスＣ（又はそれより高いクラス）の動作で、相対的に信頼性の低い性能を示す可能性がある。
図１は、例えば、ＧａＮベースのＨＥＭＴデバイスであってもよい電界トランジスタ・デバイス１０の金属化のいくつかの部分の平面図である。図２Ａは、図１の線Ａ－Ａに沿ったトランジスタ・デバイス１０の一部の断面図であり、図２Ｂは、図１の線Ｂ－Ｂに沿ったトランジスタ・デバイス１０の一部の断面図である。
図１を参照すると、トランジスタ・デバイス１０の金属部分は、ソース過剰金属化部４２及びドレイン過剰金属化部４４を含む。１つのゲート（又はゲート）２６は、ソース過剰金属化部４２とドレイン過剰金属化部４４との間にある。フィールド板４０は、ゲート２６とドレイン過剰金属化部４４との間にある。フィールド板４０は、ゲート２６に部分的に重なる。フィールド板４０は、ゲート２６の上を横切ってソース過剰金属化部４２に接触する複数の金属ストラップ２５によってソース・コンタクト２２に接続される。
図１、図２Ａ及び図２Ｂを参照すると、炭化ケイ素基板１２上にＧａＮチャネル層１６が形成され、チャネル層１６上にＡｌＧａＮ障壁層１８が形成される。２次元電子ガス（２ＤＥＧ）２０は、障壁層１８に隣接するチャネル層１６に生じる。ソース・コンタクト２２及びドレイン・コンタクト２４は、チャネル層１６上に形成される。２ＤＥＧ２０の伝導率は、ソース・コンタクト２２とドレイン・コンタクト２４との間の障壁層１８上に形成されたゲート２６に電圧を印加することによって変調される。図２Ａ及び図２Ｂに示すように、ゲート２６は、ゲート２６が、表面誘電体層２５を通って延びる相対的に狭い接触領域において障壁層１８に接触するマッシュルーム構成又はＴトップ構成を有してもよい。
トランジスタ・デバイス１０は、ソース・コンタクト２２に接続されたフィールド板４０を含む。フィールド板４０は、層間誘電体層２１によってゲート２６から離隔され、層間誘電体層２１及び表面誘電体層２５によって障壁層１８から離隔されている。フィールド板４０は、ゲート２６の上方に、且つ横方向にドレイン２４に向かって延びる。
上述したように、フィールド板４０は、ゲート２６の上を横切って、ソース・コンタクト２２に接触するソース過剰金属化部４２に接触する複数のストラップ３５によって、ソース・コンタクト２２に接続される。フィールド板４０をソース・コンタクト２２に接続することにより、ゲート－ドレイン間静電容量（Ｃｇｄ：ｇａｔｅ－ｔｏ－ｄｒａｉｎ ｃａｐａｃｉｔａｎｃｅ）を低減し、結果として、デバイスの利得を高めることができる。ゲート－ドレイン間静電容量Ｃｇｄを低減することに加えて、フィールド板４０の存在により、デバイスの線形性を改善し、且つ／又は静電容量のドレイン・バイアス依存性を低減できる。しかしながら、フィールド板４０をソース過剰金属化部４２に接続する複数のストラップ３５を使用することにより、デバイスのゲート－ドレイン間静電容量Ｃｇｄ及び／又はドレイン－ソース間静電容量Ｃｄｓが不必要に増加することがある。
米国特許第６８４９８８２号明細書 米国特許第７２３０２８４号明細書 米国特許第７５０１６６９号明細書 米国特許第７１２６４２６号明細書 米国特許第７５５０７８３号明細書 米国特許第７５７３０７８号明細書 米国特許出願公開第２００５／０２５３１６７号明細書 米国特許出願公開第２００６／０２０２２７２号明細書 米国特許出願公開第２００８／０１２８７５２号明細書 米国特許出願公開第２０１０／０２７６６９８号明細書 米国特許出願公開第２０１２／００４９９７３号明細書 米国特許出願公開第２０１２／０１９４２７６号明細書 米国特許第９８４７４１１号明細書
トランジスタ・デバイスは、半導体層と、半導体層上のソース・コンタクト及びドレイン・コンタクトと、ソース・コンタクトとドレイン・コンタクトとの間の半導体層上のゲート・コンタクトと、ゲート・コンタクトとドレイン・コンタクトとの間の半導体層の上のフィールド板とを含む。トランジスタ・デバイスは、フィールド板とソース・コンタクトとの間にあり、且つトランジスタ・デバイスの活性領域の外側にある第１の電気接続部と、フィールド板とソース・コンタクトとの間の第２の電気接続部とを含む。フィールド板とソース・コンタクトとの間の第１の電気接続部は、ゲート・コンタクトの上を横切らない。
トランジスタ・デバイスは、ソース・コンタクトと電気的に接触しているソース金属化部を含んでもよく、第１の電気接続部は、ループにおいてデバイスの活性領域の外側に延びてソース金属化部に接触するフィールド板延長部を含んでもよい。
いくつかの実施例では、トランジスタ・デバイスは、ソース・コンタクトと電気的に接触しているソース金属化部を含み、第２の電気接続部は、ゲートの上のフィールド板からソース金属化部まで延びるストラップを含む。
いくつかの実施例では、第２の電気接続部は、第１の電気接続部とは反対側のゲートの端から０から５００ミクロンの間に位置してもよい。第２の電気接続部は、第１の電気接続部とは反対側のゲートの端から１０から５０ミクロンの間に位置してもよく、いくつかの実施例では、第２の電気接続部は、第１の電気接続部とは反対側のゲートの端から約２０ミクロンに位置してもよい。
第２の電気接続部は、デバイスの活性領域の外側に形成されてもよく、ゲートの上を横切らなくてもよい。
いくつかの実施例では、トランジスタ・デバイスは、ソース・コンタクトと電気的に接触しているソース金属化部を含んでもよく、第２の接続部は、ループにおいてデバイスの活性領域の外側に延びてソース金属化部に接触するフィールド板延長部を含んでもよい。第１の電気接続部及び第２の電気接続部は、ソース金属化工程の一部として形成されてもよい。
いくつかの実施例では、フィールド板とソース・コンタクトとの間の第２の電気接続部は、ゲートの上のフィールド板からトランジスタ・デバイスの活性領域内のソース金属化部まで延びる複数のストラップを含む。
いくつかの実施例では、フィールド板は、第１のフィールド板を含み、トランジスタ・デバイスは、ゲート・コンタクトとドレイン・コンタクトとの間の半導体層の上の第２のフィールド板と、第２のフィールド板とソース・コンタクトとの間の第３の電気接続部であって、トランジスタ・デバイスの活性領域の外側にある第３の電気接続部と、第２のフィールド板とソース・コンタクトとの間の第４の電気接続部とをさらに含む。
いくつかの実施例では、第２のフィールド板とソース・コンタクトとの間の第３の電気接続部は、ゲート・コンタクトの上を横切らない。例えば、トランジスタ・デバイスは、ソース・コンタクトと電気的に接触しているソース金属化部を含んでもよく、第３の電気接続部は、ループにおいてデバイスの活性領域の外側に延びてソース金属化部と接触するフィールド板延長部を含んでもよい。
いくつかの実施例では、トランジスタ・デバイスは、ソース・コンタクトと電気的に接触しているソース金属化部を含み、第４の電気接続部は、ゲートの上の第２のフィールド板からソース金属化部まで延びるストラップを含む。
いくつかの実施例によるトランジスタ・デバイスを形成する方法は、半導体層を設けることと、半導体層上にソース・コンタクト及びドレイン・コンタクトを形成することと、ソース・コンタクトとドレイン・コンタクトとの間の半導体層上にゲート・コンタクトを形成することと、ゲート・コンタクトとドレイン・コンタクトとの間の半導体層の上にフィールド板を形成することと、フィールド板とソース・コンタクトとの間に第１の電気接続部を形成することであって、第１の電気接続部は、トランジスタ・デバイスの活性領域の外側にある、第１の電気接続部を形成することと、フィールド板とソース・コンタクトとの間に第２の電気接続部を形成することとを含む。
いくつかの実施例によるトランジスタ・デバイスは、半導体層と、半導体層上のソース・コンタクト及びドレイン・コンタクトと、ソース・コンタクトとドレイン・コンタクトの間の半導体層上のゲート・コンタクトと、ゲート・コンタクトとドレイン・コンタクトの間の半導体層の上のフィールド板とを含む。トランジスタ・デバイスは、フィールド板とソース・コンタクトとの間にあり、且つトランジスタ・デバイスの活性領域の外側にある第１の電気接続部と、フィールド板とソース・コンタクトとの間にあり、且つデバイスの活性領域内にある第２の電気接続部とを含む。
従来の高電子移動度トランジスタ・デバイスの金属化パターンの概略平面図である。 図１に示すトランジスタ・デバイスの概略断面図である。 図１に示すトランジスタ・デバイスの概略断面図である。 いくつかの実施例によるトランジスタ・デバイスの金属化パターンの概略平面図である。 いくつかの実施例によるトランジスタ・デバイスの金属化パターンの概略平面図である。 いくつかの実施例によるトランジスタ・デバイスの金属化パターンの概略平面図である。 図３Ａのトランジスタ・デバイスの概略断面図である。 図３Ａのトランジスタ・デバイスの概略断面図である。 さらなる実施例によるトランジスタ・デバイスの概略断面図である。 様々な実施例による図５Ａのトランジスタ・デバイスの概略平面図である。 様々な実施例による図５Ａのトランジスタ・デバイスの概略平面図である。 様々な実施例による図５Ａのトランジスタ・デバイスの概略平面図である。 様々な実施例による図５Ａのトランジスタ・デバイスの概略平面図である。 さらなる実施例によるトランジスタ・デバイスの概略断面図である。 さらなる実施例によるトランジスタ・デバイスの概略断面図である。 さらなる実施例によるトランジスタ・デバイスの概略断面図である。 いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す概略断面図である。 いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す概略断面図である。 いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す概略断面図である。 いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す概略断面図である。 いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す概略断面図である。 いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す概略断面図である。 いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す概略断面図である。 いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す概略断面図である。 フィールド板とソースとの間の活性領域の外側にループ接続部を有し、第２の（ストラップ）接続部がある場合とない場合のデバイスについて、シミュレートされたＳ２１及びＳ１２パラメータを示す。 フィールド板とソースとの間の活性領域の外側にループ接続部を有し、第２の（ストラップ）接続部がある場合とない場合のデバイスについて、シミュレートされたＳ２１及びＳ１２パラメータを示す。 いくつかの実施例によるトランジスタ・デバイスを形成する動作を示すブロック図である。 実施例によるトランジスタ・デバイスを組み込んだＲＦトランジスタ増幅器が使用されてもよい多重増幅器回路の概略ブロック図である。 実施例によるトランジスタ・デバイスを組み込んだＲＦトランジスタ増幅器が使用されてもよい多重増幅器回路の概略ブロック図である。 実施例によるトランジスタ・デバイスを組み込んだＲＦトランジスタ増幅器が使用されてもよい多重増幅器回路の概略ブロック図である。 いくつかの実施例によるモノリシック・マイクロ波集積回路ＲＦトランジスタ増幅器の概略平面図である。 いくつかの実施例によるＲＦトランジスタ・デバイスがパッケージされてＲＦトランジスタ増幅器を提供する一実例の方法を示す概略断面図である。 いくつかの実施例によるＲＦトランジスタ・デバイスがパッケージされてＲＦトランジスタ増幅器を提供する別の実例の方法を示す概略断面図である。
本発明概念の実施例は、次に、添付の図面と関連して説明する。本明細書に記載のいくつかの実施例は、ゲートと自己整列され、いくつかの実施例では、フィールド板が垂直方向にゲートと重ならないようにゲートから横方向に離隔されたフィールド板を含むトランジスタ・デバイスを提供する。いくつかの実施例では、フィールド板は、凹状領域において障壁層に向かって凹状である。さらなる実施例では、フィールド板は、デバイスのゲートの上を横切らない接続部によって、デバイスの活性エリアの外側でソースに接続されてもよい。
本明細書では序数の用語である第１、第２、第３等を使用して様々な要素を記述することがあるが、これらの要素はこれらの用語によって制限されるべきではないことも理解される。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本開示の範囲から逸脱することなく、第１の要素は第２の要素と呼ぶこともでき、同様に、第２の要素は第１の要素と呼ぶこともできる。
さらに、「下」又は「底」並びに「上」又は「頂」等の相対的な用語は、図面に例示するように、ある要素と別の要素との関係を説明するために本明細書において使用されてもよい。相対的な用語は、図面に描かれた配向に加えて、デバイスの異なる配向を包含することを意図されていることが理解される。例えば、図面のうちの１つにおけるデバイスが反転された場合、ある要素の「下」側にあると説明された特徴部は、その要素の「上」側に配向される。例示的な用語「下」は、したがって、デバイスの特定の配向に応じて、下及び上の配向の両方を説明できる。同様に、図面のうちの１つにおけるデバイスが反転された場合、他の要素の「下に」又は「下方」と説明された要素は、他の要素の「上方に」配向される。したがって、例示的な用語「下に」又は「下方」は、上と下との配向の両方を説明できる。
本明細書における本開示の説明に使用される専門用語は、特定の実施例のみを説明することを目的としたものであり、本開示を限定することは意図されない。本開示の説明及び添付の特許請求の範囲で使用されているように、単数形「ａｎ」及び「ｔｈｅ」は、文脈が明確に別段の定めをしない限り、複数形も含むことが意図される。本明細書で使用される用語「及び／又は」は、関連する列挙された項目のうちの１つ又は複数の任意且つ全ての可能な組合せを指し、且つ包含することも理解される。用語「備える」及び「備えている」は、本明細書において使用されるとき、記載されたステップ、動作、特徴、要素、及び／又は構成要素の存在を指定するが、１つ又は複数の他のステップ、動作、特徴、要素、構成要素、及び／又はそれらの群の存在又は追加を排除するものではないことがさらに理解される。
本開示の実施例は、本開示の理想化された実施例の概略図である断面図を参照して本明細書で説明される。そのため、例えば製造技術及び／又は公差の結果としての、図示の形状からの変動が予想される。したがって、本開示の実施例は、本明細書に例示される領域の特定の形状に限定されるものとして解釈されるべきではなく、例えば製造から生じる形状の逸脱を含むものとする。図面に例示される領域は本質的に概略的であり、それらの形状は、デバイスの領域の実際の形状を示すことが意図されるものではなく、明確に別段の記述をしない限り、開示の範囲を限定することが意図されるものではない。さらに、概略的な理由から、以下の図面において直線、水平、又は垂直に見える線は、多くの場合、傾斜、湾曲、非水平、又は非垂直である。さらに、要素の厚さは本質的に概略的であることを意味している。
別に定義されていない限り、技術用語及び科学用語を含む、本開示の実施例を開示する際に使用される全ての用語は、関連技術の当業者によって一般的に理解されるのと同じ意味を有し、本開示の時点で知られている特定の定義に必ずしも限定されない。したがって、これらの用語は、そのような時点の後に作成される同等の用語を含むことができる。さらに、一般的に使用される辞書で定義されているような用語は、本明細書及び関連技術の文脈においてそれらの意味と一致する意味を有すると解釈されるべきであることがさらに理解される。
図１に関して上述したように、ソースが接続されたフィールド板を含む従来のトランジスタ・デバイスでは、フィールド板は、デバイスのゲートの上を横切る複数のストラップによってソース・コンタクトに接続されてもよい。フィールド板をソース・コンタクトに接続すると、ゲート－ドレイン間静電容量（Ｃｇｄ）が低減することがあるが、フィールド板４０をソースに接続するために複数のストラップ２５を使用すると、デバイスのゲート－ドレイン間静電容量Ｃｇｄ及び／又はドレイン－ソース間静電容量Ｃｄｓが不必要に増加することがある。加えて、複数のストラップが存在することにより、デバイスの折点周波数が低減することがある。
いくつかの実施例は、フィールド板とソース・コンタクトとの間の少なくとも１つの接続部がデバイスの活性領域の外側に作られる、ソースが接続されたフィールド板を含む電界効果トランジスタ・デバイスを提供し、これは、デバイスのゲート－ドレイン間静電容量Ｃｇｄ及び／又はドレイン－ソース間静電容量Ｃｄｓをさらに低減できる。すなわち、フィールド板１４０は、接続部がゲート金属の上を横切らないように、デバイスの活性エリアの外側で少なくとも１つの接続部によってソース・コンタクト１２２に接続されてもよい。
例えば、図３Ａは、いくつかの実施例による電界効果トランジスタ・デバイス１００の金属化パターンの一部の平面図である。金属化パターンは、ソース過剰金属化部１４２、ドレイン過剰金属化部１４４、ゲート１２６及びフィールド板１４０を含む。トランジスタ・デバイス１００の活性領域１３０は、図４Ａに示されるソース１２２、ゲート１２６及びドレイン１２４のコンタクトの位置によって画定される。ソース過剰金属化部１４２は、伝導性ビア１４３によってソース・コンタクト１２２に接続され、ドレイン過剰金属化部１４４は、伝導性ビア１４５によってドレイン・コンタクト１２４に接続される。ソース及びドレイン・コンタクト１２２、１２４は、ＩＩＩ族窒化物ベースの材料に対してオーム抵抗コンタクトを形成できるＴｉＡｌＮ等の金属を含んでもよい。ソース及びドレイン過剰金属化部は、例えば、銅、コバルト、金、及び／又は複合金属を含む金属又は他の伝導性の高い材料を使用して形成されてもよい。ゲート１２６は、窒化物ベースの半導体材料、例えば、Ｎｉ、Ｐｔ、ＮｉＳｉｘ、Ｃｕ、Ｐｄ、Ｃｒ、ＴａＮ、Ｗ、及び／又はＷＳｉＮにショットキー・コンタクトを作ることができる金属を含んでもよい。
ゲート１２６は、「ゲート指状部」と呼ぶことができる。デバイスの「活性領域」は、概して、ソース領域とドレイン領域との間に電気チャネルが形成され、且つデバイスのオン状態動作中にチャネル層１１６を通して電気伝導が生じるデバイスのエリアを指す。
図３Ａに示すように、フィールド板１４０とソース過剰金属化部１４２との間の第１の接続部は、デバイスの活性領域１３０の外側に作られる。特に、いくつかの実施例では、伝導性フィールド板延長部１４０は、（ゲート１２６の上を横切るのではなく）ゲート１２６の金属化部の第１の端１２６Ａの周りのループにおいて活性領域１３０の外側でフィールド板１４０から延びて、ゲート１２６の上を横切らずにソース過剰金属化部１４２に接触する。
第２の接続部が、ゲート１２６の第２の端１２６Ｂの近くでゲート１２６の上を横切る伝導性ストラップ１３５によって、フィールド板１４０とソース過剰金属化部１４２との間に作られる。ストラップ１３５は、第１の接続部とは反対側のゲート１２６の端１２６Ｂから約０ミクロンから５００ミクロンの間に位置づけられてもよい。いくつかの実施例では、ストラップ１３５は、ゲート１２６の端１２６Ｂから約１０ミクロンから５０ミクロンの間に位置づけられてもよく、特定の実施例では、ストラップ１３５は、ゲート１２６の端１２６Ｂから約２０ミクロンに位置づけられてもよい。
ストラップ１３５は、フィールド板１４０と同じ金属化部の一部として形成されてもよい。
ストラップ１３５の接続部は、デバイスのソース－フィールド板間インダクタンス（ＬＳ－ＦＰ）を低減するのに役立つことができ、これは、活性領域１３０の外側でフィールド板１４０とソース金属化部１４２との間に単一のループ接続部のみが作られる場合、不必要に高くなることがある。
この配置により、低いソース－フィールド板間インダクタンスを維持しながら、デバイスのゲート－ドレイン間静電容量Ｃｇｄ及び／又はドレイン－ソース間静電容量Ｃｄｓを低減できる。これにより、デバイスの切替周波数応答、並びにＦＥＴの安定性及び電力－折点周波数トレードオフを改善できる。活性領域の単一のストラップ、及び活性領域の外側のループ接続部を含む、図３Ａに示す配置は、５０ミクロンから５００ミクロンの範囲のゲート長に使用されてもよい。ゲート長が５００ミクロンより大きい場合、低いソース－フィールド板間インダクタンスを維持するために、ゲート長が５００ミクロン追加されるごとに、追加の活性領域ストラップが必要とされることがある。
いくつかの実施例では、トランジスタ・デバイス１００は、フィールド板１４０とソース過剰金属化部との間の複数の伝導性ストラップ接続部を含んでもよい。例えば、図３Ｂは、トランジスタ・デバイス１００’が、フィールド板１４０とソース過剰金属化部１４２との間に第１の伝導性ストラップ接続部１３５－１、及びフィールド板１４０とソース過剰金属化部１４２との間に第２の伝導性ストラップ接続部１３５－２を含む、いくつかの実施例による電界効果トランジスタ・デバイス１００’の金属化パターンの一部の平面図である。
図３Ｃは、フィールド板１４０が、ゲート１２６の両端の周りに延びるループ接続部によってソース過剰金属化部１４２に接続される、さらなる実施例によるトランジスタ・デバイス１００”の金属化パターンを示す。特に、金属化パターンは、ゲート１２６の金属化部の第１の端１２６Ａの周りの第１のループにおいてフィールド板１４０の第１の端から延びて、ゲート１２６の上を横切らずに、ソース過剰金属化部１４２に接触する第１のフィールド板延長部１４０Ａ、及びゲート１２６の金属化部の第２の端１２６Ｂの周りの第２のループにおいてフィールド板１４０の第２の端から延びて、ゲート１２６の上を横切らずに、ソース過剰金属化部１４２に接触する第２のフィールド板延長部１４０Ｂを含む。したがって、図３Ｃに例示された実施例は、デバイスの活性領域内でフィールド板１４０とソース過剰金属化部１４２との間に伝導性ストラップ接続部を含まない。
図３Ｃに例示された実施例は、所与のゲート長に対して幾分大きいチップ面積を使用できるが、ゲート１２６の上を横切るいかなるストラップ接続部も有することを避ける。
ゲート１２６及びフィールド板１４０は、図３Ａ～図３Ｃでは、横方向に離隔されているものとして例示されているが、いくつかの実施例では、フィールド板１４０は、横方向にゲート１２６と重なってもよく、その場合、フィールド板１４０及びゲート１２６は、重なるエリアにおいて誘電体層によって分離されてもよいことが認識される。
図４Ａ及び図４Ｂは、図３Ａに示されたトランジスタ・デバイス１００の部分の、それぞれ、断面線Ａ－Ａ及びＢ－Ｂに沿った概略断面図である。
図４Ａ及び図４Ｂを参照すると、いくつかの実施例によるトランジスタ・デバイスが例示されている。特に、図４Ａ及び図４Ｂは、基板１１２上に形成された高電子移動度トランジスタ１００を例示する。基板１１２上にチャネル層１１６が形成され、チャネル層１１６上に障壁層１１８が形成される。
ソース・コンタクト１２２及びドレイン・コンタクト１２４は、チャネル層１１６上に形成される。ゲート１２６は、ソース・コンタクト１２２とドレイン・コンタクト１２４との間の障壁層１１８上に形成される。図４Ａ及び図４Ｂに示すように、ゲート２６は、表面誘電体層１２５を通って延びるゲート開口１６２内で、表面誘電体層１２５を通って延びるゲート１２６の凹状接触部分１２７の相対的に狭い接触領域において、ゲート１２６が障壁層１１８に接触するマッシュルーム構成又はＴトップ構成を有してもよい。
表面誘電体層１２５は、表面誘電体層１２５を通って延びて、障壁層１１８を露出させるフィールド板開口１６４も含む。
いくつかの実施例では、基板１１２は炭化ケイ素を含み、チャネル層１１６はＧａＮを含み、障壁層はＡｌＧａＮを含む。しかしながら、他の材料又は材料の組合せを使用できることが認識される。さらに、チャネル層１１６及び／又は障壁層１１８は、０≦ｘ≦１のＡｌｘＧａ１－ｘＮ等の合金を含んでもよい。さらに、ＨＥＭＴデバイスが例示されるが、デバイス１００は、金属－半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ：ｊｕｎｃｔｉｏｎ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ：ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）等の別型のトランジスタ・デバイスであってもよいことが認識される。
デバイス１００は、図３に関連して上述したようにデバイスの活性領域の外側の接続部を介してソース・コンタクト１２２に接続されるフィールド板１４０を含む。上述したように、いくつかの実施例では、フィールド板１４０とソース・コンタクト１２２との間の少なくとも１つの接続部は、ゲート１２６の上を横切らない。
フィールド板１４０は、層間誘電体層１２１によってゲート１２６から横方向に離隔され、図１に示された構造におけるようにゲート１２６の上に、それを越えて延びることはなく、段差の被覆率が不十分で、フィールド板の金属化部に亀裂が生じることがある。フィールド板１４０は、デバイスの活性領域の外側（並びに図４Ａ及び図４Ｂに示される平面の外側）でソース・コンタクト１２２に電気的に接続される。
ゲート１２６と同様に、フィールド板１４０は、マッシュルーム構成又はＴトップ構成を有してもよく、この構成は、中央の凹状部分１４３、及び凹状部分１４３から横方向に延びる１つ又は複数の翼部分を備えて、部分的に凹状である。いくつかの実施例では、フィールド板１４０は、ソース・コンタクト１２２に向かって横方向に延びるソース側翼１４６、及びドレイン・コンタクト１２４に向かって横方向に延びるドレイン側翼１４８を含む。
フィールド板１４０は、概して、層間誘電体層１２１及び表面誘電体層１２５によって、障壁層１１８から垂直方向に離隔される。フィールド板１４０の翼部と障壁層１１８との間の距離は、層間誘電体層１２１と表面誘電体層１２５との合計厚さに一致する。フィールド板１４０は、フィールド板開口１６４の上方の凹状部分１４３を含み、この凹状部分は、フィールド板開口１６４の上方の領域内で、層間誘電体層１２１の厚さのみに等しい距離ｄ１だけ、障壁層１１８から垂直方向に離隔される。
層間誘電体層１２１及びフィールド板１４０の上に不動態化層１３２が形成され、不動態化層１３２の上に電界誘電体層１３４が形成される。不動態化層１３２は、層間誘電体層１２１によって埋められていない、フィールド板１４０とゲート１２６との間の間隙を埋めてもよい。
表面誘電体層１２５、層間誘電体層１２１、不動態化層１３２及び電界誘電体層１３４は、窒化ケイ素、酸化ケイ素、酸窒化ケイ素、酸化アルミニウム若しくは他の原子層堆積膜、又は酸化物－窒化物－酸化物層等の多層絶縁体構造のうちの１つ又は複数の層を含んでもよい。特定の実施例では、表面誘電体層１２５及び層間誘電体層１２１は窒化ケイ素を含み、不動態化層１３２は酸窒化ケイ素を含み、電界誘電体層１３４は窒化ケイ素を含む。
いくつかの実施例では、フィールド板１４０の凹状部分１４３と障壁層１１８との間の距離は、約６０ｎｍから約３００ｎｍの間であり得、及びいくつかの実施例では約１００ｎｍから約２００ｎｍの間であり得る。本明細書に記載のフィールド板１４０の一部を凹ませることにより、ゲート－ドレイン間静電容量Ｃｇｄを減少させることができ、これにより、デバイスを使用して作られる増幅器の効率、線形性、利得、及び／又は帯域幅を増加させることができる。さらに、エッチング工程を使用して、フィールド板１４０の凹状部分１４３の箇所を画定する表面誘電体層１２５にフィールド板開口１６４を形成することにより、凹状部分１４３の位置づけに対する正確な制御を得ることができ、これにより、デバイスの電気的特性に対するより正確な制御も得ながら、デバイスの工程の再現性及び製造可能性を改善できる。
フィールド板１４０をゲート１２６から横方向に分離することは（例えば、フィールド板１４０及びゲート１２６を重ねないことによって）、ゲートからドレインまでのフィードバック静電容量を遮断するフィールド板１４０の能力を改善することによって、デバイスのゲート－ドレイン間静電容量Ｃｇｄ及び／又はドレイン－ソース間静電容量Ｃｄｓを低減することもできる。すなわち、フィールド板１４０及びゲート１２６を重ねることは、利点を追加することもなく、寄生容量を追加することになる。
図５Ａは、さらなる実施例によるトランジスタ・デバイス２００の概略断面図であり、図５Ｂ及び図５Ｃは、様々な実施例による図５Ａのトランジスタ・デバイス２００の概略平面図である。特に、トランジスタ・デバイス２００は、複数のソースが接続されたフィールド板、すなわち、第１のフィールド板２４０－１及び第２のフィールド板２４０－２を含む。
図５Ｂを参照すると、いくつかの実施例では、第１のフィールド板２４０－１及び第２のフィールド板２４０－２の両方が、デバイス２００の活性領域１３０の外側でループにおいて延びるフィールド板延長部２４０Ａ、及びデバイス２００の活性領域１３０内のゲート１２６を横切って延びるストラップ接続部２３５によって、ソース金属化部１４２に接続される。第１のフィールド板２４０－１及び第２のフィールド板２４０－２のいずれか又は両方は、１つ又は複数の絶縁層を介して伝導性ビア（図示せず）によってストラップ接続部２３５に接続されてもよい。
図５Ｃは、さらなる実施例によるデバイス２００Ｃを例示する。図５Ｃを参照すると、いくつかの実施例では、第１のフィールド板２４０－１及び第２のフィールド板２４０－２の両方は、ゲート１２６の一端１２６Ａでのデバイス２００Ｃの活性領域１３０の外側でループにおいて延びる第１のフィールド板延長部２４０Ａ、及びゲート１２６の反対側の端１２６Ｂでのデバイス２００Ｃの活性領域１３０の外側でループにおいて延びる第２のフィールド板延長部２４０Ｂによってソース金属化部１４２に接続される。
いくつかの実施例では、フィールド板２４０－１、２４０－２の一方又は両方が、ソース金属化部１４２の代わりにゲート１２６に接続されてもよい。例えば、図５Ｄを参照すると、いくつかの実施例では、デバイス２００Ｄにおいて、第１のフィールド板２４０－１は、デバイス２００Ｄの活性領域１３０の外側で第１のループにおいて延びるフィールド板延長部２４０Ａ－１によって、及びデバイス２００Ｄの活性領域１３０内でストラップ接続部２３５－１によって、ゲート１２６に接続されてもよい。第２のフィールド板２４０－２は、第１のフィールド板延長部２４０Ａ－１の外側で第２のループにおいて延びるフィールド板延長部２４０Ａ－２、並びにデバイス２００Ｄの活性領域１３０内で第１のフィールド板２４０－１及びゲート１２６を横切って延びるストラップ接続部２３５－２によって、ソース金属化部１４２に接続される。
ストラップ接続部２３５－１は、１つ又は複数の絶縁層を通る伝導性ビア（図示せず）によって第１のフィールド板２４０－１及び／又はゲート１２６に接続されてもよい。同様に、ストラップ接続部２３５－２は、１つ又は複数の絶縁層を通る伝導性ビア（図示せず）によって、第２のフィールド板２４０－２及び／又はソース金属化部１４２に接続されてもよい。
図５Ｅは、さらなる実施例によるデバイス２００Ｅを例示する。図５Ｅを参照すると、いくつかの実施例では、第１のフィールド板２４０－１は、デバイス２００の活性領域１３０の外側で第１のループにおいて延びるフィールド板延長部２４０Ａ－１によって、及びデバイス２００Ｅの活性領域１３０内でストラップ接続部２３５－１によって、ゲート１２６に接続されてもよい。第２のフィールド板２４０－２は、デバイス２００Ｅの活性領域１３０内で第１のフィールド板２４０－１及びゲート１２６を横切って延びる第１のストラップ接続部２３５－２及び第２のストラップ接続部２３５－３によって、ソース金属化部１４２に接続される。
ゲート１２６及びフィールド板２４０－１、２４０－２は、図５Ａ～図５Ｅには横方向に離隔されているとして例示されているが、いくつかの実施例では、第２のフィールド板２４０－２が第１のフィールド板２４０－１と重なってもよく、且つ／又は第１のフィールド板２４０－１は横方向にゲート１２６と重なってもよく、金属化層は、重なるエリアにおいて誘電体層によって分離されていることが認識される。
ストラップ接続部２３５－１は、１つ又は複数の絶縁層を通る伝導性ビア（図示せず）によって第２のフィールド板２４０－２及び／又はゲート１２６に接続されてもよい。同様に、ストラップ接続部２３５－２、２３５－３は、１つ又は複数の絶縁層を通る伝導性ビア（図示せず）によって第１のフィールド板２４０－１及び／又はゲート１２６に接続されてもよい。
図５Ｆは、さらなる実施例によるデバイス２００Ｆを例示する。図５Ｆは、図５Ａに示されたＨＥＭＴデバイス２００に類似したＨＥＭＴデバイス２００Ｆを例示する（同様の参照符号は同様の要素を指す）が、デバイス２００Ｆでは、第１のフィールド板２４０－１も第２のフィールド板２４０－２も凹状ではない。すなわち、第１のフィールド板２４０－１も第２のフィールド板２４０－２も図５Ａに示すように凹状部分１４３を含んでいない。第１のフィールド板２４０－１及び第２のフィールド板２４０－２は両方とも、層間誘電体層１２１上に形成される。
図５Ｇは、図５Ａに示されたＨＥＭＴデバイス２００に類似したＨＥＭＴデバイス２００Ｇを例示する（同様の参照番号は同様の要素を指す）が、デバイス２００Ｇでは、第２の層間誘電体層２２５（ＳｉＮ、ＳｉＯｘ、ＳｉＯＮ等を含んでもよい）が、第１のフィールド板２４０－１及び層間誘電体層１２１上に形成され、第２のフィールド板２４０－２は、第２の層間誘電体層２２５上に形成される。図５Ｆに例示される実施例では、第２のフィールド板２４０－２は、垂直方向に第１のフィールド板２４０－１と重なる。
図５Ｈは、図５Ｇに示されたＨＥＭＴデバイス２００に類似したＨＥＭＴデバイス２００Ｈを例示する（同様の参照番号は同様の要素を指す）が、デバイス２００Ｈでは、第２のフィールド板２４０－２は、第１のフィールド板２４０－１から横方向に離隔される（すなわち、第２のフィールド板２４０－２は、垂直方向に第１のフィールド板２４０－１と重ならない）。
図５Ｆ～図５Ｈ（及びその他）に示された変形例は、図５Ａに示されたデバイスに対して単独で又は共に作られてもよいことが認識される。
図５Ａ又は図５Ｆ～図５Ｈに例示されたデバイス構造のうちのいずれかでは、フィールド板２４０－１、２４０－２のいずれか又は両方は、デバイスの活性領域１３０の外側に延びる１つ又は複数のフィールド板延長部２４０Ａ、２４０Ｂ、及び／又はデバイスの活性領域１３０内でゲート１２６を横切って延びる１つ又は複数のストラップ接続部２３５によって、ソース金属化部１４２及び／又はゲート１２６に接続されてもよい。いくつかの実施例では、フィールド板２４０－１、２４０－２のうちの一方のみが、デバイスの活性領域１３０の外側に延びるフィールド板延長部によってソース金属化部１４２及び／又はゲート１２６に接続されてもよく、一方、他方のフィールド板は、デバイスの活性領域１３０内でゲート１２６を横切って延びる１つ又は複数のストラップ接続部２３５によって、ソース金属化部１４２、ゲート１２６及び／又は他のフィールド板に接続されてもよい。
２つのフィールド板は、図５Ａ～図５Ｈに例示した実施例に例示されているが、追加のフィールド板が設けられてもよく、そのような追加のフィールド板は、デバイスの活性領域の外側に延びる１つ又は複数のループ接続部及び／又はデバイスの活性領域を横切って延びる１つ又は複数のストラップ接続部によって、ソース・コンタクト１２２への接続部を含んでもよいことが認識される。このような追加のフィールド板は、１つ又は複数の追加の誘電体層によってゲート１２６及び／又はフィールド板２４０－１、２４０－２から分離されてもよい。
図６Ａ～図６Ｈは、いくつかの実施例によるフィールド板を含むトランジスタ・デバイスを製造する動作を示す断面図である。
図６Ａを参照すると、チャネル層１１６及び障壁層１１８が形成される基板１１２が設けられる。予備表面誘電体層１２５’は、障壁層１１８上に形成される。フォトレジスト層５２は、予備表面誘電体層１２５’上に形成され、パターンが形成されて、その内部に２つの開口部５４、５６を形成する。
図６Ｂを参照すると、予備表面誘電体層１２５’は、例えば反応性イオン・エッチング又は誘導結合プラズマを使用して、２つの開口部５４、５６を通して選択的にエッチングされ、その内部に２つの対応する開口部１５４、１５６を形成する。
図６Ｃを参照すると、犠牲誘電体層１６５が、予備表面誘電体層１２５’の上を覆って堆積されて開口部１５４、１５６を埋める。犠牲誘電体層１６５は、予備表面誘電体層１２５’と同じ材料で形成されてもよい。例えば、犠牲誘電体層１６５及び予備表面誘電体層１２５’は両方とも、窒化シリコンで形成されてもよい。
図６Ｄを参照すると、犠牲誘電体層１６５は、例えば反応性イオン・エッチング又は誘導結合プラズマ１６７を使用して、異方的にエッチングされ、予備表面誘電体層１２５’の開口部１５４の内面上の側面部分１６６以外の、及び予備表面誘電体層１２５’の開口部１５６の内面上の側面部分１６８以外の、犠牲誘電体層１６５の部分が除去され、図６Ｅに示すように、丸くされた又ははすに切られた縁辺を有するゲート開口１６２及びフィールド板開口１６４が形成される。予備表面誘電体層１２５’は、側面部分１６６、１６８と共に、障壁層１１８上に表面誘電体層１２５を一緒に形成する。側面部分１６６が存在する状態では、ゲート開口１６２の幅は、約２５０ｎｍであってもよい。
図６Ｆを参照すると、金等の金属が堆積され、パターンが形成されて表面誘電体層１２５上にマッシュルーム又はＴトップ・ゲート１２６が形成される。ゲート１２６の凹状接触部分は、ゲート開口１６２を通って延びて、障壁層１１８に接触する。次いで、層間誘電体層１２１が、表面誘電体層１２５及びゲート１２６の上を覆って堆積される。層間誘電体層１２１は、フィールド板開口１６４を通って延びて、障壁層１１８に接触する。
図６Ｇを参照すると、金等の金属が、次いで、フィールド板開口１６４の上方の層間誘電体層１２１上に堆積され、パターンが形成されてフィールド板１４０が形成される。フィールド板１４０は、上述した動作によってゲート１２６に自己整列され得る。
図６Ｈを参照すると、ＳｉＯＮの層等の不動態化層１３２が、フィールド板１４０及び層間誘電体層１２１の上に形成される。最後に、窒化ケイ素等の電界誘電体層１３４が、不動態化層１３２の上に形成される。
図７及び図８は、フィールド板とソースとの間の活性領域の外側にループ接続部を有し、且つ、第２の（ストラップ）接続部を備える（曲線７０２）及び備えない（曲線７０４）デバイスについてシミュレートされたＳ２１（位相及び大きさ）及びＳ１２（大きさ）のパラメータを例示する。これらの曲線は、第２の接続部が省略された場合、デバイス性能が変わることを例示する。
図９は、いくつかの実施例によるトランジスタ・デバイスを形成する動作を示すブロック図である。図９及び図６Ａ～図６Ｈを参照すると、いくつかの実施例によるトランジスタ・デバイスを形成する方法は、半導体層を設ける（ブロック９０２）、半導体層上にソース・コンタクト及びドレイン・コンタクトを形成する（ブロック９０４）、ソース・コンタクトとドレイン・コンタクトとの間の半導体層上にゲート・コンタクトを形成する（ブロック９０６）、及びゲート・コンタクトとドレイン・コンタクトとの間の半導体層の上にフィールド板を形成する（ブロック９０８）ことを含む。
本方法は、フィールド板とソース・コンタクトとの間に第１の電気接続部を形成し、第１の電気接続部は、トランジスタ・デバイスの活性領域の外側にあり（ブロック９１０）、フィールド板とソース・コンタクトとの間に第２の電気接続部を形成する（ブロック９１２）ことをさらに含む。
トランジスタ・デバイスは、ソース・コンタクトと電気的に接触しているソース金属化部を含んでもよく、第１の電気接続部は、ループにおいてデバイスの活性領域の外側に延びて、ソース金属化部に接触するフィールド板延長部を含んでもよい。
いくつかの実施例では、トランジスタ・デバイスは、ソース・コンタクトと電気的に接触しているソース金属化部を含み、第２の電気接続部は、ゲートの上のフィールド板からソース金属化部まで延びるストラップを含む。
いくつかの実施例では、第２の電気接続部は、第１の電気接続部とは反対側のゲートの端から０から５００ミクロンの間に位置してもよい。第２の電気接続部は、第１の電気接続部とは反対側のゲートの端から１０から５０ミクロンの間に位置してもよく、いくつかの実施例では、第２の電気接続部は、第１の電気接続部とは反対側のゲートの端から約２０ミクロンに位置してもよい。
第２の電気接続部は、デバイスの活性領域の外側に形成されてもよく、ゲートの上を横切らなくてもよい。
いくつかの実施例では、トランジスタ・デバイスは、ソース・コンタクトと電気的に接触しているソース金属化部を含んでもよく、第２の接続部は、ループにおいてデバイスの活性領域の外側に延びて、ソース金属化部に接触するフィールド板延長部を含んでもよい。第１の電気接続部及び第２の電気接続部は、ソース金属化工程の一部として形成されてもよい。
本明細書に記載のトランジスタ・デバイスは、多種多様な異なる周波数帯域で動作する増幅器に使用されてもよい。いくつかの実施例では、本明細書に記載のトランジスタ・デバイスを組み込んだＲＦトランジスタ増幅器は、１ＧＨｚよりも大きい周波数で動作するように構成されてもよい。他の実施例では、ＲＦトランジスタ増幅器は、２．５ＧＨｚよりも大きい周波数で動作するように構成されてもよい。さらに他の実施例では、ＲＦトランジスタ増幅器は、３．１ＧＨｚよりも大きい周波数で動作するように構成されてもよい。さらに追加の実施例では、ＲＦトランジスタ増幅器は、５ＧＨｚよりも大きい周波数で動作するように構成されてもよい。いくつかの実施例では、ＲＦトランジスタ増幅器は、２．５～２．７ＧＨｚ、３．４～４．２ＧＨｚ、５．１～５．８ＧＨｚ、１２～１８ＧＨｚ、１８～２７ＧＨｚ、２７～４０ＧＨｚ若しくは４０～７５ＧＨｚの周波数帯域、又はその副部分のうちの少なくとも１つで動作するように構成されてもよい。
本発明概念の実施例は、ＨＥＭＴデバイスに関して上で論じたが、本明細書に記載の発明概念は、ＭＯＳＦＥＴ、ＤＭＯＳトランジスタ、及び／又は横方向拡散ＭＯＳ（ＬＤＭＯＳ：ｌａｔｅｒａｌｌｙ ｄｉｆｆｕｓｅｄ ＭＯＳ）トランジスタ等の他型の半導体デバイスに適用されてもよいことが理解される。
本明細書に記載のトランジスタ・デバイスを組み込んだＲＦトランジスタ増幅器は、独立型ＲＦトランジスタ増幅器及び／又は複数のＲＦトランジスタ増幅器に使用できる。いくつかの実施例によるＲＦトランジスタ増幅器が、複数の増幅器を含む用途においてどのように使用できるかの実例を、図１０Ａ～図１０Ｃを参照して論じる。
図１０Ａを参照すると、電気的に直列に接続された、前置増幅器１０１０及び主増幅器１０３０を含む、ＲＦトランジスタ増幅器１０００Ａが概略的に例示されている。図１０Ａに示すように、ＲＦトランジスタ増幅器１０００Ａは、ＲＦ入力１００１、前置増幅器１０１０、段間インピーダンス整合ネットワーク１０２０、主増幅器１０３０、及びＲＦ出力１００２を含む。段間インピーダンス整合ネットワーク１０２０は、例えば、前置増幅器１０１０の出力と主増幅器１０３０の入力との間のインピーダンス整合を改善する回路を形成するために、任意の適切な構成で配設されたインダクタ及び／又はコンデンサを含んでもよい。図１０Ａには示されていないが、ＲＦトランジスタ増幅器１０００Ａは、ＲＦ入力１００１と前置増幅器１０１０との間に介在する入力整合ネットワーク、及び／又は主増幅器１０３０とＲＦ出力１００２との間に介在する出力整合ネットワークをさらに含んでもよい。実施例によるＲＦトランジスタ増幅器は、前置増幅器１０１０及び主増幅器１０３０のいずれか又は両方を実装するために使用されてもよい。
図１０Ｂを参照すると、ＲＦ入力１００１と、一対の前置増幅器１０１０－１、１０１０－２と、一対の段間インピーダンス整合ネットワーク１０２０－１、１０２０－２と、一対の主増幅器１０３０－１、１０３０－２と、ＲＦ出力１００２とを含むＲＦトランジスタ増幅器１０００Ｂが概略的に例示されている。分割器１００３及び結合器１００４も設けられている。（電気的に直列に接続されている）前置増幅器１０１０－１と主増幅器１０３０－１とは、（電気的に直列に接続されている）前置増幅器１０１０－２と主増幅器１０３０－２と電気的に並列に配設されている。図９ＡのＲＦトランジスタ増幅器１０００Ａと同様に、ＲＦトランジスタ増幅器１０００Ｂは、ＲＦ入力１００１と前置増幅器１０１０－１、１０１０－２との間に介在する入力整合ネットワーク、及び／又は主増幅器１０３０－１、１０３０－２とＲＦ出力１００２との間に介在する出力整合ネットワークをさらに含んでもよい。
図１０Ｃに示すように、いくつかの実施例によるＲＦトランジスタ増幅器は、ドハティ（Ｄｏｈｅｒｔｙ）増幅器を実装するためにも使用できる。当該技術分野において知られているように、ドハティ増幅回路は、第１及び第２（又は以上の）の電力結合増幅器を含む。第１の増幅器は、「主」増幅器又は「キャリア」増幅器と呼ばれ、第２の増幅器は、「ピーキング（ｐｅａｋｉｎｇ）」増幅器と呼ばれる。２つの増幅器のバイアスは異なる場合がある。例えば、１つの一般的なドハティ増幅器実装において、主増幅器は、クラスＡＢ又はクラスＢ増幅器を備えてもよく、一方、ピーキング増幅器は、クラスＣ増幅器であってもよい。ドハティ増幅器は、飽和状態から後退した電力レベルで動作する場合、バランス増幅器よりも効率的に動作することができる。ドハティ増幅器に入力されるＲＦ信号は、（例えば、直交カプラを使用して）分割され、２つの増幅器の出力が結合される。主増幅器が最初に（すなわち、より低い入力電力レベルで）オンになるように構成されており、そのために、主増幅器のみがより低い電力レベルで動作する。入力電力レベルが飽和に向かって増加すると、ピーキング増幅器がオンになり、入力ＲＦ信号が、主増幅器とピーキング増幅器との間で分割される。
図１０Ｃに示すように、ドハティＲＦトランジスタ増幅器１０００Ｃは、ＲＦ入力１００１と、入力分割器１００３と、主増幅器１０４０と、ピーキング増幅器１０５０と、出力結合器１００４と、ＲＦ出力１００２とを含む。ドハティＲＦトランジスタ増幅器１０００Ｃは、ピーキング増幅器１０５０の入力での９０°変圧器１００７と、主増幅器１０４０の入力での９０°変圧器１００５とを含み、任意選択で、入力整合ネットワーク及び／又は出力整合ネットワーク（図示せず）を含んでもよい。主増幅器１０４０及び／又はピーキング増幅器１０５０は、実施例による上述のＲＦトランジスタ増幅器のいずれかを使用して実装できる。
実施例によるＲＦトランジスタ増幅器は、個別デバイスとして形成されてもよく、又はモノリシック・マイクロ波集積回路（ＭＭＩＣ：Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）の一部として形成されてもよい。ＭＭＩＣとは、特定の機能のための回路の全てが単一の半導体チップに集積されている、無線周波数及び／又はマイクロ波周波数の信号で動作する集積回路を指す。実例のＭＭＩＣデバイスは、全て共通の基板上に実装される、関連する整合回路、給電ネットワーク等を含む、トランジスタ増幅器である。ＭＭＩＣトランジスタ増幅器は、通常は、並列に接続された複数の単位セルＨＥＭＴトランジスタを含む。
上記実施例の特徴について多くの変形が可能である。本発明の実施例に使用できる特徴を有するトランジスタ構造は、出願人による特許文献１～１３に開示され、その各々の内容は、その全体が参照により本明細書に完全に組み込まれる。
図１１は、本発明概念の実施例によるＭＭＩＣ ＲＦトランジスタ増幅器４００の平面図である。図１１に示すように、ＭＭＩＣ ＲＦトランジスタ増幅器４００は、パッケージ４１０内に収容された集積回路チップ４３０を含む。パッケージ４１０は、集積回路チップ４３０を囲み、且つ保護する保護ハウジングを備えてもよい。パッケージ４１０は、例えば、セラミック材料で形成されてもよい。
パッケージ４１０は、入力リード線４１２及び出力リード線４１８を含む。入力リード線４１２は、例えば、半田付けにより、入力リード線パッド４１４に実装されてもよい。１つ又は複数の入力接合線４２０は、入力リード線パッド４１４を集積回路チップ４３０上の入力接合パッドに電気的に接続してもよい。集積回路チップ４３０は、入力給電ネットワーク４３８、入力インピーダンス整合ネットワーク４５０、第１のＲＦトランジスタ増幅器段４６０、中間インピーダンス整合ネットワーク４４０、第２のＲＦトランジスタ増幅器段４６２、出力インピーダンス整合段４７０、及び出力給電ネットワーク４８２を含む。
パッケージ４１０は、例えば、半田付けによって出力リード線パッド４１６に接続される出力リード線４１８をさらに含む。１つ又は複数の出力接合線４９０は、出力リード線パッド４１６を集積回路チップ４３０上の出力接合パッドに電気的に接続してもよい。第１のＲＦトランジスタ増幅器段４６０及び／又は第２のＲＦトランジスタ増幅器段４６２は、本発明概念の実施例によるＲＦトランジスタ増幅器のいずれかを使用して実装されてもよい。
本発明概念の実施例によるＲＦトランジスタ増幅器は、多種多様な異なる周波数帯域で動作するように設計されてもよい。いくつかの実施例では、これらのＲＦトランジスタ増幅器ダイは、０．６～２．７ＧＨｚ、３．４～４．２ＧＨｚ、５．１～５．８ＧＨｚ、１２～１８ＧＨｚ、１８～２７ＧＨｚ、２７～４０ＧＨｚ又は４０～７５ＧＨｚの周波数帯域又はその副部分のうちの少なくとも１つで動作するように構成されてもよい。本発明概念の実施例による技術は、１０ＧＨｚ以上の周波数で動作するＲＦトランジスタ増幅器に対して特に有利であり得る。
図１２Ａ及び図１２Ｂは、本発明概念の実施例によるＲＦトランジスタ増幅器デバイスを含むいくつかの実例のトランジスタ増幅器パッケージを例示する概略断面図である。
図１２Ａは、パッケージされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器６００Ａの概略側面図である。図１２Ａに示すように、パッケージされたＲＦトランジスタ増幅器６００Ａは、開放空洞パッケージ６１０ＡにパッケージされたＲＦトランジスタ増幅器ダイ１００を含む。パッケージ６１０Ａは、金属ゲート・リード線６２２Ａ、金属ドレイン・リード線６２４Ａ、金属サブマウント６３０、側壁６４０及び蓋６４２を含む。
サブマウント６３０は、パッケージ６００Ａの熱管理を助けるように構成された材料を含んでもよい。例えば、サブマウント６３０は、銅及び／又はモリブデンを含んでもよい。いくつかの実施例では、サブマウント６３０は、複数の層から構成され、且つ／又はビア／相互接続部を含んでもよい。例示的な実施例では、サブマウント６３０は、芯モリブデン層を備え、そのいずれかの主表面に銅張合層を有する多層銅／モリブデン／銅金属フランジであってもよい。いくつかの実施例では、サブマウント６３０は、リード線フレーム又は金属スラグの一部である金属ヒートシンクを含んでもよい。側壁６４０及び／又は蓋６４２は、いくつかの実施例では絶縁材料で形成されてもよく、又は絶縁材料を含んでもよい。例えば、側壁６４０及び／又は蓋６４２は、セラミック材料で形成されてもよく、又はセラミック材料を含んでもよい。
いくつかの実施例では、側壁６４０及び／又は蓋６４２は、例えば、Ａｌ２Ｏ３で形成されてもよい。蓋６４２は、エポキシ接着剤を使って側壁８４０に接着されてもよい。側壁６４０は、例えば、ろう付けを介してサブマウント６３０に取り付けられてもよい。ゲート・リード線６２２Ａ及びドレイン・リード線６２４Ａは、側壁６４０を通して延びるように構成されてもよいが、本発明概念の実施例はこれに限定されない。
ＲＦトランジスタ増幅器ダイ１００は、金属サブマウント６３０、セラミック側壁６４０及びセラミック蓋６４２によって画定された空気充填空洞６１２における金属サブマウント６３０の上面に実装される。ＲＦトランジスタ増幅器ダイ１００のゲート端子及びドレイン端子は、半導体層構造１５０の頂面上にあり得、一方、ソース端子は、半導体層構造１５０の底面上にある。
ゲート・リード線６２２Ａは、１つ又は複数の接合線６５４によってＲＦトランジスタ増幅器ダイ１００のゲート端子に接続されてもよい。同様に、ドレイン・リード線６２４Ａは、１つ又は複数の接合線６５４によってＲＦトランジスタ増幅器ダイ１００のドレイン端子に接続されてもよい。ソース端子は、例えば、伝導性ダイ取付材料（図示せず）を使用して金属サブマウント６３０に実装されてもよい。金属サブマウント６３０は、ソース端子１３６に電気的に接続してもよく、また、ＲＦトランジスタ増幅器ダイ１００で発生する熱を散逸する熱散逸構造として機能してもよい。
熱は、主に、相対的に高い電流密度が、例えば、単位セル・トランジスタ１０２のチャネル領域において発生するＲＦトランジスタ増幅器ダイ１００の上部分で発生する。この熱は、ソース・ビア１４６及び半導体層構造１５０を介してソース端子に、次いで金属サブマウント６３０に転移され得る。
図１２Ｂは、別のパッケージされたＩＩＩ族窒化物ベースのＲＦトランジスタ増幅器６００Ｂの概略側面図である。ＲＦトランジスタ増幅器６００Ｂは、異なるパッケージ６１０Ｂを含む点でＲＦトランジスタ増幅器６００Ａと異なる。パッケージ６１０Ｂは、金属サブマウント６３０、並びに金属ゲート・リード線６２２Ｂ及びドレイン・リード線６２４Ｂを含む。ＲＦトランジスタ増幅器６００Ｂは、ＲＦトランジスタ増幅器ダイ１００、リード線６２２Ｂ、６２４Ｂ、及び金属サブマウント６３０を少なくとも部分的に囲むプラスチックのオーバーモールド６６０も含む。
ＲＦトランジスタ増幅器６００Ｂの他の構成要素は、ＲＦトランジスタ増幅器６００Ａの同様の番号の構成要素と同じであってもよいので、それらのさらなる説明は省略する。本発明概念の実施例は、窒化ガリウムベースのＲＦトランジスタ増幅器に関して上述したが、本発明概念の実施例は、それらに限定されるものではないことが認識される。例えば、上述したトランジスタは、切替え用途及び他の用途では電力トランジスタとしても使用できる。
本発明概念の実施例は、本発明概念の実施例が示されている添付図面を参照して上述した。しかしながら、本発明概念は、多くの異なる形態で具体化されてもよく、本明細書に記載される実施例に限定されるものとして解釈されるべきではない。むしろ、これらの実施例は、この開示が徹底的且つ完全であり、本発明概念の範囲を当業者に完全に伝えるように提供される。同様の番号は、全体を通して同様の要素を指す。本明細書及び図では、２つの部分からなる参照番号（すなわち、１００－１等のダッシュで分離された２つの番号）を使用して、同様の要素を識別できる。このような２つの部分からなる参照番号が採用されるとき、完全な参照符号は、要素の特定の例を指すために使用されてもよく、一方、参照符号の第１の部分は、要素を総称するために使用されてもよい。
第１、第２等の用語は、本明細書において様々な要素を説明するために使用されることがあるが、これらの要素は、これらの用語によって限定されるべきではないことが理解される。これらの用語は、ある要素を別の要素と区別するためにのみ使用される。例えば、本発明概念の範囲を逸脱することなく、第１の要素を第２の要素と呼び、同様に、第２の要素を第１の要素と呼ぶこともできる。本明細書で使用されるように、用語「及び／又は」は、関連する列挙された項目のうちの１つ又は複数の任意の組合せ及び全ての組合せを含む。本明細書で使用される用語は、特定の実施例を説明することのみを目的としており、本発明概念の限定を意図するものではない。本明細書で使用されるように、「備える」、「備えている」、「含む」及び／又は「含んでいる」という用語は、記載された特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を指定するが、それらの１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又は群の存在又は追加を排除するものではない。
層、領域又は基板等の要素が、別の要素「上」にあるか、又は「上へ」延びると言及されるとき、それは、他の要素上に直接あるか、又は他の要素上へ直接延びることができるか、又は介在する要素が存在してもよいことが理解されよう。対照的に、ある要素が、別の要素の「直接上」にあるか、又は「直接上へ」延びていると言及されるとき、介在する要素は存在しない。また、ある要素が別の要素に「接続されている」又は「結合されている」と言及されるとき、それは他の要素に直接接続若しくは結合できる、又は介在する要素が存在してもよいことも理解されよう。対照的に、ある要素が別の要素に「直接接続されている」又は「直接結合されている」と言及されるとき、介在する要素は存在しない。「下方」又は「上方」或いは「上」又は「下」或いは「水平」若しくは「横」又は「垂直」等の相対的な用語は、図に例示されているように、ある要素、層又は領域と別の要素、層又は領域との関係を説明するために本明細書で使用され得る。
本発明概念の実施例に使用できる特徴を有するトランジスタ構造は、出願人による特許文献１～１３に開示され、その各々の内容は、その全体が参照により本明細書に完全に組み込まれる。
本発明概念の実施例は、その特定の構成を参照してかなり詳細に説明されたが、他のバージョンも可能である。フィールド板及びゲートは、多くの異なる形状を有することもでき、多くの異なるやり方でソース・コンタクトに接続できる。したがって、本発明概念の趣旨及び範囲は、上述した特定の実施例に限定されるべきではない。

Claims (33)

  1. トランジスタ・デバイスであって、
    半導体層と、
    前記半導体層上のソース・コンタクト及びドレイン・コンタクトと、
    前記ソース・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層上のゲート・コンタクトと、
    前記ゲート・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層の上のフィールド板と、
    前記フィールド板と前記ソース・コンタクトとの間の第１の電気接続部であって、前記トランジスタ・デバイスの活性領域の外側にある第１の電気接続部と、
    前記フィールド板と前記ソース・コンタクトとの間の第２の電気接続部と
    を備える、トランジスタ・デバイス。
  2. 前記フィールド板と前記ソース・コンタクトとの間の前記第１の電気接続部は、前記ゲート・コンタクトの上を横切らない、請求項１に記載のトランジスタ・デバイス。
  3. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第１の電気接続部は、ループにおいて前記デバイスの前記活性領域の外側に延びて前記ソース金属化部に接触するフィールド板延長部を含む、請求項２に記載のトランジスタ・デバイス。
  4. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第２の電気接続部は、ゲートの上の前記フィールド板から前記ソース金属化部まで延びるストラップを含む、請求項１に記載のトランジスタ・デバイス。
  5. 前記第２の電気接続部は、前記第１の電気接続部とは反対側の前記ゲートの端から０から５００ミクロンの間に位置する、請求項４に記載のトランジスタ・デバイス。
  6. 前記第２の電気接続部は、前記第１の電気接続部とは反対側の前記ゲートの端から１０から５０ミクロンの間に位置する、請求項４に記載のトランジスタ・デバイス。
  7. 前記第２の電気接続部は、前記第１の電気接続部とは反対側の前記ゲートの端から約２０ミクロンに位置する、請求項４に記載のトランジスタ・デバイス。
  8. 前記第２の電気接続部は、前記デバイスの前記活性領域の外側に形成され、ゲートの上を横切らない、請求項１に記載のトランジスタ・デバイス。
  9. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第２の接続部は、ループにおいて前記デバイスの前記活性領域の外側に延びて前記ソース金属化部に接触するフィールド板延長部を含む、請求項８に記載のトランジスタ・デバイス。
  10. 前記第１の電気接続部及び前記第２の電気接続部は、ソース金属化工程の一部として形成される、請求項１に記載のトランジスタ・デバイス。
  11. 前記フィールド板と前記ソース・コンタクトとの間の前記第２の電気接続部は、ゲートの上の前記フィールド板から前記トランジスタ・デバイスの前記活性領域内の前記ソース金属化部まで延びる複数のストラップを含む、請求項１に記載のトランジスタ・デバイス。
  12. 前記フィールド板は、第１のフィールド板を含み、前記トランジスタ・デバイスは、
    前記ゲート・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層の上の第２のフィールド板と、
    前記第２のフィールド板と前記ソース・コンタクトとの間の第３の電気接続部であって、前記トランジスタ・デバイスの活性領域の外側にある第３の電気接続部と、
    前記第２のフィールド板と前記ソース・コンタクトとの間の第４の電気接続部と
    をさらに備える、請求項１に記載のトランジスタ・デバイス。
  13. 前記第２のフィールド板と前記ソース・コンタクトとの間の前記第３の電気接続部は、前記ゲート・コンタクトの上を横切らない、請求項１２に記載のトランジスタ・デバイス。
  14. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第３の電気接続部は、ループにおいて前記デバイスの前記活性領域の外側に延びて前記ソース金属化部に接触するフィールド板延長部を含む、請求項１３に記載のトランジスタ・デバイス。
  15. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第４の電気接続部は、ゲートの上の前記第２のフィールド板から前記ソース金属化部まで延びるストラップを含む、請求項１２に記載のトランジスタ・デバイス。
  16. 前記フィールド板は、第１のフィールド板を含み、前記トランジスタ・デバイスは、
    前記ゲート・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層の上の第２のフィールド板と、
    前記第２のフィールド板と前記ソース・コンタクトとの間の第３の電気接続部であって、前記トランジスタ・デバイスの活性領域内にある第３の電気接続部と
    をさらに備える、請求項１に記載のトランジスタ・デバイス。
  17. 前記第１のフィールド板は、前記第２のフィールド板と前記ソース・コンタクトとの間にある、請求項１６に記載のトランジスタ・デバイス。
  18. トランジスタ・デバイスを形成する方法であって、
    半導体層を設けるステップと、
    前記半導体層上にソース・コンタクト及びドレイン・コンタクトを形成するステップと、
    前記ソース・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層上にゲート・コンタクトを形成するステップと、
    前記ゲート・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層の上にフィールド板を形成するステップと、
    前記フィールド板と前記ソース・コンタクトとの間に第１の電気接続部を形成するステップであって、前記第１の電気接続部は、前記トランジスタ・デバイスの活性領域の外側にある、ステップと、
    前記フィールド板と前記ソース・コンタクトとの間に第２の電気接続部を形成するステップと
    を含む、方法。
  19. 前記フィールド板と前記ソース金属化部との間の前記第１の電気接続部は、前記ゲート・コンタクトの上を横切らない、請求項１８に記載の方法。
  20. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第１の電気接続部は、ループにおいて前記デバイスの前記活性領域の外側に延びて前記ソース金属化部に接触するフィールド板延長部を含む、請求項１９に記載の方法。
  21. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第２の電気接続部は、ゲートの上の前記フィールド板から前記ソース金属化部まで延びるストラップを含む、請求項１８に記載の方法。
  22. 前記第２の電気接続部は、前記第１の電気接続部とは反対側の前記ゲートの端から０から５００ミクロンの間に位置する、請求項２１に記載の方法。
  23. 前記第２の電気接続部は、前記第１の電気接続部とは反対側の前記ゲートの端から１０から５０ミクロンの間に位置する、請求項２１に記載の方法。
  24. 前記第２の電気接続部は、前記第１の電気接続部とは反対側の前記ゲートの端から約２０ミクロンに位置する、請求項２１に記載の方法。
  25. 前記第２の電気接続部は、前記デバイスの前記活性領域の外側に形成され、ゲートの上を横切らない、請求項１８に記載の方法。
  26. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第２の接続部は、ループにおいて前記デバイスの前記活性領域の外側に延びて前記ソース金属化部に接触するフィールド板延長部を含む、請求項２５に記載の方法。
  27. 前記第１の電気接続部及び前記第２の電気接続部は、ソース金属化工程の一部として形成される、請求項１８に記載の方法。
  28. 前記フィールド板と前記ソース・コンタクトとの間の前記第２の電気接続部は、ゲートの上の前記フィールド板から前記トランジスタ・デバイスの前記活性領域内の前記ソース金属化部まで延びる複数のストラップを含む、請求項１８に記載の方法。
  29. 前記フィールド板は、第１のフィールド板を含み、前記トランジスタ・デバイスは、
    前記ゲート・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層の上の第２のフィールド板と、
    前記第２のフィールド板と前記ソース・コンタクトとの間の第３の電気接続部であって、前記トランジスタ・デバイスの活性領域の外側にある第３の電気接続部と、
    前記第２のフィールド板と前記ソース・コンタクトとの間の第４の電気接続部と
    をさらに備える、請求項１８に記載の方法。
  30. 前記第２のフィールド板と前記ソース・コンタクトとの間の前記第３の電気接続部は、前記ゲート・コンタクトの上を横切らない、請求項２９に記載の方法。
  31. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第３の電気接続部は、ループにおいて前記デバイスの前記活性領域の外側に延びて前記ソース金属化部に接触するフィールド板延長部を含む、請求項３０に記載の方法。
  32. 前記トランジスタ・デバイスは、前記ソース・コンタクトと電気的に接触しているソース金属化部を備え、前記第４の電気接続部は、ゲートの上の前記第２のフィールド板から前記ソース金属化部まで延びるストラップを含む、請求項２９に記載の方法。
  33. トランジスタ・デバイスであって、
    半導体層と、
    前記半導体層上のソース・コンタクト及びドレイン・コンタクトと、
    前記ソース・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層上のゲート・コンタクトと、
    前記ゲート・コンタクトと前記ドレイン・コンタクトとの間の前記半導体層の上のフィールド板と、
    前記フィールド板と前記ソース・コンタクトとの間の第１の電気接続部であって、前記トランジスタ・デバイスの活性領域の外側にある第１の電気接続部と、
    前記フィールド板と前記ソース・コンタクトとの間にあり、且つ前記デバイスの前記活性領域内にある第２の電気接続部と
    を備える、トランジスタ・デバイス。
JP2023571532A 2021-05-20 2022-05-20 ソース接続されたフィールド板を備えた電界効果トランジスタ Pending JP2024519369A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/325,666 US11749726B2 (en) 2020-10-27 2021-05-20 Field effect transistor with source-connected field plate
US17/325,666 2021-05-20
PCT/US2022/030233 WO2022246182A1 (en) 2021-05-20 2022-05-20 Field effect transistor with source-connected field plate

Publications (1)

Publication Number Publication Date
JP2024519369A true JP2024519369A (ja) 2024-05-10

Family

ID=84141875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023571532A Pending JP2024519369A (ja) 2021-05-20 2022-05-20 ソース接続されたフィールド板を備えた電界効果トランジスタ

Country Status (4)

Country Link
EP (1) EP4342001A1 (ja)
JP (1) JP2024519369A (ja)
KR (1) KR20240005063A (ja)
WO (1) WO2022246182A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
WO2019191465A1 (en) * 2018-03-28 2019-10-03 Cornell University VERTICAL GALLIUM OXIDE (Ga2O3) POWER FETS

Also Published As

Publication number Publication date
WO2022246182A1 (en) 2022-11-24
EP4342001A1 (en) 2024-03-27
KR20240005063A (ko) 2024-01-11

Similar Documents

Publication Publication Date Title
JP6124511B2 (ja) ゲート−ソースフィールドプレートを含むワイドバンドギャップトランジスタ
US7388236B2 (en) High efficiency and/or high power density wide bandgap transistors
US11749726B2 (en) Field effect transistor with source-connected field plate
US20220376104A1 (en) Transistors including semiconductor surface modification and related fabrication methods
US11658234B2 (en) Field effect transistor with enhanced reliability
US20220376105A1 (en) Field effect transistor with selective channel layer doping
US20220223700A1 (en) Radio frequency transistor amplifiers having widened and/or asymmetric source/drain regions for improved on-resistance performance
KR20240008373A (ko) 향상된 성능을 갖는 고전자 이동도 트랜지스터들의 제조 방법들
JP2023546727A (ja) 少なくとも部分的に埋め込まれたフィールド・プレートを有する電界効果トランジスタ
JP2024519369A (ja) ソース接続されたフィールド板を備えた電界効果トランジスタ
US20240162304A1 (en) Field effect transistor including field plates
US20230352424A1 (en) Transistor including a discontinuous barrier layer
US20230130614A1 (en) Transistor with ohmic contacts
US20220302291A1 (en) Field effect transistor with multiple stepped field plate
US20230078017A1 (en) Semiconductor device incorporating a substrate recess
EP4352790A1 (en) Field effect transistor with modified access regions
WO2023239666A1 (en) Field effect transistor with multiple stepped field plate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240117