JP2024517393A - 堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法 - Google Patents
堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法 Download PDFInfo
- Publication number
- JP2024517393A JP2024517393A JP2023562762A JP2023562762A JP2024517393A JP 2024517393 A JP2024517393 A JP 2024517393A JP 2023562762 A JP2023562762 A JP 2023562762A JP 2023562762 A JP2023562762 A JP 2023562762A JP 2024517393 A JP2024517393 A JP 2024517393A
- Authority
- JP
- Japan
- Prior art keywords
- susceptor
- substrate wafer
- substrate
- center
- robot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 235000012431 wafers Nutrition 0.000 title claims abstract description 85
- 230000008021 deposition Effects 0.000 title claims abstract description 21
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000007792 gaseous phase Substances 0.000 title 1
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 5
- 239000012808 vapor phase Substances 0.000 claims abstract description 4
- 239000007789 gas Substances 0.000 description 14
- 239000011248 coating agent Substances 0.000 description 8
- 238000000576 coating method Methods 0.000 description 8
- 239000013598 vector Substances 0.000 description 8
- 238000012935 Averaging Methods 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000002245 particle Substances 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000012636 effector Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法であって、ロボットによって円形の外周を有するサセプタ上に基板ウェハを配置することであって、前記ロボットは、前記基板ウェハを配置位置へと移動させて前記サセプタ上に配置し、補正指示により、前記基板ウェハの中心は前記配置位置において前記サセプタの中心の上方に位置しないことと、前記基板ウェハ上にエピタキシャル層を堆積させることとを含み、第1の範囲内に入る比抵抗を有する第1のいくつかの基板ウェハが、第1の補正指示にて前記ロボットによって前記配置位置へと動かされ、第2の範囲内に入る比抵抗を有する第2のいくつかの基板ウェハが、第2の補正指示にて前記ロボットによって前記配置位置へと動かされ、前記第1および第2の補正指示は、互いに異なる、方法。
Description
本発明は、堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法に関する。
電子部品の製造には、エピタキシャル層を有する半導体ウェハが必要である。エピタキシャル層は、典型的には、シングルウェハ反応炉の形態をとる堆積室において堆積させられる。コーティングされるべき基板ウェハが、サセプタ上に配置され、堆積ガスが、サセプタと共に回転する基板ウェハを覆うように堆積温度で堆積室に通される。
エピタキシャル層を有する半導体ウェハの1つの品質基準は、エッジジオメトリ、とりわけ半導体ウェハのエッジ領域におけるエピタキシャル層の厚さの均一性である。
先行技術/課題
特開2016-213218号公報が、単結晶シリコンからエピタキシャル層を有する単結晶シリコンの半導体ウェハを製造するための方法を記載している。基板ウェハを堆積反応炉のサセプタ上に配置するロボットを、補正指示により、基板ウェハの中心がサセプタの中心の上方に位置しない配置位置へと移動させることが推奨されている。そうでなければ、基板ウェハが、平均して、エピタキシャル層の堆積時にサセプタの中心に位置しないことが明らかになっている。エピタキシャル層の堆積時に基板ウェハがサセプタのポケット内に同心に位置しない場合、エピタキシャル層の厚さの均一性に悪影響が及ぶ。さらに、そのような位置ずれは、とりわけ基板ウェハのエッジとサセプタとの接触を伴う場合に、望ましくない粒子の形成につながる可能性がある。補正指示は、先行するコーティング作業の際の基板ウェハの中心の位置のサセプタの中心からの平均偏差を表す平均から導出される。補正指示により、コーティング作業の際に、基板ウェハの中心の位置が、補正指示が存在しない場合と比べて、標準偏差の量だけサセプタの中心に近付くと期待される。
特開2016-213218号公報が、単結晶シリコンからエピタキシャル層を有する単結晶シリコンの半導体ウェハを製造するための方法を記載している。基板ウェハを堆積反応炉のサセプタ上に配置するロボットを、補正指示により、基板ウェハの中心がサセプタの中心の上方に位置しない配置位置へと移動させることが推奨されている。そうでなければ、基板ウェハが、平均して、エピタキシャル層の堆積時にサセプタの中心に位置しないことが明らかになっている。エピタキシャル層の堆積時に基板ウェハがサセプタのポケット内に同心に位置しない場合、エピタキシャル層の厚さの均一性に悪影響が及ぶ。さらに、そのような位置ずれは、とりわけ基板ウェハのエッジとサセプタとの接触を伴う場合に、望ましくない粒子の形成につながる可能性がある。補正指示は、先行するコーティング作業の際の基板ウェハの中心の位置のサセプタの中心からの平均偏差を表す平均から導出される。補正指示により、コーティング作業の際に、基板ウェハの中心の位置が、補正指示が存在しない場合と比べて、標準偏差の量だけサセプタの中心に近付くと期待される。
本発明の発明者は、先行するコーティング作業の際の位置偏差のみによって導かれる補正指示の詳細に、改善の余地があると判断した。
したがって、本発明の目的は、改善を示すことである。
本発明の目的は、堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法であって、
ロボットによって円形の外周を有するサセプタ上に基板ウェハを配置することであって、前記ロボットは、前記基板ウェハを配置位置へと移動させて前記サセプタ上に配置し、補正指示により、前記基板ウェハの中心が前記配置位置において前記サセプタの中心の上方に位置しないようにすることと、
前記基板ウェハ上にエピタキシャル層を堆積させることと
を含み、
第1の範囲内の比抵抗を有する第1の数の基板ウェハが、第1の補正指示にて前記ロボットによって前記配置位置へと動かされ、第2の範囲内の比抵抗を有する第2の数の基板ウェハが、第2の補正指示にて前記ロボットによって前記配置位置へと動かされ、前記第1および第2の補正指示は、互いに異なる、方法によって達成される。
ロボットによって円形の外周を有するサセプタ上に基板ウェハを配置することであって、前記ロボットは、前記基板ウェハを配置位置へと移動させて前記サセプタ上に配置し、補正指示により、前記基板ウェハの中心が前記配置位置において前記サセプタの中心の上方に位置しないようにすることと、
前記基板ウェハ上にエピタキシャル層を堆積させることと
を含み、
第1の範囲内の比抵抗を有する第1の数の基板ウェハが、第1の補正指示にて前記ロボットによって前記配置位置へと動かされ、第2の範囲内の比抵抗を有する第2の数の基板ウェハが、第2の補正指示にて前記ロボットによって前記配置位置へと動かされ、前記第1および第2の補正指示は、互いに異なる、方法によって達成される。
本発明の実施態様は、エピタキシャル層の堆積中に基板ウェハについて生じ得る位置ずれの程度が、基板の特性などの因子に依存し、とりわけ基板内のドーパントの割合、および結果としての基板の比電気抵抗(以下では、略して抵抗と呼ばれる)に依存するという発見を考慮している。したがって、本発明によれば、補正指示が基板ウェハの抵抗の関数として考慮され、第1の範囲内に入る抵抗を有する基板ウェハについて、第2の範囲内の比抵抗を有する基板ウェハについての第2の補正指示から外れる第1の補正指示を提供することが提案される。第1および第2の範囲は不連続であり、すなわち特定の抵抗が第1の範囲および第2の範囲に同時に位置することはない。
第1の補正指示は、抵抗が第1の範囲内にある基板ウェハのみを考慮して、先行するコーティング作業の際のサセプタの中心からの基板ウェハの中心の位置の平均偏差を表す平均値として計算される。同様に、第2の補正指示は、抵抗が第2の範囲内にある基板ウェハのみを考慮して、先行するコーティング作業の際のサセプタの中心からの基板ウェハの中心の位置の平均偏差を表す平均値として計算される。同様に、第1および第2の範囲から外れる異なる範囲内の抵抗を有する基板ウェハについて、第1および第2の補正指示とは異なる別の補正指示が計算される。
平均値(算術平均)の算出には、好ましくはコーティングすべき基板ウェハの直前にコーティングされ、コーティングすべき基板ウェハの抵抗の範囲内の抵抗を有する好ましくは少なくとも10枚、より好ましくは少なくとも20枚の基板ウェハの位置偏差が含まれる。
本発明に従ってエピタキシャル層が堆積させられる基板ウェハは、ドーパントを含む半導体ウェハ、好ましくは単結晶シリコンで作られた基板ウェハである。
本発明を、図面を参照して以下でさらに詳細に説明する。
本発明の例示的な実施形態の詳細な説明
基板ウェハ上にエピタキシャル層を堆積させるための図1に示される装置は、上カバー1および下カバー2と、反応空間を囲む上側ライニング7および下側ライニング8とを有する堆積室3を備える。堆積室3の外側に存在する上側および下側ランプアレイは、図示されていない。ランプの放射エネルギーが、堆積室を気相堆積(蒸着)に必要な温度にする。
基板ウェハ上にエピタキシャル層を堆積させるための図1に示される装置は、上カバー1および下カバー2と、反応空間を囲む上側ライニング7および下側ライニング8とを有する堆積室3を備える。堆積室3の外側に存在する上側および下側ランプアレイは、図示されていない。ランプの放射エネルギーが、堆積室を気相堆積(蒸着)に必要な温度にする。
コーティング作業のために、基板ウェハ4が、キャリアのアームによって下方から回転可能に保持されたサセプタ5に載せられる。事前に、基板ウェハは、ロボットのエンドエフェクタ上に配置され、ロボットによって配置位置へと運ばれる。サセプタの周囲に、予熱リング6が存在する。基板ウェハ4を、サセプタ5上に配置し、コーティング後に、サセプタ5を通過するリフトピンによってサセプタ5から持ち上げることができる。
基板ウェハ4のコーティングにおいて、堆積ガスが、上側ライニング7に設けられた上側ガス入口開口9を通り、基板ウェハの上方の流れ方向に沿って堆積室3内へと、上側ガス出口11まで通過する。さらに、随意により、下側ガス入口開口12および下側ガス出口13を設け、パージガスを下側ガス出口13までサセプタ5の下方に通すことができる。
基板ウェハの中心がサセプタの中心の垂直上方に位置するようにロボットの配置位置が確立される場合、基板ウェハが配置された後に、その中心がサセプタの中心に位置しない可能性が比較的高い。この特定の理由は、熱応力であり、熱応力の解消により、基板ウェハの中心が意図された位置からずれる。
ここで、基板ウェハに含まれるドーパントの量が多いほど、サセプタの中心からのずれの量が大きくなり、したがって、この量は、基板ウェハの抵抗が低くなるにつれて大きくなることが明らかになった。本発明によれば、この発見が、サセプタ上への配置の前にロボットが基板ウェハを移動させる配置位置の決定に寄与する補正指示を計算するときに考慮される。補正指示は、以前にコーティングされた基板ウェハの位置偏差からの平均化によって計算され、平均化に使用されるデータは、抵抗がほぼ同じであり、したがって同じ所定の範囲内にある基板ウェハからのデータに限られる。位置偏差の概念は、配置された基板ウェハの中心の位置のサセプタの中心に対する偏差を表す。コーティングされるべき基板ウェハについて、ロボットによって使用される補正指示は、この基板ウェハの抵抗について計算された補正指示である。比較的高い抵抗を有する第1の範囲は、例えば、11~12オームcmを含んでよく、比較的低い比抵抗を有する第2の範囲は、例えば9~10オームcmを含んでよい。
本提案の抵抗に依存する平均化がない場合、位置偏差の平均化は、抵抗の影響が平均化されてしまうため、あまり正確ではない補正指示をもたらすことになると考えられる。しかしながら、補正指示はきわめて正確でなければならず、なぜならば、サセプタ上で基板ウェハが中心に位置すれば、結果として得られるエピタキシャル層を有する半導体ウェハにおいて、エッジジオメトリに関して好都合な結果が得られ、エピタキシャル層の堆積時に粒子が発生する恐れも減少するからである。
図2が、サセプタ5の中心10が基板ウェハ4の中心と一致するようにサセプタ5上に配置された基板ウェハ4を示している。この目標位置において、基板ウェハ4は、サセプタ5および予熱リング6に対して同心である。補正指示がない場合、基板ウェハの中心は、その比抵抗に応じて、その抵抗範囲について計算された平均位置の上またはその近傍に位置し、例えば、比較的高い比抵抗の場合には第1の平均位置14の上またはその近傍に位置し、比較的低い比抵抗の場合は第2の平均位置15の上またはその近傍に位置すると考えられる。図面において、位置14および15は、本発明の説明を可能にするために、サセプタの中心10から非現実的に離れた距離にある。実際には、典型的な位置偏差は、サセプタの中心10から1000μm以下の距離である。
第1の平均位置14とサセプタ5の中心10との間の距離は、ベクトル16の長さに相当する。第2の平均位置15とサセプタ5の中心10との間の距離は、ベクトル17の長さに相当する。ベクトル16またはベクトル17が、その始点がサセプタの中心10と一致するようにずらされた場合、ベクトルの点は、予想される位置偏差を補償するための配置位置を指し、この配置位置へとロボットが基板ウェハの中心を移動させる必要がある。したがって、ベクトル16および17は、ロボットのための可能な補正指示を表す。
図3および図4が、それぞれ11~12オームcmの抵抗範囲および9~10オームcmの抵抗範囲について、300mmの直径を有する単結晶シリコンで作られたホウ素ドープの基板ウェハについて測定された位置偏差を、極座標格子に示している。示された位置偏差の分布を比較することで、位置偏差の量がドーパントの割合に依存することが明らかである。
使用される参照番号の列挙
1 上カバー
2 下カバー
3 堆積室
4 基板ウェハ
5 サセプタ
6 予熱リング
7 上側ライニング
8 下側ライニング
9 上側ガス入口開口
10 サセプタの中心
11 上側ガス出口
12 下側ガス入口開口
13 下側ガス出口
14 配置された基板ウェハの中心の第1の平均位置
15 配置された基板ウェハの中心の第2の平均位置
16 ベクトル
17 ベクトル
1 上カバー
2 下カバー
3 堆積室
4 基板ウェハ
5 サセプタ
6 予熱リング
7 上側ライニング
8 下側ライニング
9 上側ガス入口開口
10 サセプタの中心
11 上側ガス出口
12 下側ガス入口開口
13 下側ガス出口
14 配置された基板ウェハの中心の第1の平均位置
15 配置された基板ウェハの中心の第2の平均位置
16 ベクトル
17 ベクトル
Claims (2)
- 堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法であって、
ロボットによって円形の外周を有するサセプタ上に基板ウェハを配置することであって、前記ロボットは、前記基板ウェハを配置位置へと移動させて前記サセプタ上に配置し、補正指示により、前記基板ウェハの中心が前記配置位置において前記サセプタの中心の上方に位置しないようにすることと、
前記基板ウェハ上にエピタキシャル層を堆積させることと
を含み、
第1の範囲内の比抵抗を有する第1の数の基板ウェハが、第1の補正指示により前記ロボットによって前記配置位置へと移動され、第2の範囲内の比抵抗を有する第2の数の基板ウェハが、第2の補正指示により前記ロボットによって前記配置位置へと移動され、前記第1および第2の補正指示は、互いに異なる、方法。 - 前記第1の補正指示の大きさは、前記第1の範囲が、前記第2の範囲によってカバーされる比抵抗よりも小さい比抵抗をカバーするか、あるいは大きい比抵抗をカバーするかに応じて、前記第2の補正指示の大きさよりも大きく、あるいは小さい、請求項1に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP21168164.8A EP4075489B1 (de) | 2021-04-13 | 2021-04-13 | Verfahren zum herstellen von halbleiterscheiben mit aus der gasphase abgeschiedener epitaktischer schicht in einer abscheidekammer |
EP21168164.8 | 2021-04-13 | ||
PCT/EP2022/058564 WO2022218720A1 (de) | 2021-04-13 | 2022-03-31 | Verfahren zum herstellen von halbleiterscheiben mit aus der gasphase abgeschiedener epitaktischer schicht in einer abscheidekammer |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2024517393A true JP2024517393A (ja) | 2024-04-22 |
Family
ID=75529765
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2023562762A Pending JP2024517393A (ja) | 2021-04-13 | 2022-03-31 | 堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US20240186168A1 (ja) |
EP (1) | EP4075489B1 (ja) |
JP (1) | JP2024517393A (ja) |
KR (1) | KR20230167433A (ja) |
CN (1) | CN117121179A (ja) |
IL (1) | IL307523A (ja) |
TW (1) | TWI826992B (ja) |
WO (1) | WO2022218720A1 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4502199B2 (ja) * | 2004-10-21 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | エッチング装置およびエッチング方法 |
JP5704461B2 (ja) * | 2012-02-24 | 2015-04-22 | 信越半導体株式会社 | 枚葉式エピタキシャルウェーハ製造装置およびそれを用いたエピタキシャルウェーハの製造方法 |
JP6315285B2 (ja) | 2015-04-29 | 2018-04-25 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法及び気相成長装置 |
-
2021
- 2021-04-13 EP EP21168164.8A patent/EP4075489B1/de active Active
-
2022
- 2022-03-31 CN CN202280028028.9A patent/CN117121179A/zh active Pending
- 2022-03-31 JP JP2023562762A patent/JP2024517393A/ja active Pending
- 2022-03-31 WO PCT/EP2022/058564 patent/WO2022218720A1/de active Application Filing
- 2022-03-31 IL IL307523A patent/IL307523A/en unknown
- 2022-03-31 US US18/554,226 patent/US20240186168A1/en active Pending
- 2022-03-31 KR KR1020237038919A patent/KR20230167433A/ko unknown
- 2022-04-01 TW TW111112825A patent/TWI826992B/zh active
Also Published As
Publication number | Publication date |
---|---|
IL307523A (en) | 2023-12-01 |
TWI826992B (zh) | 2023-12-21 |
EP4075489A1 (de) | 2022-10-19 |
US20240186168A1 (en) | 2024-06-06 |
EP4075489B1 (de) | 2024-02-28 |
CN117121179A (zh) | 2023-11-24 |
TW202240036A (zh) | 2022-10-16 |
KR20230167433A (ko) | 2023-12-08 |
WO2022218720A1 (de) | 2022-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102421858B1 (ko) | 캐리어 링 구조체 및 이를 포함하는 챔버 시스템들 | |
TWI720059B (zh) | 藉由電測量以偵測電漿不穩定性之系統及方法 | |
US6179924B1 (en) | Heater for use in substrate processing apparatus to deposit tungsten | |
CN109983569B (zh) | 使用环动态对准数据的边缘环居中方法 | |
JP7171573B2 (ja) | 半導体処理のための円錐形ウエハセンタリングおよび保持装置 | |
KR20180020876A (ko) | 이동 가능한 에지 링 및 가스 주입 조정을 사용하여 웨이퍼 상 cd 균일성의 제어 | |
US20160289831A1 (en) | Substrate processing apparatus and substrate processing method | |
TWI641721B (zh) | 發熱體、化學氣相沈積設備及化學氣相沈積設備的溫度控制方法 | |
TW201701318A (zh) | 具有傾斜的限制環之電漿處理系統與結構 | |
TWI765924B (zh) | 具有開放容積均衡用通路及側面圍阻體的平面基板邊緣接觸結構 | |
JPWO2016125626A1 (ja) | 基板処理装置および反応管 | |
JP2024516149A (ja) | 基板への裏面堆積防止 | |
JP5988486B2 (ja) | 成膜装置および成膜方法 | |
JP2024517393A (ja) | 堆積室において気相から堆積させたエピタキシャル層を有する半導体ウェハを製造するための方法 | |
US20150136026A1 (en) | Apparatus for processing substrate | |
US20240117523A1 (en) | Process for manufacturing semiconductor wafers containing a gas-phase epitaxial layer in a deposition chamber | |
US20050022741A1 (en) | Chemical vapor deposition apparatus and method of forming thin layer using same | |
US20240200226A1 (en) | Process for manufacturing semiconductor wafers containing a gas-phase epitaxial layer in a deposition chamber | |
JP2014116356A (ja) | 半導体製造方法及び半導体製造装置 | |
TWI840780B (zh) | 在沉積室中生產具有由氣相沉積的磊晶層的半導體晶圓的方法 | |
JP2023541796A (ja) | 基板ウェハ上にエピタキシャル層を堆積させるための方法 | |
TW202220033A (zh) | 在基板晶圓上沉積磊晶層的方法 | |
TW202213577A (zh) | 使用多個加熱區及熱孔隙的台座熱分布調校 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231121 |