JP2024509341A - 細胞相互作用のためのナノ構造プラットフォームおよび対応する製造方法 - Google Patents

Abstract

本発明は、細胞相互作用のためのプラットフォームの製造方法に関し、前記プラットフォームは所定のバルク基板上に製造され、前記方法はトップダウン法である。本発明によれば、そのような方法は、以下のステップを順に含む：
－ バルク基板上に垂直ナノワイヤを作製するステップ（Ｅ１０）；
－ Ｓｉ層を堆積させるステップ（Ｅ３０）
－ 前記ナノワイヤにアクセスするための線を作製するステップ（Ｅ４０）；
－ 前記ナノワイヤにアクセスするための線の、選択的シリサイド化ステップ（Ｅ５０）；
－ 前記アクセス線の金属構造化ステップ（Ｅ６０）；
－ 液体測定のための絶縁層を堆積させるステップ（Ｅ６０）；
－ ナノプローブ上の前記絶縁層の選択的除去ステップ（Ｅ７０）。

Description

発明の詳細な説明

〔１．分野〕
本技術はナノ構造の分野に関し、より詳細には、生物学的現象を捕捉することを目的とするナノ構造に関する。より詳細には本技術は、神経タイプの細胞または心筋細胞、より一般的には電気的または電気生理学的活性が捕捉され得るあらゆるタイプの細胞を測定および刺激するためのプラットフォームに関する。前記あらゆるタイプの細胞は、分離された細胞培養物（ニューロン、筋肉細胞、心臓細胞など）、臓器組織培養物または組織切片（海馬、小脳、脊髄、網膜など）、あるいは株細胞に由来する細胞ベースのオルガノイドであってよい。本技術はまた、機能器官のレベルで細胞と相互作用するために、インビボで実施されてもよい。

〔２．従来技術〕
興奮性細胞（ニューロン、心筋細胞）ならびにこれらの細胞によって形成されるグループおよびネットワークの電気生理学的状態の研究は、これらの細胞が関連する器官の機能的および病理学的な状態の理解を高めることを可能にする。細胞の電気生理学的状態は、カルシウムイメージングを用いて、従来研究されている。カルシウムイメージングは、細胞の発達および活動を邪魔する可能性が高い化学成分、ならびに細胞レベルでの電位（または電流）の直接測定を可能にする小型化されたデバイスの使用を必要とする。これらのプローブは、細胞（すなわち、外膜）との特異的親和性、および場合によっては細胞の内部（細胞質）へのアクセスを提供し、それによって、細胞のネットワークにおける１つ以上の細胞の電位の変動の測定を可能にする。これらのプローブは、ガラスマイクロピペット、微小電極／ナノ電極（ＭＥＡ／ＮＥＡ）のネットワーク、および平面またはナノワイヤに基づく電界効果トランジスタ（ＦＥＴ）を備え、且つシリコン（Ｓｉ）、白金（Ｐｔ）、酸化イリジウム（ＩｒＯｘ）などから作製された垂直ナノワイヤのネットワークなどの種々の材料を備える、「パッチクランプ」を備える。

「パッチクランプ」プロセスを有するガラスマイクロピペット電極が、従来使用されている。それらは良好な品質の測定を実施することを可能にする。しかし、一方では、それらは多数の細胞に対して同時に使用することができず（これらのプローブを実装することが困難であるため）、他方では、それらは細胞内へのマイクロピペットの浸透のせいで、比較的短期間での細胞の死をもたらす。

より最近では、技術的な発展により、平面微小電極のネットワークを開発することが可能になった。平面微小電極のネットワークは、長期間（数週間）にわたる細胞ネットワークの電気生理学的応答の研究のための標準的なプラットフォームになりつつある。これらの微小電極のネットワークは、細胞のエンベロープを変更せず、したがって、それらの早過ぎる死を引き起こさないという利点を有する。しかしながら、平面微小電極アレイは、細胞のサイズと比べて比較的大きいサイズを有する（したがって、同時に複数の細胞に由来する情報を捕捉する）という欠点を有する。さらに重要なことに、電位変動の測定は、測定されるべき１つの重要なデータである。しかしながら、これらの既存のネットワークおよびこれらのプラットフォームに存在する主な問題は、弱い細胞／微小電極相互作用であり、これは、振幅が非常に小さく、それゆえに解釈が困難な信号（活動電位）を誘導する。

微小電極に基づくプラットフォームおよびネットワークは、文書ＵＳ７，９０５，０１３、ＷＯ２０１７１２７５５１およびＷＯ２０１９１１０４８５に開示されているような、相当な技術開発の対象となっている。

ＵＳ７，９０５，０１３では、導電層上の誘電体層が選択的にウェットエッチングされて、誘電体層内に傾斜壁を有するコンタクトホールを形成し、導電層の領域を露出させる。その後、ＩｒＯｘナノワイヤ神経インターフェースが、導電層の露出領域から発達する。ＩｒＯｘナノワイヤ神経インターフェースの各々は、０．５～１０マイクロメートルの断面、約１０ナノメートル（ｎｍ）～約１０マイクロメートル（μｍ）の平均高さ、および約１ｎｍ～約１μｍの範囲の平均近位端直径を有する。Ｚｈａｎｇは、１～１００平方ミリメートルの範囲のチップ上のプローブのクラスタを報告する。グループの各々は、５～５０マイクロメートルの集団直径内に位置する２～１２個の電極を含み、チップ上の集団の数は２～１００個である。

ＷＯ２０１７１２７５５１では、神経プローブセンサネットワークが絶縁基板上に描写されている。そのようなネットワークは、その上に金属パターンを有する基板を含む。半導体垂直ナノワイヤのプローブのネットワークは基板から離れて伸び、この絶縁基板上に堆積された半導体活性層内に構造化されている。プローブは、金属パターンを介して、個々に電気的に対処される。金属パターンは誘電体で絶縁され、ナノワイヤの基部およびステムも好ましくは絶縁される。このプラットフォームは、ナノワイヤ上で個々に行われる細胞の刺激を可能にする。

ＷＯ２０１９１１０４８５には、ナノフェットおよびナノワイヤの両方を含むプラットフォームが記載されている。このプラットフォームは、トップダウン法に従って製造される。より詳細には、そのようなプラットフォームを製造するための方法は、基板を含む基部の使用を想定しており、その上に、１μｍの二酸化ケイ素（ＳｉＯ_２）の層が堆積され、それ自体が４～５μｍの厚さの単結晶シリコン（Ｓｉ）層で覆われている。この最後の単結晶シリコン層に、ナノワイヤおよびナノフェットの両方の作製を可能にする処理が施される。ＷＯ２０１９１１０４８５において提案された技術は、特に先行技術（ＵＳ７，９０５，０１３およびＷＯ２０１７１２７５５１）の技術によって提起された問題に対処することを可能にするので、効果的である。一方、ＷＯ２０１９１１０４８５の技術は、単結晶シリコン（Ｓｉ）層に関連する均一性の問題に悩まされている。実際、本発明者らは、活性層は、動作条件下で、いくつかの状態では程度の差はあるが５００ｎｍの厚さ変動、すなわち活性層の全体的な理論的厚さの約１０パーセントの厚さ変動を経験し得ることに気付いた。このような変動は、ＷＯ２０１９１１０４８５で提案された技術を用いたプラットフォームの製造歩留まりに大幅に影響する。さらに、このアプローチは、固定された厚さの活性層を備える極めて特定の基板（シリコン・オン・インシュレーター）を使用することによってのみ可能である。

ＣＭＯＳでの実施に関して、文書ＵＳ２０１８０１６９４０３Ａ１は、一般的に実施される技術を開示している。この文書において、アプローチは、有限の厚さを有すると考えられるＣＭＯＳ上に追加された層を介して、各ピクセルを直接構造化するものであり、後に構造化され、ナノ構造の最終的な長さを決定する。上述の問題に加えて、これはまた、ＣＭＯＳにつながる金属ピクセルに適合するために使用される方法に対する制約を導入する。また、ＣＭＯＳ回路には、それにつながる金属接続が保護されていないため（そのように構造化されているため）、信頼性の問題が生じることがある。

これらの全てのアプローチはまた、ナノ構造を作製するためのドライエッチング速度の不均一性にも悩まされており、基板レベルでは、エッチング速度が中心よりも周辺領域で常に早く、その結果、中心と比較して端部で数百ナノメートルの「オーバーエッチング」を導入する。したがって、一定の厚さを有する層に対して、基板全体にわたって目標高さに達することは不可能である。

要約すると、当業者が従うアプローチは、一定の厚さを有する層において垂直ナノ電極を構造化することにあり、この厚さは、ナノ構造の長さを誘導する。このアプローチは、先に述べたように、（しばしば、極めて特定の高価な基板の使用に関連する）均一な活性層の導入、均一な様式での層の構造化、ナノ構造上のインターフェース層の作製とそれらの（またはＣＭＯＳピクセルの）金属アクセスとの間の強い相互作用といった、多くの問題に直面する。それゆえに、種々の基板上で実施し得る製造技術であって、細胞培養物の中期的または長期的な生存を保証しながら、測定および観察を確実に実施できるプラットフォームを得ることができ、ならびに方法の簡略化の結果、製造コストの低減をもたらしながら、高い歩留まりを確実にする製造再現性、半導体製造工場で利用可能な従来のマイクロテクノロジー技術との完全な適合性を保証することができる製造技術を提供することが必要である。

〔３．概要〕
本技術は、従来技術のこれらの問題に基づいて構築された。より詳細には、本技術は、細胞相互作用のためのプラットフォームの製造方法に関し、当該プラットフォームは、活性層を伴わない所定のバルク基板上に製造される。前記方法はトップダウン型の方法であり、且つ活性層を伴わない所定のバルク基板に対して、次のステップを順に含む点で、提案された技術は注目に値する：
－ 前記基板上に垂直ナノワイヤを作製するステップ；
－ 必要に応じて、絶縁誘電体層を堆積させるステップ；
－ シリコン層を堆積させるステップ；
－ 前記ナノワイヤにアクセスするためのアクセス線を作製するステップ；
－ 前記アクセス線および前記ナノワイヤのシリサイド化ステップ；
－ 前記アクセス線の金属構造化ステップ；
－ 液体環境における測定のための絶縁層を堆積させるステップ；
－ 前記ナノワイヤ上の前記絶縁層の選択的除去ステップ。

したがって、特性が安定かつ再現可能なプラットフォームを提供することが可能である。実際、（例えば、シリコンの堆積によって実行される）アクセス線の作製の前に基板の垂直構造化が行われる点で、垂直ナノワイヤの高さおよび垂直ナノワイヤにアクセスするためのアクセス線の厚さの両方を制御することが可能である。したがって、これらの２つのパラメータの制御によって、その特性が既知であり且つ製造中に一定であるプラットフォームを有することを可能にする。

特定の特徴によれば、前記所定のバルク基板は、透明基板（例えば、石英、溶融シリカ）、フレキシブル基板（例えば、ポリイミド）、シリコン（または任意の他の半導体）、ＣＭＯＳ電子回路のパッシベーション層（ＳｉＯ、ＳｉＮ）を含む群に属する。

したがって、特定のニーズに適したプラットフォームを製造することが可能である。特に、先行技術のように、ナノ構造化されるＳｉ型の活性層の追加を必要とせずに、石英基板上に直接、垂直構造化を行うことによって、石英などの透明基板上にプラットフォームを有することが可能である。ＣＭＯＳ型エレクトロニクス上に直接構築されるプラットフォームを提供することも可能であり、その結果として、プラットフォームの電気信号は、先行技術のようにピクセルを直接構造化することなく、このプラットフォームによって全体的にまたは部分的に直接処理される。

特定の特徴によれば、所定のバルク基板上にナノワイヤを作製するステップは、
－ 保護マスクとして機能する樹脂パターンの局所的堆積を含む、フォトリソグラフィステップ；および
－ 所望の高さで前記基板上に垂直ナノワイヤを得ることを可能にする、イオン衝撃によるドライエッチングステップ
を含む。

したがって、これらのナノワイヤの最終的な高さを効果的に制御しながら、プラットフォーム上の垂直ナノワイヤの異なる構造化スキームを容易に定めることが可能である。基板が導電性（例えば、Ｓｉ）である場合、ナノ構造化ステップの後に、２０ｎｍ～２００ｎｍの厚さを有する絶縁層（ＳｉＯ２、・・・）のフルウェハー堆積が続き、この厚さは、他の化合物のその後の堆積目的を満たすことができ、さらに、研究された、または刺激された生物学的材料に関してプラットフォームの有用性を保証することができる。

さらに、エッチングステップ中に中間層（ハードマスクと呼ばれる）があってもよい。この層は、樹脂で作られたパターンの第１のエッチングによって構造化される（それによって、ナノワイヤの第２のエッチングのためのマスクを定める）。これにより、樹脂よりもエッチングに耐えるパターンを用いることができ、それゆえに、より長いナノワイヤをより容易に得ることができる。

特定の特徴によれば、ナノワイヤへのアクセス線を作製するステップは、以下を含む：
－ ＣＶＤ法によって、フルウェハーポリシリコン層を堆積させるステップ；
－ アクセス線及び垂直ナノワイヤ上に、保護マスクとして機能する樹脂パターンを局所的に堆積させることを含む、フォトリソグラフィステップ；および
－ イオン衝撃によってドライエッチングして、望ましくない位置のポリシリコン層を除去するステップ。

特定の実施形態によれば、ポリシリコン層は、２０～２００ｎｍの厚さを有する。

特定の実施形態によれば、ポリシリコン層は、約１００ｎｍの厚さを有する。

したがって、この厚さの範囲は、アクセス抵抗を最小限に抑えることを可能にしながら、ナノ構造を広くしすぎることを回避することを可能にする。別の実施形態によれば、ポリシリコンはまた、アモルファスシリコンによって置き換えられてもよい。一般に、それはシリコンからなってもよい。

別の態様によれば、本開示は、上述の方法の手段によって得られるプラットフォームに関する。

別の態様によれば、本開示は、上述の方法によって得られるプラットフォームを含むマイクロプロセッサに関する。

別の独立した態様によれば、本開示は、細胞相互作用のためのプラットフォームを備えるマイクロプロセッサに関し、ナノワイヤに基づく少なくとも１つのナノプローブを含み、前記ナノワイヤはそれぞれ、細胞と接触するよう意図された導電性端部を含み、前記ナノワイヤは、前記マイクロプロセッサの前記パッシベーション層上に直接構築される。

この物体は、相互作用した細胞に由来する信号の効率的な捕捉を確実にしながら、細胞構造との良好な相互作用を確実にする。

特定の特徴によれば、ナノワイヤにアクセスするためのアクセス線は、ビアを介してマイクロプロセッサのトランジスタにナノワイヤを直接接続することを可能にする。

〔４．図〕
他の特徴および利点は、単純な例示的かつ非限定的な例として与えられる好ましい実施形態の以下の説明を読むことおよび添付の図面から、より明確に明らかになるであろう：
－ ［図１］は、本技術によるプラットフォームの製造のために実施されるステップの原理を説明する；
－ ［図２］は、シリコン基板上に得られた垂直ナノワイヤを表す；
－ ［図３］は、石英基板上に得られた垂直ナノワイヤを表す；
－ ［図４］は、従来技術のナノワイヤの高さよりも著しく大きい高さを有する垂直ナノワイヤを表す；
－ ［図５］は、７つの垂直ナノワイヤを備える相互作用プラットフォームを表し、当該相互作用プラットフォームは、バルクＳｉ基板において直接構造化され、次いで酸化物層（ＳｉＯ２）およびポリＳｉ層で覆われ、電気的アクセス経路によって延長された７つのナノワイヤを含む電極を形成するように構造化され；最終的に、このＳｉ層は、ＰｔＳｉ内に選択的にシリサイド化されている、ナノワイヤによって構成される；
－ ［図６］は、図５の電極に作製した断面図であり、２本の垂直ナノワイヤを表し、本発明の方法に従って作製された層の積み重ねを明らかにする；
－ ［図７］は、ＣＭＯＳ回路パッシベーション層上に得られた垂直ナノワイヤを表す。ＳｉＯｘから作製されたナノワイヤは、前記回路の最終パッシベーション層内で構造化され、アモルファスＳｉ層（～９０ｎｍ）で覆われる；
－ ［図８］は、３本のナノワイヤを有する電極を表し、ここでは、導電性有機材料（ＰＥＤＯＴ：ＰＳＳ）の電気化学による局在堆積が行われた；
－ ［図９］は、本発明の方法の異なるステップを概略的に表す；
－ ［図１０］は、ＣＭＯＳ回路のパッシベーション層内で実施される、本発明の方法の異なるステップを概略的に表す；
－ ［図１１］は、本技術によって実施されたＣＭＯＳ回路のピクセルに到達するための、プローブ及びビアの断面である；
－ ［図１２］は、本技術によって実施されたＨＤＣＭＯＳ上のナノ電極のセットを表す；
－ ［図１３］は、本技術によって実施された石英上のナノワイヤを表す；
－ ［図１４］は、本技術によって実施されたＰｔＳｉを有する石英上のナノワイヤを表す；
－ ［図１５］は、本技術によって実施されたＰｔＳｉを有する石英上のナノワイヤをより大きな図で表す；
－ ［図１６］は、本技術によって実施されたＰｔＳｉを有する石英上のナノワイヤをより近接した図で表し、このナノワイヤの異なる測定値を報告する；
－ ［図１７］は、本技術によって実施されたＳｉを有する石英上のナノワイヤを表す。

〔５．詳細な説明〕
先に説明したように、従来技術は、特に製造の再現性、および工業規模でのプラットフォームの製造の実施に関連する問題を抱えており、これらの２つの制約は、経済的に興味深い製品を提供するために重要である。より詳細には、基板の活性表面を攻撃してその中にナノプローブを形成することからなる従来技術は、満足のいく結果を得ることを確実に可能にする。しかしながら、従来技術は、攻撃されるこの活性層の厚さの不整合と、指向性プラズマエッチングにおける攻撃速度自体の変動とに関連するランダムな結果に悩まされている。

例えば、エッチングされる基板の活性層が５μｍを測定すると想定される場合、従来の方法は、１μｍの厚さを有する残りの層（例えば、アクセス線のための）と、所定の高さ（最大で、エッチングされる活性層の厚さの高さ）を有するナノプローブとをもたらすように、まず、この活性層を例えば４μｍを超えて攻撃することにある。しかし、活性層の厚さが異なり且つ基板の表面にわたって変動する場合、最終的に得られる活性層（例えば、アクセス線）の厚さはもはや一定ではなく、基板のある位置から別の位置まで数百ナノメートル単位で変動し得る。この厚さ（数百ナノメートル）では、プラットフォームの電気的特性（例えば、アクセス線の電気的特性またはナノプローブの電気的特性）が厚さに応じて変化するので、これは問題である。したがって、実行される電気計測は、一旦「構造化」された活性層の最終的な厚さ次第では、実質的に歪められているおよび／または信頼性がある。上述のように、５μｍ（５マイクロメートル）の理論的厚さの場合、厚さの変動は、多かれ少なかれ５００ナノメートルであり得る。アクセス線の例に戻ると、アクセス線の厚さは、結果として、理論的には０～１．５μｍの間で変化し得る。これは製造の一貫性および再現性の観点で潜在的に有害である。

この当初の問題を克服するために、本発明者らは、新しい製造方法を開発するアイデアを有していた。当該製造方法は、プラットフォーム上に形成された構成要素の高さにおいてより一貫性を高め、且つ製造されるナノ構造の寸法に直接関連する厚さの層の構造化の制約から解放する。この新しい方法において、構成要素の一定の再現性をもたらすように、製造パラダイムは逆になっている：活性層（すなわち、絶縁体までのナノ構造がつくられたもの）は、もはやナノ構造化のために使用されない。より具体的には、従来からの従前の方法の場合と同様に、（ＳＯＩまたはＳＯＱ基板の場合は）基板上にまたは（電子回路上の統合の場合は）ＣＭＯＳの画素に追加される活性層を構造化することを望む代わりに、本発明は、非常に厚い層（すなわち、シリコン、石英、フレキシブル基板のバルク基板）の上部を構造化し、次いで、所定の方法に従って、１００ナノメートルの範囲の制御された厚さを有する活性層をその上に堆積させることからなる。この活性層の堆積は、この堆積の厚さの一貫性を確実にすることを可能にし、その結果、プラットフォームの種々のデバイスの電気的特性が一定であることを確実にする。

図１を参照すると、概して、提案される製造方法は、従って、その後に所望の機能に適した基板を得た後に、以下を含む：
－ 基板を構造化して、ナノプローブ構造のトポロジーをその中に作製するステップ（Ｅ１０）；
－ 必要に応じて、ＳｉＯ２層を堆積させるステップ；
－ 場合により、基板が導電性であるときに（例えば、シリコンまたは炭素または任意の他の半導体または金属の場合に）、絶縁層を堆積させるステップ（Ｅｏ２０）；
－ プラットフォームのデバイスに意図された機能に適したモデルに従って、この基板上に活性層を堆積させるステップ（Ｅ３０）；堆積された活性層の厚さが制御され、得られたプラットフォームの再現性を確実にする；堆積された活性層は、例えば、シリコン（多結晶シリコン、ＬＰＣＶＤによるポリＳｉまたはＰＥＣＶＤによる低温アモルファスシリコンとも呼ばれる）である；
－ 電極を規定するためのステップ（Ｅ４０）；
－ プローブインターフェース層を堆積させるステップ（Ｅ５０）；
言い換えれば、シリコンは、（以下で実行されるような）選択的シリサイド化であるナノ電気における制御されたアプローチを実行することができるように堆積され、シリコン層が構造化され、次いで、金属はあらゆる場所に堆積され、熱活性化の間にシリコンと接触している位置でのみ反応する（Ｓｉ－金属合金）。したがって、いわゆる選択的化学エッチングの間に、形成された合金を攻撃することなく、金属が未反応領域から除去される。利点は、実行するためのリソグラフィステップがないことであり；代わりに金属を直接堆積し、次いで樹脂マスキングを行い、かつ、樹脂によって保護されていない領域にわたって金属をエッチングすることができ；このアプローチは、Ｓｉマイクロエレクトロニクス半導体製造工場ではあまり一般的ではない。しかしながら、このアプローチは、まだ検討の余地はある；
－ 金属アクセス線を構造化するステップ（Ｅ６０）；
－ 絶縁層を堆積させるステップ（Ｅ６０）；
－ （例えば、ナノプローブに対してまたは検討されたプラットフォームに応じて任意の他の適切な位置に対して）絶縁層を選択的に除去するステップ（Ｅ７０）。

これらのステップの整然とした実行のおかげで、アクセス線の厚さを保証し（従って、一定の電気的特性を保証し）、且つ高い再現性（したがって、工業規模での実施）を保証しながら、生物学的現象を捕捉するための、全てが同じ寸法を有する（すなわち、所望の高さを有する）プローブを得ることができる。加えて、アクセス線は、より均一であり且つあまり高くない。したがって、それらはもはや、培養中の細胞のための「ガイド」ではなく、プラットフォーム上での生物学的試料の自然な発達に関して明確な利点を有する。

さらに、記載された技術は「加工していない」基板（すなわち、活性層を含まない）に基づいているので、所望の用途に応じて、異なるプローブ高さを規定することが可能である。より具体的には、同一プラットフォーム上で位置に応じて異なる高さを有するプローブを規定することが可能である。（活性層の厚さによって制限される）従来技術のものよりも大きいプローブ高さを規定することも可能である。

記載された技術は、バルク基板（例えば、Ｓｉまたは石英）上に直接ナノプローブの構造化を実施する。それは、インビボ適用のために選択される基質である、透明基板（石英）またはフレキシブル基板のような非常に関心のある基板上に、非常に単純な方法でこの技術を実施することを可能にする。

記載された技術は、最大のチップ製造歩留まりを得ることを可能にする：アクセス線の厚さは、ＣＶＤによって堆積されたシリコンの厚さ（５０～２００ナノメートル、例えば１００ｎｍ）に対応し、厚さの変動は基板全体のスケールで２％未満である。堆積されるシリコンの厚さは、構造上に堆積される連続的な厚さによってナノ構造の直径が大きくなりすぎることを回避するために、比較的薄くあるべきである。

図２～図８を参照して、上述の方法によって得られたナノプローブのプラットフォームの部分図を説明する。

図２は、表面処理、絶縁および構造化ステップの実施前の、バルクシリコン基板上の直接構造化の結果を示す。この図２には、７つのシリコンナノワイヤが示されており、３．４７２μｍの高さおよび４５８ｎｍの直径を有するこれらのナノワイヤのうちの１つに焦点が当てられている。図３は、表面処理、絶縁および構造化ステップの実施前の、バルク石英基板上の直接構造化の結果を示す。この図３には、４つの石英ナノワイヤ（透明）が示されている。それらは、約５．９０μｍの高さおよび２μｍの範囲の直径を有する。図４は、約１３μｍの高さを有し、従前の方法で到達可能な従来の高さを十分に上回る、Ｓｉナノワイヤを開示する。図５は、上述の方法の実施が完了したときの、７つのナノワイヤとアクセス線とを備えるプラットフォームの一部を示す。図５に示される５μｍスケールは、アクセス線の一定の厚さを測定することを可能にする。図６は、上述の方法の実施が完了したときの、同一の高さを有する２つのナノワイヤの断面図である。図７は、ＣＭＯＳチップパッシベーション誘電体層においてエッチングされた７つのナノワイヤを表し、２．２２μｍの高さおよび５２０ｎｍの直径を有するこれらのナノワイヤのうちの１つに焦点が当てられている。ナノワイヤは、低温（２００℃）でＰＥＣＶＤによって堆積されたアモルファスＳｉ層で覆われている。

図８は、導電性有機材料（ＰＥＤＯＴ：ＰＳＳ）の電気化学による局在堆積が行われた、３つのナノワイヤを有する電極を表す。

図９を参照すると、上述の製造方法の実施形態による、プラットフォームを製造するための詳細なステップが開示されている。左側部分には基板の上面図（Ｕ．Ｖ．）が、右側部分には基板の側面図（Ｌ．Ｖ．）が表されている。

より詳細には、図９を参照すると、前記製造方法は、シリコン（Ｓｉ）基板（Ｓｕｂ）を含むベース上で実行される以下のステップを含む：
－ 垂直ナノワイヤを製造するステップ（１０）：プラットフォームの垂直構造化；
ｏ この製造は、従来の有機樹脂（例えば、ＩＥＣ ３０１２のような）を使用して、保護マスク（直径５００ｎｍのレジスタントナノプロット）として機能する樹脂パターンの局所的堆積を含む、フォトリソグラフィ技術に基づいている；および
ｏ 所望の高さ（１～２０μｍ）でのプラズマエッチング（ＩＣＰ－ＲＩＥディープリアクティブイオンエッチング）：（プラズマに由来する）イオンの衝撃によるドライエッチング；この技術は、エッチングの強い異方性の利点を有する：エッチングされた領域とエッチングされていない領域との間の境界は、ほとんどの場合、直線的かつ垂直であり；残留している樹脂は、化学エッチングによって除去される（前のサブステップに由来する樹脂）；
ｏ この第１のステップが完了すると、１～１００本のナノワイヤからなる集団を形成し且つプラットフォーム上に分散させた垂直ナノワイヤを、プラットフォーム上に得る。期待される特性をそれらに付与するために、ナノワイヤは次のステップで再加工される；
－ 任意で、約１００ｎｍの厚さを有する絶縁層を得るための、ナノ構造化基板の全体の絶縁層（Ｓｉまたは酸化物堆積上の熱酸化（１１））（このステップは、電極を互いから絶縁することができるようにするために、シリコンまたは他の導電性基板上にのみ必要である）；
－ アクセス線の作製（１２）：
ｏ ＣＶＤ；実際はＬＰＣＶＤによるフルウェハーシリコン堆積は、ポリＳｉを得ることを可能にするが、５００℃～６００℃の温度（ＣＭＯＳ上またはフレキシブル基板上の統合に適合しない温度）である。ＰＥＣＶＤについては、アモルファスＳｉは、２００℃～３００℃で堆積した。Ｓｉは、ＬＰＣＶＤによるものよりもやや質的に劣る（層中の水素の存在）が、本発明者らは、これは、ＰｔまたはＮｉ合金を作製することができるのに十分であることを指摘している（後述する選択的シリサイド化アプローチ）；
ｏ フォトリソグラフィは、ナノ構造の長さよりも厚さが大きい従来の有機樹脂（例えば、ＡＺ４５６２のような）を使用して、保護マスクとして機能する樹脂パターン（ナノプローブを接続する電気接点を規定するマイクロメトリックパターン）の局所的堆積を含む；
ｏ ＲＩＥエッチング：（プラズマに由来する）イオンの衝撃によるドライエッチング；この技術は、エッチングの強い異方性の利点を有する：エッチングされた領域とエッチングされていない領域との間の境界は、ほとんどの場合、直線的かつ垂直であり；樹脂、残留している樹脂によって保護されている全てのナノ構造は、（前のサブステップに由来する樹脂の）化学エッチングによって除去され、ナノ構造上のＳｉシースはエッチングされない；
ｏ この第１のステップが完了すると、絶縁層およびＳｉ層で覆われたバルクＳｉ基板上にナノ構造の集団が存在する。ナノ構造の上には、Ｓｉシースがあり、次いでＳｉＯ２シースがあり、最後にＳｉコアがある。バルクＳｉ基板は、ＳｉＯ２絶縁体で覆われ、その上で、アクセス線は堆積されたＳｉ層において構造化されて、ナノ構造の異なる集団に独立に対処することを可能にする；
－ Ｓｉ－金属合金の選択的作製：白金のシリサイド化（１３）の例（Ｎｉ－および他の金属Ｔｉなどで従来と同じアプローチを実施することも可能である。－Ｎｉは、（より温度感受性の高い基板にとって興味深い）より低い温度でシリサイド化反応を実施することを可能にする）：
ｏ 低抵抗領域を作り出し、ナノプローブと液体環境との間の相互作用を改善するために、白金（Ｐｔ）の全ウェハ等方性堆積のステップが、ＰＶＤ（「物理蒸着」を表す）によって実行される；
ｏ 活性化アニーリング（４００℃、４分間）は、後にＰｔＳｉ合金を作り出すことを可能にする；ここでの利点は、ＰｔがＳｉと直接接触し、且つＳｉＯ２とは接触しないときにのみ、ＰｔＳｉが作り出されることである：したがって、使用される技術は、所望の位置でのみＰｔＳｉを有することを可能にし、それによって、その測定感度を維持することを可能にする；これは、拡散プロセスであり、したがって、温度に対して指数関数的である。厚さｅを有する層を変換するには、所与の温度で、ある程度の時間がかかる。温度が高いほど、それは速くなる。層がより厚い場合、それはより多くの時間を要する。４００℃／４分で、使用目的に適した６０ｎｍのＰｔ層を変換できる。

したがって、金属上に注入するためのリソグラフィステップを実行する必要はない：いくつかの領域を樹脂で覆う必要はない。加えて、この白金シリサイド化ステップは、ナノプローブの統合を大幅に増加させることを可能にし、さらに、Ｓｉ上の白金の活性化アニーリングのおかげで、生きている環境との強い生体適合性を可能にする。このステップは、Ｎｉ（より低い合金形成温度を有する）、Ｔｉ…のような他の金属を用いて行うことができる。

－ 王水（ＨＣｌ：ＨＮＯ３：ＥＤＩの化学混合物であり、金属のみをエッチングすることを可能にし、シリサイドは攻撃されない）によるＰｔＳｉに対するＰｔの選択的エッチング（１４）：
ｏ これは、ＰｔＳｉを攻撃することなく（前のステップから誘導された）非変態Ｐｔをエッチングすることを可能にする選択的化学エッチングステップからなる：したがって、Ｐｔ（非変態）は、ＳｉＯ２から除去される；
ｏ ＰｔＳｉの関心は２つある：ナノプローブの観点からは、それは、（Ｓｉ単独と比較して）酸化せず、且つ長い期間をかけて低い電解質／プローブインターフェースインピーダンスを維持することを可能にする。

－ アルミニウム（Ａｌ）による金属化（１５）は、アクセス線の抵抗を低減することを可能にする：
ｏ Ａｌプラットフォーム全体（５００ｎｍ）にわたるコンフォーマル堆積、それに続く「エッチバック」樹脂によって保護されていないＡｌのフォトリソグラフィおよび化学エッチングが、アクセス線を金属化するために、後で実施される；
ｏ Ａｌは、アクセス線上にのみ保持される。残留している樹脂は、化学的に除去される；
－ 環境からのプラットフォームの絶縁（１６）：
ｏ 酸化物（絶縁酸化物）は、その後、コンフォーマルな方法で堆積されて、ナノワイヤをプラットフォームから絶縁する：使用される酸化物は、ＳｉＯ２、Ａｌ２Ｏ３もしくはＨｆＯ２、または特定の誘電体であってもよい；
ｏ この絶縁酸化物の選択的除去は、その後、ナノワイヤ自体の上で行われる；
－ 最後に、ナノプローブの界面特性を変更することができるようにするために、導電性有機層（ＰＥＤＯＴ：ＰＳＳ）または金属酸化物（ＩｒＯｘ、ＲｕＯｘ）のような電気化学堆積によって、ナノ構造の上に追加の導電層を選択的に堆積させてもよい。

この実施形態の代替的な適用例において、図１０を参照して説明すると、上述の方法は、ＣＭＯＳ回路型のチップ上で実施される。ステップは、図９を参照して説明したステップと実質的に同一である。より具体的には、この構成において、ＣＭＯＳチップの誘電性パッシベーション層がバルク基板として使用され、この誘電性パッシベーション層の上に直接ナノワイヤを構築すること（フォトリソグラフィ、プラズマエッチング）、次いで、アクセス線を作製すること、金属ピクセルに対処しないシリサイド化（など）を可能にする。

図１０において、ＣＭＯＳピクセルは、概略断面図において（Ｐｉｘ）と表されている。この変形例によれば、ナノプローブは、選択されたピクセルの上に構築され、次いで、金属化されたビアを介して（開口を介して）アクセス線のＡｌ金属化のステップ１５の間に接続され、それによって、ＣＭＯＳチップの各選択されたピクセルをその関連するナノプローブに接続する。より具体的には、この実施形態において、特定のスキーム（パターン）を使用して、ナノプローブの金属化されたアクセス線がチップのピクセルと直接接触するようになることを確実にする。例えば、このスキームは、チップの製造業者によって提供される（チップが前もって製造されている場合）。その後、このスキームは、プラットフォームの垂直構造化のステップ中に使用されて、上述のように垂直ナノワイヤを作製するだけでなく、提供されたスキームに従って、アクセス線が接続されるべきピクセルの上でパッシベーション層の完全開口（ビア）も実行する。金属化によるこの接触再開が一旦実行されると、環境からのプラットフォームの絶縁（１６）が実行され、ＣＭＯＳの構造化されたパッシベーション層を再び絶縁し、ＣＭＯＳの元の特性を復元することを可能にする。その後、絶縁層の選択的除去がナノプローブ上で行われる。したがって、これらのナノプローブを通過する電気信号の処理の全部または一部を実行することを担当する電子部品の上に直接、ナノプローブのプラットフォームを作製することが可能である。

したがって、ＣＭＯＳ技術は、大規模な細胞および並列神経のカップリングを実行することができるプラットフォームを開発するために直接使用される。例えば、ナノワイヤ記録サイトの数を大幅に多くすることができ、このナノワイヤのネットワークは、ＣＭＯＳ集積回路の上にそれを製造することによって「アクティブ」にされる。各記録サイトにおけるナノワイヤは、下にある集積回路内のそれ自体の増幅器および刺激器に接続される（すなわち、集積回路自体は、プラットフォームのナノワイヤの数と同等の数の増幅器および／または刺激器を有するネットワーク構造をとる）。集積回路内のオンチップエレクトロニクスは、いくつかの目的を果たすために使用することができる。第１に、それは、並列のナノワイヤサイトのネットワークの大規模な動作を可能にする。第２に、ナノワイヤに近接するオンチップエレクトロニクスは、例えば、エレクトロニクスに向かう信号の過度に長い経路（そのような経路は、場合によっては信号を減衰させるかまたはノイズを導入する）を回避することによって、記録感度を増加させることを可能にする。したがって、ＣＭＯＳ上のそのようなプラットフォームは、細胞ネットワークのインビトロ分離培養物の細胞内および大規模並列記録および刺激のために使用され得る。そのようなプラットフォームはまた、インビボでの神経ネットワークの研究および新しいタイプの神経人工器官の開発に使用することができる。先に述べたように、提案されたプラットフォーム、特に開示された製造方法で得られるプラットフォームの利点は、非常に低い製造上の変動にあり、実際に、スケールアップおよび製造コストの低減を可能にする。

相補的には、本発明はまた、上述の方法を使用して所定のバルク基板上に製造される、細胞相互作用のためのプラットフォームに関する。特に、そのようなプラットフォームは、垂直ナノワイヤを基板の上に直接作製した後に堆積されるシリコン層が、２０～２００ｎｍの厚さを有し、好ましい厚さは約１００ｎｍであるという点で注目に値する。そのようなプラットフォームはまた、同じプラットフォーム上で細胞を測定するための所定の集団を生成するように、製造条件に応じて垂直ナノワイヤをクラスタにグループ化することを含んでもよい。有利には、プラットフォームは、研究／刺激される生物学的材料に従って特殊化されてもよい。より具体的には、垂直ナノワイヤの配置および間隔は、相互作用する細胞のタイプ、特にこれらの細胞のサイズに従って決定され、選択される。加えて、研究される細胞のより正確な配置を可能にし、その結果、これらの細胞のより良好な相互作用を可能にするように、プラットフォームの表面は、親水性／疎水性領域を規定するように処理されてもよい。さらに、これらのプラットフォーム上のナノワイヤの高さは２～２０μｍである。これらのナノワイヤの高さは、それらの数およびそれらの間隔と同様に、相互作用する細胞のタイプ、および研究段階のそれらの寿命／生存を保証するためにこれらの細胞が浸漬される環境に応じて決定される。さらに、本開示によれば、いくつかの異なるタイプの細胞を同じ培養物内に統合することができ、および／または同じ生物学的試料からの細胞のいくつかの層を相互作用させることができるように、ナノワイヤの高さは、同一プラットフォーム上で異なってもよく、それによって、異なる動作条件下での測定を保証しつつ、単一の細胞タイプの分解能をある程度維持することができる。

図１１は、先に提案された技術に従ってＨＤＣＭＯＳのパッシベーション層上に製造されたナノワイヤおよびビアの断面図を示す。図１２は、本発明者らによって製造されたＨＤＣＭＯＳオンチッププローブのセットを表す。

図１３は、石英層上に製造されたナノワイヤのセットの図である。図１４は、ＰｔＳｉ合金の層を有する石英層の上に製造されたナノワイヤのセットの図である。図１５は、ＰｔＳｉ合金の層を有する石英層の上に製造されたナノワイヤのセットの図である。図１６は、ＰｔＳｉ合金の層を有する石英層上に製造されたナノワイヤのより近接した図であり、このナノワイヤの寸法を特定する。図１７は、Ｓｉ層を有する石英層の上に製造されたナノワイヤのセットの図である。

したがって、本明細書に記載された要素に照らしても明らかなように、本発明者らは、記載された技術に習熟しており、特にＨＤＣＭＯＳ基板上に構築されるナノワイヤのサイズおよび密度の両方に関して、特に多くのバリエーションを検討することを可能にする。さらに、今日まで、それらの基板上に細胞相互作用プラットフォームを埋め込んでいるＨＤＣＭＯＳチップは、先行技術において開示されておらず、本発明者らは、それらが、細胞相互作用のためのプラットフォームを含むそのようなマイクロプロセッサを有する唯一のものであると信じている。このプラットフォームは、ナノワイヤに基づく少なくとも１つのナノプローブを含み、前記ナノワイヤはそれぞれ、細胞と接触するよう意図された導電性端部を含み、プロセッサにおいて、ナノプローブのナノワイヤは、マイクロプロセッサのパッシベーション層上に直接配置され且つ構築される。

図１は、本技術によるプラットフォームの製造のために実施されるステップの原理を説明する。 図２は、シリコン基板上に得られた垂直ナノワイヤを表す。 図３は、石英基板上に得られた垂直ナノワイヤを表す。 図４は、従来技術のナノワイヤの高さよりも著しく大きい高さを有する垂直ナノワイヤを表す。 図５は、７つの垂直ナノワイヤを備える相互作用プラットフォームを表し、当該相互作用プラットフォームは、バルクＳｉ基板において直接構造化され、次いで酸化物層（ＳｉＯ２）およびポリＳｉ層で覆われ、電気的アクセス経路によって延長された７つのナノワイヤを含む電極を形成するように構造化され；最終的に、このＳｉ層は、ＰｔＳｉ内に選択的にシリサイド化されている、ナノワイヤによって構成される。 図６は、図５の電極に作成した断面図であり、２本の垂直ナノワイヤを表し、本発明の方法に従って作製された層の積み重ねを明らかにする； 図７は、ＣＭＯＳ回路パッシベーション層上に得られた垂直ナノワイヤを表す。ＳｉＯｘから作製されたナノワイヤは、前記回路の最終パッシベーション層内で構造化され、アモルファスＳｉ層（～９０ｎｍ）で覆われる。 図８は、３本のナノワイヤを有する電極を表し、ここでは、導電性有機材料（ＰＥＤＯＴ：ＰＳＳ）の電気化学による局在堆積が行われた。 図９は、本発明の方法の異なるステップを概略的に表す。 図１０は、ＣＭＯＳ回路のパッシベーション層内で実施される、本発明の方法の異なるステップを概略的に表す。 図１１は、本技術によって実施されたＣＭＯＳ回路のピクセルに到達するための、プローブ及びビアの断面である。 図１２は、本技術によって実施されたＨＤＣＭＯＳ上のナノ電極のセットを表す。 図１３は、本技術によって実施された石英上のナノワイヤを表す。 図１４は、本技術によって実施されたＰｔＳｉを有する石英上のナノワイヤを表す。 図１５は、本技術によって実施されたＰｔＳｉを有する石英上のナノワイヤをより大きな図で表す。 図１６は、本技術によって実施されたＰｔＳｉを有する石英上のナノワイヤをより近接した図で表し、このナノワイヤの異なる測定値を報告する。 図１７は、本技術によって実施されたＳｉを有する石英上のナノワイヤを表す。

Claims (12)

1. 細胞相互作用のためのプラットフォームを製造するための方法であって、前記プラットフォームは所定のバルク基板上に製造され、前記方法はトップダウン法であり、以下のステップを順に含むことを特徴とする、細胞相互作用のためのプラットフォームの製造方法：
   － 前記バルク基板上に垂直ナノワイヤを作製するステップ（Ｅ１０）；
   － Ｓｉ層を堆積させるステップ（Ｅ３０）
   － 前記ナノワイヤにアクセスするためのアクセス線を作製するステップ（Ｅ４０）；
   － 前記アクセス線および前記ナノワイヤの、選択的シリサイド化ステップ（Ｅ５０）；
   － 前記アクセス線の金属構造化ステップ（Ｅ６０）；
   － 液体測定のための絶縁層を堆積させるステップ（Ｅ６０）；
   － ナノプローブ上の前記絶縁層の選択的除去ステップ（Ｅ７０）。
2. 前記所定のバルク基板は、透明基板、フレキシブル基板、シリコン、ＣＭＯＳ電子回路のパッシベーション層を含む群に属することを特徴とする、請求項１に記載の細胞相互作用のためのプラットフォームの製造方法。
3. 前記所定のバルク基板上に前記ナノワイヤを作製するステップは、
   － 保護マスクとして機能する樹脂パターンの局所的堆積を含む、フォトリソグラフィステップ；および
   － 所望の高さで前記基板上に垂直ナノワイヤを得ることを可能にする、イオン衝撃によるドライエッチングステップ、
   を含むことを特徴とする、請求項１に記載の細胞相互作用のためのプラットフォームの製造方法。
4. 前記ナノワイヤの選択的シリサイド化ステップは、金属酸化物（ＩｒＯｘ、ＲｕＯｘ）または有機導電体（ＰＥＤＯＴ：ＰＳＳ）または金属窒化物（ＴｉＮ、ＴａＮ）の層で任意に覆われた、白金、またはニッケル、またはチタン、またはクロムに基づくことを特徴とする、請求項１に記載の細胞相互作用のためのプラットフォームの製造方法。
5. 前記ナノワイヤへの前記アクセス線を作製するステップは、
   － ＣＶＤ法によって、フルウェハーシリコン層を堆積させるステップ；
   － 前記アクセス線及び前記垂直ナノワイヤ上に、保護マスクとして機能する樹脂パターンを局所的に堆積させることを含む、フォトリソグラフィステップ；および
   － イオン衝撃によってドライエッチングして、望ましくない位置の前記シリコン層を除去するステップ
   を含むことを特徴とする、請求項１に記載の細胞相互作用のためのプラットフォームの製造方法。
6. 前記シリコン層は、２０～２００ｎｍの厚さを有することを特徴とする、請求項４に記載の方法。
7. 前記シリコン層は、約１００ｎｍの厚さを有することを特徴とする、請求項４に記載の方法。
8. 前記ナノワイヤの高さは、２～２０μｍであることを特徴とする、請求項１に記載の方法。
9. 細胞相互作用のためのプラットフォームであって、ナノワイヤに基づく少なくとも１つのナノプローブを含み、前記ナノワイヤはそれぞれ、細胞と接触するよう意図された導電性端部を含み
   前記プラットフォームは、請求項１～８のいずれか１項に記載の方法の手段によって得られることを特徴とする、細胞相互作用のためのプラットフォーム。
10. 請求項９に記載のプラットフォームを含むマイクロプロセッサ。
11. 細胞相互作用のためのプラットフォームを含むマイクロプロセッサであって、ナノワイヤに基づく少なくとも１つのナノプローブを含み、前記ナノワイヤはそれぞれ、細胞と接触するよう意図された導電性端部を含み、
    前記ナノワイヤは、マイクロプロセッサのパッシベーション層上に直接構築されることを特徴とする、マイクロプロセッサ。
12. ナノワイヤにアクセスするためのアクセス線は、ビアを介して前記マイクロプロセッサの入力点に前記ナノワイヤを直接接続することを可能にすることを特徴とする、請求項１１に記載のマイクロプロセッサ。
    
    

Images