JP2024503626A - 低温グラフェンの成長 - Google Patents

低温グラフェンの成長 Download PDF

Info

Publication number
JP2024503626A
JP2024503626A JP2023541046A JP2023541046A JP2024503626A JP 2024503626 A JP2024503626 A JP 2024503626A JP 2023541046 A JP2023541046 A JP 2023541046A JP 2023541046 A JP2023541046 A JP 2023541046A JP 2024503626 A JP2024503626 A JP 2024503626A
Authority
JP
Japan
Prior art keywords
containing precursor
semiconductor processing
carbon
maintained
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023541046A
Other languages
English (en)
Inventor
チアリャン ワン，
サスミット シンハー ロイ，
アブヒジット バス マリック，
ニティン ケー． イングル，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2024503626A publication Critical patent/JP2024503626A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53276—Conductive materials containing carbon, e.g. fullerenes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半導体処理の例示的な方法は、炭素含有前駆体及び水素含有前駆体を半導体処理チャンバの処理領域に供給することを含むことができる。本方法は、半導体処理チャンバの処理領域内で炭素含有前駆体及び水素含有前駆体のプラズマを生成することを含むことができる。本方法は、半導体処理チャンバの処理領域内に位置付けされた基板上にグラフェンの層を形成することを含むことができる。基板は、約６００℃以下の温度に維持することができる。本方法は、水素含有前駆体によるプラズマを維持しながら、炭素含有前駆体の流れを停止することを含むことができる。【選択図】図３

Description

関連出願の相互参照
［０００１］本出願は、２０２１年０１月０６日に出願された「ＬＯＷ ＴＥＭＰＥＲＡＴＵＲＥ ＧＲＡＰＨＥＮＥ ＧＲＯＷＴＨ」と題する米国特許出願第１７／１４２，６２６号の利益及び優先権を主張し、その全体を本明細書に参照により援用するものとする。
技術分野
［０００２］本技術は、半導体製造のためのシステム及び方法に関する。より詳細には、本技術は、グラフェンを形成するための半導体処理及び装置に関する。
背景
［０００３］集積回路は、基板表面に複雑にパターン化された材料層を生成する処理によって可能になる。基板上にパターン化された材料を製造するには、材料を形成及び除去するための制御された方法が必要である。前駆体は多くの場合、処理領域に供給され、基板上に材料を均一に堆積又はエッチングするために分配される。デバイスのサイズが縮小し続けると、材料の均一性がデバイスの品質だけでなくその後の動作にも影響を与える可能性がある。例えば、材料の層の厚さが減少すると、層のカバレッジが影響を受ける可能性があり、カバレッジにボイドやギャップが発生する可能性がある。
［０００４］したがって、高品質のデバイス及び構造を製造するために使用できる改善されたシステム及び方法が必要である。これら及び他のニーズは、本技術によって対処される。
［０００５］半導体処理の例示的な方法は、炭素含有前駆体及び水素含有前駆体を半導体処理チャンバの処理領域に供給することを含むことができる。本方法は、半導体処理チャンバの処理領域内で炭素含有前駆体及び水素含有前駆体のプラズマを生成することを含むことができる。本方法は、半導体処理チャンバの処理領域内に位置付けされた基板上にグラフェンの層を形成することを含むことができる。基板は、約６００℃以下の温度に維持することができる。本方法は、水素含有前駆体によるプラズマを維持しながら、炭素含有前駆体の流れを停止することを含むことができる。
［０００６］いくつかの実施形態では、水素含有前駆体及び炭素含有前駆体の流量比は、約２：１以上に維持され得る。プラズマは、容量結合プラズマであってもよく、又は容量結合プラズマを含んでもよい。処理チャンバの圧力は、約３Ｔｏｒｒ以上に維持することができる。炭素含有前駆体の流れを停止した後の一定期間後に、炭素含有前駆体の流れを再開することを含むことができる。本方法は、基板上に追加のグラフェン層を形成することを含んでもよい。基板は、金属又は誘電体材料であるか、或いは金属又は誘電体材料を含むことができる。プラズマ出力は、プラズマの生成中、１０００Ｗ以下に維持することができる。本方法は、炭素含有前駆体の流れを停止することの後、水素含有前駆体のプラズマ放出物を用いて前記基板上に形成されたグラフェンの層をエッチングすること
をさらに含むことができる。炭素含有前駆体は、炭化水素であるか、又は炭化水素を含むことができる。
［０００７］本技術のいくつかの実施形態は、半導体処理の方法を包含し得る。本方法は、炭素含有前駆体及び水素含有前駆体を半導体処理チャンバの処理領域に送達することを含み得る。水素含有前駆体と炭素含有前駆体の流量比は、約２：１以上に維持され得る。本方法は、半導体処理チャンバの処理領域内に位置付けされた基板上にグラフェンの層を形成することを含むことができる。基板は、約６００℃以下の温度に維持することができる。
［０００８］いくつかの実施形態では、基板上にグラフェンの層を形成している間、処理領域はプラズマフリーに維持され得る。基板はコバルトであるか、又はコバルトを含むことができる。炭素含有前駆体の流量は、１００ｓｃｃｍ以下に維持され得る。半導体処理チャンバの処理領域内の圧力は、約１０Ｔｏｒｒ以下に維持することができる。炭素含有前駆体は、炭化水素であるか、又は炭化水素を含むことができる。
［０００９］本技術のいくつかの実施形態は、半導体処理の方法を包含し得る。本方法は、炭素含有前駆体及び水素含有前駆体を半導体処理チャンバの処理領域に送達することを含み得る。炭素含有前駆体と水素含有前駆体の流量比は、約１：１以上に維持され得る。本方法は、半導体処理チャンバの処理領域内に位置付けされた基板上にグラフェンの層を形成することを含むことができる。基板は、約４００℃以下の温度に維持され得る。基板上にグラフェンの層を形成する間、処理領域はプラズマフリーに維持され得る。基板はコバルトであるか、又はコバルトを含むことができる。炭素含有前駆体の流量は、１０００ｓｃｃｍ以上に維持され得る。半導体処理チャンバの処理領域内の圧力は、約１０Ｔｏｒｒ以上に維持することができる。
［００１０］このような技術は、従来のシステムや技術に比べて多くの利点を提供する可能性がある。例えば、本技術の実施形態は、プラズマ増強の有無にかかわらず、低温でグラフェンの層を生成することができる。さらに、本方法により、バリアのカバレッジのための層の厚さを薄くすることができる。これら及び他の実施形態は、それらの利点及び特徴の多くと共に、以下の説明及び添付の図と併せてより詳細に説明される。
［００１１］開示された技術の性質及び利点の更なる理解は、明細書及び図面の残りの部分を参照することによって実現することができる。
［００１２］本技術のいくつかの実施形態による例示的な処理システムの平面図を示す。 ［００１３］本技術のいくつかの実施形態による例示的なプラズマシステムの概略断面図を示す。 ［００１４］本技術のいくつかの実施形態による半導体処理の例示的な方法の操作を示す。 図４のＡ～Ｂは、本技術のいくつかの実施形態による半導体処理の概略断面図を示す。 図５のＡ及びＢは、本技術のいくつかの実施形態による半導体処理の概略断面図を示す。 ［００１７］本技術のいくつかの実施形態による半導体処理の例示的な方法の操作を示す。
［００１８］図のいくつかは概略図として含まれている。これらの図は説明を目的としたものであり、特に縮尺であると述べられていない限り、縮尺であると見なされるべきではないことを理解されたい。さらに、概略図として、図は理解を助けるために提供されており、現実的な表現と比較してすべての態様又は情報を含むとは限らず、説明のために誇張された資料を含む場合がある。
［００１９］添付の図では、同様の構成要素及び／又は特徴部には同じ参照ラベルが付いている場合がある。さらに、同じ種類の様々な構成要素は、参照ラベルの後に類似の構成要素間を区別する文字を付けることによって区別することができる。本明細書で第１の参照符号のみが使用される場合、説明は、文字に関係なく、同じ第１の参照符号を有する類似の構成要素の任意の１つに適用可能である。
［００２０］半導体デバイスの処理では、様々な構造及びデバイスを開発するために多数の材料が使用されている。金属及び導電性材料が組み込まれる場合、短絡及びデバイスの損傷につながる可能性のある周囲の材料へのマイグレーションを制限するために１つ又は複数のバリア層が形成され得る。非限定的な一例として、バックエンド・オブ・ライン（多層配線）論理処理の場合、導電性材料には銅及びコバルトが含まれる場合がある。これらの材料に使用されるエレクトロマイグレーションバリアは、それぞれ窒化タンタル及び窒化チタンを含み得る。これらの窒化物は原子層堆積によって共形性に形成されることが多いが、窒化物の柱状構造のため、周囲の誘電体材料の完全なカバレッジを確実にするに、ある程度の厚さの堆積が必要な場合がある。通常、これらの材料はカバレッジを確保するために２５Åを超える厚さが必要とされる。
［００２１］デバイスのサイズが縮小し続けることで、多くの材料層の厚さとサイズを減少させることができる。将来のノードは同様の抵抗率要件で特徴付けることができるため、金属又は導電性材料の量を減らすことは、他の材料よりも回避することができる。しかしながら、上で述べたように、ライナー及びバリア層の厚さの制限によってボトルネックが生じ得る。この問題に対処するために、従来の技術の多くは、これらの材料の削減量に制約がある可能性があり、誘電体とデバイスの間隔をさらに縮小する必要が生じ、クロストークや電気的問題が増加する可能性がある。
［００２２］現在の技術は、グラフェンのライナーを形成することにより、これらの問題を克服することができる。グラフェンの成長の性質はより横方向的であり得、従来の材料と比較して厚さが薄いことを特徴とするカバレッジの層を生成することができる。しかしながら、ロジックデバイスでのグラフェンの使用は、脱水素操作でグラフェンを十分に成長させるために通常必要な高温に基づいて課題が課されている。さらに、成長は脱水素化を触媒し得る金属に限定されることがよくある。本技術は、これらの課題を複数の方法で克服する。例えば、より抑制されていないグラフェン層を形成することにより、より低い温度を使用してグラフェンを形成することができる。さらに、基板近くの破壊を促進するために、プラズマ強化を使用することができる。これは、金属上だけでなく誘電体材料上への形成を有利に可能にし、さもなければ、さもなければ、誘電体材料の熱収支によりグラフェンの成長を支持することができない。
［００２３］残りの開示は、開示された技術を利用する特定の堆積処理をルーティン的に特定するが、システム及び方法は、他の堆積処理、並びに記載されたチャンバで起こり得る処理に等しく適用可能であることは容易に理解されるであろう。したがって、この技術は、これらの特定の堆積処理又はチャンバのみでの使用に限定されるものと考えるべきではない。本開示では、本技術の実施形態による処理及びパラメータを説明する前に、本技術のいくつかの実施形態による構成要素を含み得る１つの可能なシステム及びチャンバについて論じる。
［００２４］図１は、実施形態による堆積、エッチング、焼成、及び硬化チャンバの処理システム１００の一実施形態の平面図を示す。図では、一対の前部開口統合ポッド１０２は、ロボットアーム１０４によって受け取られ、基板処理チャンバ１０８ａ～ｆの１つに置かれ、タンデムセクション１０９ａ～ｃに位置決めされる前に低圧保持領域１０６に置かれる様々なサイズの基板を供給する。第２のロボットアーム１１０を使用して、保持領域１０６から基板処理チャンバ１０８ａ～ｆへ基板ウエハを搬送し、戻すことができる。各基板処理チャンバ１０８ａ～ｆは、プラズマ強化化学気相堆積、原子層堆積、物理的気相堆積、エッチング、前洗浄、脱ガス、配向、及びアニーリング、アッシングなどを含むその他の基板処理に加えて、多数の基板処理操作を実行するよう装備することができる。
［００２５］基板処理チャンバ１０８ａ～ｆは、基板上の誘電体又は他の膜を堆積、アニーリング、硬化及び／又はエッチングするための１つ又は複数のシステム構成要素を含むことができる。１つの構成では、２対の処理チャンバ、例えば１０８ｃ～ｄ及び１０８ｅ～ｆは、基板上に誘電体材料を堆積するのに使用することができ、第３の対の処理チャンバ、例えば１０８ａ～ｂは、堆積された誘電体をエッチングするのに使用することができる。別の構成では、チャンバの３つの対すべて、例えば１０８ａ～ｆは、基板上に交互誘電体膜のスタックを堆積するように構成することができる。記載されたプロセスの任意の１つ又は複数は、異なる実施形態に示される製造システムから分離されたチャンバ内で実行され得る。誘電体膜のための堆積、エッチング、アニーリング、及び硬化チャンバの追加の構成が、システム１００によって企図されることを理解されたい。
［００２６］図２は、本技術のいくつかの実施形態による例示的なプラズマシステム２００の概略断面図を示す。プラズマシステム２００は、上述のタンデムセクション１０９の１つ又は複数に適合することができ、本技術の実施形態による面板又は他の部品又はアセンブリを含むことができる一対の処理チャンバ１０８を示すことができる。プラズマシステム２００は、一般に、一対の処理領域２２０Ａ及び２２０Ｂを画定する側壁２１２、底壁２１６、及び内部側壁２０１を有するチャンバ本体２０２を含むことができる。処理領域２２０Ａ～２２０Ｂの各々は、同様に構成することができ、同一の構成要素を含むことができる。
［００２７］例えば、処理領域２２０Ｂは、その構成要素が処理領域２２０Ａに含まれてもよく、プラズマシステム２００の底壁２１６に形成された通路２２２を通って処理領域に配置されたペデスタル２２８を含んでもよい。ペデスタル２２８は、本体部分などのペデスタルの露出面上で基板２２９を支持するように適合されたヒータを提供することができる。ペデスタル２２８は、所望の処理温度で基板温度を加熱及び制御することができる、例えば抵抗加熱素子などの加熱素子２３２を含むことができる。ペデスタル２２８はまた、ランプアセンブリなどの遠隔加熱要素又は任意の他の加熱装置によって加熱されてもよい。
［００２８］ペデスタル２２８の本体は、フランジ２３３によってステム２２６に結合することができる。ステム２２６は、ペデスタル２２８を電力アウトレット又は電力ボックス２０３と電気的に結合することができる。電力ボックス２０３は、処理領域２２０Ｂ内のペデスタル２２８の上昇及び移動を制御する駆動システムを含むことができる。ステム２２６はまた、ペデスタル２２８に電力を供給するための電力インターフェースを含んでもよい。電源ボックス２０３は、熱電対インターフェースなどの電力及び温度インジケータ用のインターフェースを含むこともできる。ステム２２６は、電源ボックス２０３と取り外し可能に連結するように適合されたベースアセンブリ２３８を含み得る。電力ボックス２０３の上に円周リング２３５が示されている。いくつかの実施形態では、円周リング２３５は、ベースアセンブリ２３８と電力ボックス２０３の上面との間の機械的インターフェースを提供するように構成された機械的ストップ又はランドとして適合されたショルダーであってもよい。
［００２９］ロッド２３０は、処理領域２２０Ｂの底壁２１６に形成された通路２２４を通って含まれてもよく、ペデスタル２２８の本体を通って配置された基板リフトピン２６１を位置決めするのに利用することもできる。基板リフトピン２６１は、基板２２９をペデスタルから選択的に離して、基板移送ポート２６０を通して基板２２９を処理領域２２０Ｂに出し入れするために利用されるロボットとの基板２２９の交換を容易にすることができる。
［００３０］チャンバ蓋２０４は、チャンバ本体２０２の頂部と連結され得る。蓋２０４は、それに連結された１つ又は複数の前駆体分配システム２０８を収容することができる。前駆体分配システム２０８は、ガス供給アセンブリ２１８を介して処理領域２２０Ｂ内に反応物及び洗浄前駆体を送達することができる前駆体入口通路２４０を含むことができる。ガス供給アセンブリ２１８は、面板２４６の中間に配置されたブロッカプレート２４４を有するガスボックス２４８を含み得る。ガス送達アセンブリ２１８に電力を供給して、ガス送達アセンブリ２１８の面板２４６とペデスタル２２８との間の、チャンバの処理領域であり得るプラズマ領域の生成を促進することができる、無線周波数（「ＲＦ」）源２６５は、ガス供給アセンブリ２１８と結合させることができる。いくつかの実施形態では、ＲＦ源は、ペデスタル２２８などのチャンバ本体２０２の他の部分と結合して、プラズマ生成を容易にすることができる。蓋２０４へのＲＦ電力の伝導を防止するために、蓋２０４とガス供給アセンブリ２１８との間に誘電アイソレータ２５８を配置することができる。シャドウリング２０６は、ペデスタル２２８と係合するペデスタル２２８の周囲に配置することができる。
［００３１］操作中にガスボックス２４８を冷却するために、ガス分配システム２０８のガスボックス２４８内に任意選択の冷却チャネル２４７を形成することができる。ガスボックス２４８を所定の温度に維持できるように、水、エチレングリコール、ガスなどの熱伝達流体を冷却チャネル２４７を通して循環させることができる。処理領域２２０Ｂ内の処理環境への側壁２０１、２１２の露出を防止するために、チャンバ本体２０２の側壁２０１、２１２に近接して処理領域２２０Ｂ内にライナーアセンブリ２２７を配置することができる。ライナーアセンブリ２２７は、処理領域２２０Ｂからガス及び副産物を排出し、処理領域２２０Ｂ内の圧力を制御するように構成されたポンピングシステム２６４に結合され得る円周ポンピングキャビティ２２５を含み得る。ライナーアセンブリ２２７上に複数の排気ポート２３１を形成することができる。排気ポート２３１は、システム２００内での処理を促進する方法で、処理領域２２０Ｂから円周ポンピングキャビティ２２５へのガスの流れを可能にするように構成され得る。
［００３２］前述したチャンバは、堆積又は形成方法を含む例示的な方法を実行する際に使用することができる。図３に戻ると、本技術のいくつかの実施形態による半導体処理の例示的な方法３００の操作が示されている。本方法は、前述したようなフィーチャ又は構成要素を含むことができる、上述の処理システム２００を含む様々な処理チャンバ内で実行することができる。方法３００は、本技術による方法のいくつかの実施形態に具体的に関連付けられてもされなくてもよい、いくつかの任意の操作を含み得る。例えば、操作の多くは、技術のより広い範囲を提供するために説明されているが、本技術にとって重要ではなく、あるいは容易に理解されるように代替方法によって実行されてもよい。方法３００は、図４Ａ～図４Ｄ及び図５Ａ～図５Ｄに概略的に示される操作を説明することができ、その図示は方法３００の操作と併せて説明される。図は部分的な概略図のみを示しており、基板支持体は、図に示されているように、様々な特性及び態様を有する任意の数の追加の材料及び特徴を含み得ることが理解されるべきである。
［００３３］方法３００は、リストされた操作の開始前に追加の操作を含み得る。例えば、特定の製造操作に合わせて半導体構造を発達させるために、方法３００を開始する前に半導体処理を実行することができる。処理操作は、方法３００が実行され得るチャンバ又はシステム内で実行することができるか、或いは処理は、そこから方法３００を実行し得る、同じメインフレーム上の別のチャンバ又は異なるシステムで実行することができる。方法３００は、図４Ａに示されるように、グラフェン形成操作が実行される例示的な構造を含む、任意の数の半導体構造又は基板４０５上で実行され得ることが理解されるべきである。その上で処理が起こり得る基板は、結晶シリコン、酸化ケイ素、歪みシリコン、シリコンゲルマニウム、ドープされた又はドープされていないポリシリコン、ドープされた又はドープされていないシリコンウエハ、パターン化された又はパターン化されていないウエハ、シリコンオンインシュレータ、炭素ドープされた酸化ケイ素、窒化ケイ素、ドープされたケイ素、ゲルマニウム、ガリウムヒ素、サファイアのような材料であり得るか、或いは処理が実行され得る他の任意の基板であることができる。基板は、直径２００ｍｍ又３００ｍｍのウエハ、矩形又は正方形のパネルなど、様々寸法形状を有することができる。
［００３４］論理構造のためにグラフェンが堆積され得る本技術によって包含される１つの非限定的な例として、誘電体材料４１０が基板４０５の上に重なって形成され得る。誘電体材料は、低誘電率、又は処理に使用される他の層間材料であってもよい。図４Ｂに示すように、誘電体材料４１０にフィーチャをエッチングすることができる。次いで、方法３００は、パターン化された誘電体材料を横切って共形性的にグラフェン材料層４１５を形成することができる。
［００３５］前に説明したように、誘電体材料上でのグラフェンの形成は、誘電体材料の熱収支の制約によって妨げられる可能性がある。しかしながら、本技術は、より低い基板温度での破壊を促進する局所プラズマを形成することにより、この問題を克服することができる。したがって、本技術のいくつかの実施形態は、約６００℃以下の基板温度でグラフェンを形成することができ、約５８０℃以下、約５６０℃以下、約５４０℃以下、約５２０℃以下、約５００℃以下、約４８０℃以下、約４６０℃以下、約４４０℃以下、約４２０℃以下、約４００℃以下、約３８０℃以下の、又はそれを下回る基板温度でグラフェンを形成することができる。
［００３６］基板が処理され、及び／又は処理領域内に位置付けられた後、方法３００は、操作３０５で、１つ又は複数の前駆体を基板処理領域に供給することができる。いくつかの実施形態では、前駆体は、炭素含有前駆体及び水素含有前駆体を含むことができる。炭素含有前駆体は、炭素を含む任意の数の前駆体であってよい。例えば、炭素含有前駆体は、任意のアルカン、アルケン、アルキン、若しくは芳香族材料を含む炭化水素であるか、又は炭化水素を含むことができ、非限定的な例としては、エタン、エテン、プロパン、プロペン、アセチレン、又は任意の高次炭化水素を含むことができるか、或いは前駆体は、炭素、水素、酸素、又は窒素のうちの１つ又は複数を含む材料であることができる。水素含有前駆体は、任意の水素含有材料を含むことができ、いくつかの実施形態では、二原子水素であり得る。形成操作のいずれにおいても、Ａｒ、Ｈｅ、Ｘｅ、Ｋｒ、窒素、又は他の前駆体を含む不活性前駆体のような、１つ又は複数の追加の前駆体又はキャリアガスが含まれ得る。操作３１０で前駆体からプラズマを生成することができ、図４Ｂに示す層４１５で示すように、操作３１５でグラフェンの層を形成することができる。十分な量のグラフェンが形成されると、処理を停止することができする。図４Ｃに示すように、金属又は導電性材料４２０は、並んだトレンチ内に形成することができる。導電性材料は、銅やコバルトなどの任意の金属、又は半導体処理で使用できる任意の他の導電性材料を含むことができる。平坦化を行って、図４Ｄに示すような最終構造を生成することができる。
［００３７］炭素含有前駆体の流量は成長速度を制御する可能性があるが、水素の取り込みに伴うｓｐ２結合の発達にも影響を与え得る。たとえば、炭素流量が増加すると、膜内のｓｐ２結合、ｓｐ３結合、及び水素結合と共に膜の成長を増加させることができる。したがって、いくつかの実施形態では、炭素含有前駆体の流量は約２０００ｓｃｃｍ以下に維持することができ、約１５００ｓｃｃｍ以下、約１０００ｓｃｃｍ以下、約５００ｓｃｃｍ以下、約４００ｓｃｃｍ以下、約３００ｓｃｃｍ以下、約２００ｓｃｃｍ以下、約１００ｓｃｃｍ以下、約７５ｓｃｃｍ以下、約５０ｓｃｃｍ以下、約２５ｓｃｃｍ以下、約１０ｓｃｃｍ以下で、又はそれを下回る流量で維持することができる。
［００３８］プラズマ前駆体内で追加の水素を使用すると、ｓｐ３結合と水素結合の除去が促進され、より弱い結合強度によって特徴付けられる。したがって、いくつかの実施形態では、水素含有前駆体の流量は約５０ｓｃｃｍ以上に維持することができ、約１００ｓｃｃｍ以上、約２００ｓｃｃｍ以上、約３００ｓｃｃｍ以上、約４００ｓｃｃｍ以上、約５００ｓｃｃｍ以上、約６００ｓｃｃｍ以上、約７００ｓｃｃｍ以上、約８００ｓｃｃｍ以上、約９００ｓｃｃｍ以上、約１０００ｓｃｃｍ以上で、又はそれを超える流量で維持することができる。しかしながら、水素の取り込みが増加すると、最終的には成長が完全に抑制され得る。したがって、炭素含有前駆体と水素含有前駆体の流量比のバランスをとることにより、他の炭素の成長を抑制しながら、ｓｐ２結合炭素の成長を促進することができる。したがって、いくつかの実施形態では、水素含有前駆体と炭素含有前駆体の流量比は、約２：１以上に維持することができ、５：１以上、約１０：１以上で、或いはそれを超える流量比に維持することができる。
［００３９］プラズマ環境では、以下でさらに説明するように、熱環境と比較して、水素と炭素の間のバランスを制御することが困難になる可能性がある。したがって、いくつかの実施形態では、方法３００は、基板上でのグラフェンの制御された成長を促進するための追加の操作を含むことができる。たとえば、グラフェンの層の十分な成長が起こった後、方法３００は、任意選択の操作３２０で炭素含有前駆体の流れを停止することを含むことができる。これは、膜の成長を停止させ得る。さらに、水素含有前駆体の流れを維持し、プラズマ生成を継続することができ、これにより、任意選択の操作３２５で形成されたグラフェンのエッチングが容易になり、これにより、ｓｐ３結合した炭素及び水素結合の除去を可能にすることができる。エッチングが起こり得る一定の時間、例えば、約５分以下、約４分以下、約３分以下、約２分以下、約１分以下、約４５秒以下、約３０秒以下、約１５秒以下、又はそれを下回る時間の後、炭素含有前駆体の流れを、任意選択の操作３３０で再開することができる。これは、基板上に追加のグラフェンの層が形成されるのを可能にすることができる。したがって、水素含有前駆体の流れ及びプラズマ生成を維持しながら、炭素含有前駆体をパルスすることによって、多数のグラフェンの層を形成することができる。
［００４０］方法３００は、本技術のいくつかの実施形態で形成されるグラフェンの層に欠陥をもたらす可能性があり、したがって、いくつかの実施形態では、完全にカバレッジするために複数のグラフェンの層を形成することができる。本技術の実施形態では、数十層以上を含む、任意の数のグラフェンの層を形成することができるが、本技術は、いくつかの実施形態では、約５０層以下のグラフェンの層数で十分なバリア層を生成することができ、約４０層以下、約３０層以下、約２０層以下、約１０層以下、約８層以下、約６層以下、約５層以下、約４層以下、約３層以下、又はそれを下回る数で十分なバリア層を生成することができる。これは、２５Å以下の層厚によって特徴付けられるバリアを提供することができ、これは、約２０Å以下、約１５Å以下、約１０Å以下、又はそれを下回る厚さによって特徴付けることができる。
［００４１］低流量での制御された成長を促進し、プラズマ形成による追加の加熱を最小限に抑えるために、いくつかの実施形態では、プラズマは、前述したように、局所的に形成された容量結合プラズマであってもよい。プラズマ出力は、炭素含有前駆体の解離及び脱水素化を制御するように低減することができ、それ故、プラズマ電力は、約１０００Ｗ以下に維持することができ、約８００Ｗ以下、約６００Ｗ以下、約４００Ｗ以下、又はそれを下回る電力に維持することができる。より低いプラズマ出力は、衝撃由来の欠陥生成及び増加した水素ラジカル形成を提言することによって改善された成長を確保することができる。同様に、エッチング操作中の低減されたプラズマ出力は、ｓｐ２結合炭素の除去を制限しながら、より弱い結合種のエッチングを改善することができる。さらに、容量結合プラズマを利用することにより、誘導結合プラズマなどの他の形式のプラズマ生成と比較して、基板処理領域内でより高い圧力を使用することができる。したがって、本技術のいくつかの実施形態では、プラズマ生成中、処理領域内の圧力を約１Ｔｏｒｒ以上、約３Ｔｏｒｒ以上、約５Ｔｏｒｒ以上、又はそれを上回る圧力に維持することができる。
［００４２］プラズマ発生を利用することで、図４Ａ～図４Ｄに示す処理フローに関して説明したように、酸化ケイ素、又はその他の誘電体などの誘電体材料上で形成を引き起こすことができる。しかしながら、本技術の実施形態では、金属上での形成を含む追加の処理フローも支持することができる。たとえば、図５Ａ～図５Ｄに示すように、いくつかの実施形態では、逆パターン化を実行することができ、これは、前述したような材料又は処理のいずれかを含むことができる。図５Ａに示すように、金属又は導電性材料５１０を基板５０５の上に形成することができる。導電性材料は、銅又はコバルトなどの金属、或いは半導体処理で使用できるその他の材料であってもよい。図５Ｂに示すように、導電性材料をエッチングし、導電性材料セクションの周りにバリア層５１５を形成することができる。バリア層は、上で論じたように形成されたグラフェンであるか、又はグラフェンを含むことができるか、或いは以下に説明するように、熱成長グラフェンを含むことができる。誘電体材料５２０は、図５Ｃに示すように構造の周りに堆積させることができるか、或いは流動性材料又は他の低誘電率材料を利用するなど、間隙充填操作として実行することができる。平坦化を実行して、図５Ｄに示すような構造を生成することができる。したがって、本技術の実施形態は、金属材料と誘電体材料の両方を含む多くの材料上にグラフェン層を形成することができる。
［００４３］金属上にグラフェン層を形成できる処理フローを利用することにより、本技術のいくつかの実施形態は、低い基板温度でグラフェンの堆積を可能にすることができ、これはプラズマフリー環境でも実行することができる。図６は、本技術のいくつかの実施形態による半導体処理の例示的な方法６００の操作を示す。本方法は、上述の処理システム２００を含む様々な処理チャンバ内で実行することができ、方法３００又はその他の点に関して前述した任意の材料、操作、又は処理特性を含むことができる。方法６００は、金属基板上などに、プラズマ増強を行わずにグラフェン層を発達させるための操作を例示することができる。方法６００は、操作６０５において、炭素含有前駆体及び水素含有前駆体を供給することと、操作６１０で基板上にグラフェンの層を形成することとを含むことができる。前駆体は、前述した任意の材料だけでなく、前述した処理特性も含み得る。たとえば、処理は、上で論じたように、約６００℃以下の基板温度で実行することができる。いくつかの実施形態では、７００℃未満の温度ではグラフェンの成長が困難になる可能性があるため、熱成長は金属基板上で実行することができる。金属は、いくつかの実施形態では脱水素化を触媒し、本技術の実施形態による温度でグラフェンの形成を促進することができる。
［００４４］さらに、この処理はプラズマフリーの形成であるため、水素含有前駆体と炭素含有前駆体の流量比を利用して、グラフェン層の成長をより良好に制御することができる。例えば、いくつかの実施形態では、流量調整を実行して、低フラックス又は高フラックスタイプのグラフェン成長を生成することができる。例えば、より低い欠陥のグラフェンは、低フラックスフローで形成され得、ここで、水素含有前駆体と炭素含有前駆体の流量比は、約２：１以上、約５：１以上、約１０：１以上、約１５：１以上、約２０：１以上、又はそれを超える流量比で維持することができる。しかしながら、水素の量が増加すると、膜が形成されなくなるまで成長抑制が増加し得る。したがって、いくつかの実施形態では、炭素含有前駆体の流量が、例えば１００ｓｃｃｍ以下を含む、前述したより低い流量に維持される場合、流量比は、約３０：１以下、約２５：１以下、約２０：１以下、又はそれを下回る流量比に維持することができる。さらに、より低い割合の炭素含有前駆体が使用される場合、処理チャンバ内の圧力が低下する可能性があり、これにより、より欠陥の少ないグラフェンの形成がさらに促進される可能性がある。例えば、圧力は約１０Ｔｏｒｒ以下に維持することができ、圧力は、約５Ｔｏｒｒ以下、約３Ｔｏｒｒ以下、約１Ｔｏｒｒ以下、約０．５Ｔｏｒｒ以下、約０．２５Ｔｏｒｒ以下、又はそれを下回る圧力に維持することができる。
［００４５］本技術のいくつかの実施形態は、グラフェンの高フラックス成長も包含することができ、これは、構造に沿って蓄積して連続層を形成することのできる、増加した量の、より小さいサイズのグラフェンの層状シートを形成することができる。増加した流量が、拡散処理に基づいて、あまり制御されていないシートを製造するのに利用されるため、処理は圧力独立であることができ、約１０Ｔｏｒｒ以上、約５０Ｔｏｒｒ以上、約１００Ｔｏｒｒ以上、約２００Ｔｏｒｒ以上、約３００Ｔｏｒｒ以上、又はそれを超える圧力で実行することができる。さらに、水素の流れによる物質の除去を制限するために、炭素含有前駆体と水素含有前駆体の流量比は、約１：１以上に維持することができ、５：４以上、約４：３以上、約３：２以上、約２：１以上に、又はそれを上回る流量比に維持することができる。
［００４６］成長を促進するために、炭素含有前駆体の流量は約５００ｓｃｃｍ以上に維持することができ、圧力は、約７５０ｓｃｃｍ以上、約１０００ｓｃｃｍ以上、約１２５０ｓｃｃｍ以上、約１５００ｓｃｃｍ以上に、又はそれを上回る圧力に維持することができる。成長が起こる可能性のある金属基板又は材料は、材料の脱水素化を触媒し、炭素で飽和させることができ、その後、材料の層状層として沈殿させることができる。流量の増加により、金属の飽和を確実に超過することができ、これにより、基板温度をさらに、例えば、約５００℃以下、約４７５℃以下、約４５０℃以下、約４２５℃以下、約４００℃、約３７５℃未満の、又はそれより低い温度に低下させることができる。本技術の１つ又は複数の実施形態に従って操作を実行することにより、グラフェン層の制御された成長は、低下した基板温度で実行することができる。これにより、より薄いバリア層をより広範囲の基板上に製造することが可能となり得る。
［００４７］前述の説明では、説明の目的で、本技術の様々な実施形態の理解を提供するために多くの詳細が示されている。しかしながら、当業者には、これらの詳細のうちの一部がなくても、或いは、追加の詳細があれば、特定の実施形態を実施できることが明らかであろう。
［００４８］いくつかの実施形態を開示したが、当業者は、実施形態の趣旨から逸脱することなく、様々な修正、代替構造、及び等価物を使用できることが認識されるであろう。さらに、本発明の技術を不必要に不明瞭にすることを避けるために、多くの周知の処理及び要素については説明していない。したがって、上記の説明は、本技術の範囲を限定するものとして解釈されるべきではない。
［００４９］値の範囲が提示される場合、文脈上明らかに別段の指示がない限り、その範囲の上限と下限の間の各介在値はまた、下限の単位の最小単位まで具体的に開示されることが理解される。記載された範囲の任意の記載値又は記載されていない介在値の間の任意の狭い範囲、そしてその記載範囲のその他任意の記載された又は介在する値も包含される。それらの小さな範囲の上限と下限は、独立して範囲に含めたり除外したりすることができ、より小さい範囲に制限のいずれかが含まれない、どちらも含まれない、又は両方の制限が含まれる各範囲も、記載された範囲内で特に除外される制限の影響を受けて、技術内に包含される。記載された範囲に制限の一方又は両方が含まれる場合、含まれる制限のいずれか又は両方を除く範囲も含まれる。
［００５０］本明細書及び添付の特許請求の範囲で使用されるように、単数形「１つの（ａ）」、「１つの（ａｎ）」、及び「その（ｔｈｅ）」は、文脈上別途明示しない限り複数の指示物を含む。したがって、例えば、「前駆体」への言及は、複数のそのような前駆体への言及を含み、「材料」への言及は、１つ又は複数の材料、並びに当業者に知られているその等価物への言及などを含む。
［００５１］また、「含む（ｃｏｍｐｒｉｓｅ（ｓ））」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含有する（ｃｏｎｔａｉｎ（ｓ））」、「含有している（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｅ（ｓ））」、及び「含んでいる（ｉｎｃｌｕｄｉｎｇ）」という用語は、本明細書及び特許請求の範囲で使用された場合、記載された特徴、整数、構成要素、又はステップの存在を特定することを意図しているが、一又は複数のその他の特徴、整数、構成要素、工程、動作、又はグループの存在又は追加を除外するものではない。

Claims (20)

  1. 炭素含有前駆体及び水素含有前駆体を半導体処理チャンバの処理領域に供給することと、
    前記半導体処理チャンバの前記処理領域内で前記炭素含有前駆体及び前記水素含有前駆体のプラズマを生成することと、
    前記半導体処理チャンバの前記処理領域内に位置付けされ、約６００℃以下の温度に維持された基板上にグラフェンの層を形成することと、
    前記水素含有前駆体によるプラズマを維持しながら、前記炭素含有前駆体の流れを停止することと
    を含む、半導体処理方法。
  2. 前記水素含有前駆体の前記炭素含有前駆体に対するの流量比が約２：１以上に維持される、請求項１に記載の半導体処理方法。
  3. 前記プラズマが容量結合プラズマを含む、請求項１に記載の半導体処理方法。
  4. 前記処理チャンバの圧力が約３Ｔｏｒｒ以上に維持される、請求項３に記載の半導体処理方法。
  5. 前記炭素含有前駆体の流れを停止することの後の一定期間後に、前記炭素含有前駆体の流れを再開すること、及び
    前記基板上にグラフェンの追加層を形成すること
    をさらに含む、請求項１に記載の半導体処理方法。
  6. 前記基板が金属又は誘電体材料を含む、請求項１に記載の半導体処理方法。
  7. 前記プラズマの生成中、プラズマ電力が約１０００Ｗ以下に維持される、請求項１に記載の半導体処理方法。
  8. 前記炭素含有前駆体の流れを停止することの後に、前記水素含有前駆体のプラズマ放出物を用いて、前記基板上に形成されたグラフェンの層をエッチングすること
    をさらに含む、請求項１に記載の半導体処理方法。
  9. 前記炭素含有前駆体が炭化水素を含む、請求項１に記載の半導体処理方法。
  10. 炭素含有前駆体及び水素含有前駆体を半導体処理チャンバの処理領域に供給することであって、前記水素含有前駆体と前記炭素含有前駆体の流量比が約２：１以上に維持される、前記供給することと、
    前記半導体処理チャンバの前記処理領域内に位置付けされ、約６００℃以下の温度に維持された基板上にグラフェンの層を形成することと
    を含む、半導体処理方法。
  11. 前記基板上に前記グラフェンの層を形成することの間、前記処理領域がプラズマフリーに維持される、請求項１０に記載の半導体処理方法。
  12. 前記基板がコバルトを含む、請求項１０に記載の半導体処理方法。
  13. 前記炭素含有前駆体の流量が、約１００ｓｃｃｍ以下に維持される、請求項１０に記載の半導体処理方法。
  14. 前記半導体処理チャンバの前記処理領域内の圧力が約１０Ｔｏｒｒ以下に維持される、請求項１０に記載の半導体処理方法。
  15. 前記炭素含有前駆体が炭化水素を含む、請求項１０に記載の半導体処理方法。
  16. 炭素含有前駆体及び水素含有前駆体を半導体処理チャンバの処理領域に供給することであって、前記炭素含有前駆体と前記水素含有前駆体の流量比が約１：１以上に維持される、前記供給することと、
    前記半導体処理チャンバの前記処理領域内に位置付けされ、約４００℃以下の温度に維持された基板上にグラフェンの層を形成することと
    を含む、半導体処理方法。
  17. 前記基板上にグラフェンの層を形成することの間、前記処理領域がプラズマフリーに維持される、請求項１６に記載の半導体処理方法。
  18. 前記基板がコバルトを含む、請求項１６に記載の半導体処理方法。
  19. 前記炭素含有前駆体の流量が、約１０００ｓｃｃｍ以上に維持される、請求項１６に記載の半導体処理方法。
  20. 前記半導体処理チャンバの前記処理領域内の圧力が約１０Ｔｏｒｒ以上に維持される、請求項１６に記載の半導体処理方法。
JP2023541046A 2021-01-06 2022-01-04 低温グラフェンの成長 Pending JP2024503626A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/142,626 2021-01-06
US17/142,626 US11515163B2 (en) 2021-01-06 2021-01-06 Low temperature graphene growth
PCT/US2022/011061 WO2022150272A1 (en) 2021-01-06 2022-01-04 Low temperature graphene growth

Publications (1)

Publication Number Publication Date
JP2024503626A true JP2024503626A (ja) 2024-01-26

Family

ID=82219155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023541046A Pending JP2024503626A (ja) 2021-01-06 2022-01-04 低温グラフェンの成長

Country Status (6)

Country Link
US (2) US11515163B2 (ja)
JP (1) JP2024503626A (ja)
KR (1) KR20230128354A (ja)
CN (1) CN116848619A (ja)
TW (1) TWI802202B (ja)
WO (1) WO2022150272A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894228B2 (en) * 2021-08-26 2024-02-06 Applied Materials, Inc. Treatments for controlling deposition defects

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010212619A (ja) 2009-03-12 2010-09-24 Toshiba Corp グラフェンの作製方法、グラフェン、グラフェン作製装置及び半導体素子
SG10201607367UA (en) * 2012-02-24 2016-10-28 California Inst Of Techn Method and system for graphene formation
US20150170943A1 (en) * 2013-12-17 2015-06-18 Applied Materials, Inc. Semiconductor system assemblies and methods of operation
US10269566B2 (en) * 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US10354889B2 (en) * 2017-07-17 2019-07-16 Applied Materials, Inc. Non-halogen etching of silicon-containing materials
KR20200015279A (ko) 2018-08-03 2020-02-12 삼성전자주식회사 나노결정질 그래핀의 형성방법 및 이를 포함하는 소자
US20200286732A1 (en) * 2019-03-04 2020-09-10 Samsung Electronics Co., Ltd. Method of pre-treating substrate and method of directly forming graphene using the same
US20200325574A1 (en) 2019-04-11 2020-10-15 California Institute Of Technology Single-step direct growth of large-area graphene and graphene-based nanostructures on silicon by plasma-enhanced chemical vapor deposition
KR20200128975A (ko) 2019-05-07 2020-11-17 삼성전자주식회사 그래핀의 형성방법
KR20220070031A (ko) * 2019-09-30 2022-05-27 램 리써치 코포레이션 리모트 플라즈마를 사용한 선택적인 그래핀 증착

Also Published As

Publication number Publication date
US20220216058A1 (en) 2022-07-07
TW202235655A (zh) 2022-09-16
US20230056280A1 (en) 2023-02-23
TWI802202B (zh) 2023-05-11
WO2022150272A1 (en) 2022-07-14
KR20230128354A (ko) 2023-09-04
CN116848619A (zh) 2023-10-03
US11515163B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
KR102503141B1 (ko) 펄스화된 질화물 캡슐화
TW202117931A (zh) 間隙填充沉積製程
TW201532139A (zh) 使用遠端電漿源以凹陷超低ｋ介電質
TW201438062A (zh) 使用雙射頻偏壓頻率施加方式的非晶碳沉積方法
US10879081B2 (en) Methods of reducing or eliminating defects in tungsten film
TWI782094B (zh) 用鈷填充基板特徵的方法與設備
TW201535658A (zh) 形成互連結構所用之鈍化保護的方法
EP4022670A1 (en) High density, modulus, and hardness amorphous carbon films at low pressure
US20230056280A1 (en) Low temperature graphene growth
TW201839897A (zh) 自對準接觸圖案化之臨界尺寸控制
US20200251340A1 (en) Methods and apparatus for filling a feature disposed in a substrate
JP2003059918A (ja) プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法
KR102599830B1 (ko) 결함 평탄화
US11094588B2 (en) Interconnection structure of selective deposition process
US20240087882A1 (en) Fluorine-doped silicon-containing materials
US11538677B2 (en) Systems and methods for depositing high density and high tensile stress films
US20240071817A1 (en) Adhesion improvement between low-k materials and cap layers
JP2023546411A (ja) 誘電性シーズニング膜を用いた静電チャックのシーズニングシステム及び方法
TW202249120A (zh) 用於膜緻密化的脈衝電漿處理
JP2023538529A (ja) 低応力ホウ素含有層の堆積
JP2019062045A (ja) ボロン系膜の平坦化方法およびボロン系膜の形成方法
WO2015151733A1 (ja) 成膜方法、半導体装置製造方法及び半導体装置