JP2024502933A - メモリデバイスにおけるデータ保護のための方法及び装置 - Google Patents

Abstract

データを効率的に伝送するための装置及び方法が記載される。送信機は、受信機にデータを送信する。送信機のエンコーダは、受信された第１のデータブロックを複数のサブブロックに分割する。エンコーダは、互いに比較する各サブブロックの一部を選択する。特定のサブブロック内の一部は、他のサブブロックの他の部分と同じオフセット及び同じサイズを有する。エンコーダが、複数の部分が互いに一致すると判定した場合、エンコーダは、第１のデータブロックに対応する第２のデータブロックを受信機に送信する。第２のデータブロックは、受信された第１のデータブロックのサイズと同じサイズを有し、第２のデータブロックは、複数のエラー訂正スキームのうち何れかのセキュリティデータを含む。したがって、第２のデータブロックは、伝送されるデータの量を増加させることなくセキュリティを提供する。【選択図】図５

Description

本発明は、米国エネルギー省によって授与されたＬａｗｒｅｎｃｅ Ｌｉｖｅｒｍｏｒｅ Ｎａｔｉｏｎａｌ Ｓｅｃｕｒｉｔｙ（元請契約番号ＤＥ－ＡＣ５２－０７ＮＡ２７３４４、下請契約番号Ｂ６２０７１７）によるＰａｔｈＦｏｒｗａｒｄ Ｐｒｏｊｅｃｔの下で政府の支援を受けてなされた。政府は、本発明において一定の権利を有する。

（関連技術の説明）
半導体チップ内の機能ブロック間で情報を転送する場合、複数の平行な金属トレース上で電気信号が送信される。送信機は、平行な金属トレースにわたって電気信号を送信する。受信機は、電気信号を受信する。金属トレースは、その長さ全体にわたって分布インダクタンス、キャパシタンス及び抵抗等の伝送線の影響を与える。現代の集積回路では、相互接続キャパシタンスは、半導体デバイスのゲートキャパシタンスよりもシグナルインテグリティ及び信号転送速度を低減させる。単位長さ当たりの相互接続キャパシタンスは、側壁フリンジキャパシタンス（sidewall fringing capacitance）及びクロスカップリングキャパシタンス（cross-coupling capacitance）の両方を含む。例えば、信号を伝導する金属トレースのための電磁場及び接地平面上のリターン電流は、隣接する金属トレース及び隣接するデバイス上に電気的干渉を生成する。電力消費及び短チャネル効果を低減するために動作電圧が減少し続けるにつれて、ブール論理に使用される信号スイング（signal swing）は、ノイズマージンと同様に減少する。

ある供給ピンがバス上の全てのラインバッファに供給した場合、ワイドバスの同時切り換えによって著しい電圧降下が生じ得る。寄生インダクタンスによって、リンギング及び伝搬遅延の低減等のように、チップに対する伝送線の影響が増加する。結果として生じる電圧降下は、式Ｌ ｄｉ／ｄｔに比例する。ここで、Ｌは寄生インダクタンスであり、ｄｉ／ｄｔは電流消費量の時間変化率である。現在、ロジックハイ値を保つノードでは、その電圧値を最小閾値未満に低減させる電圧降下を経験する場合がある。回復回路を伴わないメモリ及びラッチの場合には、記憶値が失われ得る。非ゼロ抵抗ワイヤを通って流れる電源電流によってもＩＲ（電流‐抵抗）電圧降下が生じ、これは重要な経路におけるデータ保持破損及びタイミング障害の一因となる。

上記を考慮して、データを効率的に伝送するための方法及び機構が所望される。

通信バスの一実施形態の一般化された図である。 伝送用データの一実施形態の一般化された図である。 伝送用データの一実施形態の一般化された図である。 送信機におけるエンコーダの制御ユニットの一実施形態の一般化された図である。 データを効率的に伝送するための方法の一実施形態の一般化された図である。 データを効率的に伝送するための方法の一実施形態の一般化された図である。 データを効率的に伝送するための方法の一実施形態の一般化された図である。

本発明は、様々な修正及び代替形態の余地があるが、具体的な実施形態が例として図面に示されており、本明細書で詳細に説明される。しかしながら、図面及びその詳細な説明は、開示された特定の形態に本発明を限定することを意図するものではなく、逆に、本発明は、添付の特許請求の範囲によって定義される本発明の範囲内に入る全ての修正、均等物及び代替物を包含するものであることを理解されたい。

以下の説明では、本発明の十分な理解を提供するために、多数の具体的な詳細が記載されている。しかしながら、当業者は、これらの具体的な詳細なしに本発明が実施され得ることを認識するべきである。いくつかの例では、本発明を不明瞭にすることを避けるために、周知の回路、構造及び技術が詳細に示されていない。更に、説明の簡略化及び明確化のために、図に示される要素は、必ずしも縮尺どおりに描画されていないことが理解されよう。例えば、いくつかの要素の寸法は、他の要素に対して誇張されている。

データを効率的に伝送するためのシステム及び方法が企図される。様々な実施形態では、コンピューティングシステムは、受信機にデータを送信する送信機を含む。送信機及び受信機は、様々なアプリケーションを処理するために使用される様々な機能ブロック間の通信バス上で使用される構成要素である。いくつかの例では、通信バスは、メモリコントローラとメモリデバイスとの間に位置する。他の例では、通信バスは、同じダイ上に位置する処理ユニット間に位置するか、システムオンチップ（system on a chip、ＳｏＣ）パッケージ内の個別のダイ上に位置するか、又は、マザーボード上の個別のチップ上に位置する。送信機は、少なくとも制御ユニット及びエラー訂正ユニットを有するエンコーダを含む。エラー訂正ユニットは、複数のエラー訂正スキームのうち何れかを選択することができる。エラー訂正スキームは、伝送されるデータに対応するセキュリティデータを生成する。このセキュリティデータは、単に受信されたペイロードデータ内のエラーを検出するのではなく、受信されたペイロードデータ内の任意のエラーを識別及び訂正するために使用される。いくつかの実施形態では、エラー訂正スキームはエラーコード訂正（error code correction、ＥＣＣ）スキームであり、セキュリティデータはエラー訂正コードである。ＥＣＣスキームの例は、ハミングコードスキーム、バイナリ畳み込みコードスキーム、リードソロモンコードスキーム及び低密度パリティ検査コードスキームである。

送信機のエンコーダは、伝送される第１のデータブロックを受信する。この第１のデータブロックは、受信機に送信されるペイロードデータに加えて、任意のパケットヘッダ及び他のメタデータを含む。エンコーダは、受信した第１のデータブロックを複数のサブデータブロックに分割する。その後、エンコーダは、互いに比較する各サブブロックの一部を選択する。様々な実施形態では、特定のサブブロック内の選択された部分は、他のサブブロックの他の部分と同じオフセット及び同じサイズを有する。比較した後、エンコーダが、複数のサブブロックの複数の部分が互いに一致すると判定した場合、エンコーダは、第１のデータブロックに対応する第２のデータブロックを受信機に送信する。第２のデータブロックは、受信された第１のデータブロックのサイズと同じサイズを有し、第２のデータブロックは、複数のエラー訂正スキームのうち何れかのセキュリティデータを含む。追加的に、第２のデータブロックは、第１のデータブロックと同じ数のサブブロックを含む。したがって、第２のデータブロックは、伝送されるデータの量を増加させることなくセキュリティを提供する。第２のデータブロックを生成するためのステップは、以下の説明において更に説明される。

図１を見ると、コンピューティングシステム１００の一実施形態の一般化したブロック図が示されている。図示されているように、通信バス１００は、情報を電気信号として送信することができる送信機（伝送機）１１０と、電気信号を転送するための伝送線１４０～１４２と、信号を受信することができる受信機１５０と、を含む。伝送線１４０～１４２の数は任意の数とすることができ、その数は設計要件に基づく。説明を容易にするために図示されていないが、送信機１１０及び受信機１５０の各々は、それぞれ電気信号を駆動するための及び電気信号を受信するための伝送線１４０～１４２の各々のための回路構成を含む。例えば、トランジスタのような能動デバイスと、抵抗器、コンデンサ及びインダクタのような受動デバイスと、の両方が、伝送線１４０～１４２の何れかの端部で使用される。この回路構成は、受信機１５０のための終端及びサンプリング能力を提供し、この回路構成は、特定の通信プロトコルをサポートする。この通信プロトコルは、クロックサイクル当たりのデータ転送の数、信号電圧レベル、信号タイミング、信号及びクロック位相、並びに、クロック周波数等のように、情報転送のために使用される値を判定する。

「バス」という用語は、「チャネル」と称されることもあり、各「伝送線」は、「レーン」又は「トレース」又は「ワイヤ」であることに留意されたい。様々な実施形態では、伝送線１４０～１４２は、半導体製造中に様々な好適な金属源から構築され、様々な任意の好適な絶縁材料によって囲まれる。「ピン」、「ポート」、「端子」及び「ノード」という用語は、本明細書では互換的に使用されることにも留意されたい。設計に応じて、伝送線１４０～１４２は、メモリコントローラとメモリデバイスとの間、同じダイ上に位置する処理ユニット間、システムオンチップ（ＳｏＣ）パッケージ上のシステム内の個別のダイ上に位置する処理ユニット間、マザーボード上の個別のチップ上に位置する処理ユニット間、又は、通信ファブリック内のクラスタ間に配置される。伝送線１４０～１４２の他の設計及び配置が可能であり、企図される。１つの送信機１１０及び１つの受信機１５０が示されているが、他の実施形態では、任意の数のこれらの構成要素、並びに、送信機１１０及び受信機１５０内の任意の数のサブ構成要素が使用される。

送信機１１０は、インターフェース１２０を介して伝送線１４０～１４２上で送信されるデータを受信し、キュー１２２～１２４のうち何れかにデータを記憶する。いくつかの実施形態では、インターフェース１２０は、データのソース、データに関連付けられた要求又はコマンドのタイプ、データの優先度レベル等の基準に基づいて、受信したデータを記憶するためのキュー１２２～１２４のうち何れかを選択する。アービトレータ１２６は、キュー１２２～１２４から取り出してエンコーダ１３０に送信されるデータを選択する回路構成を含む。アービトレータ１２６は、優先度レベル、サービス品質（quality of service、ＱｏＳ）パラメータ、データの経過時間、データのソース、ラウンドロビン選択スキーム等の様々な要因に基づいて、キュー１２２～１２４からデータを選択する。

エンコーダ１３０は、少なくとも制御ユニット１３２と、エラー訂正ユニット１３４と、を有する。いくつかの実施形態では、エラー訂正ユニット１３４は、伝送されたデータ内のエラーを検出すること、及び、伝送されたデータ内の１つ以上のエラーを訂正することの両方のために使用される様々なエラー訂正スキームを実行するための回路構成を含む。エラー訂正スキームの例は、ハミングコードスキーム、バイナリ畳み込みコードスキーム、リードソロモンコードスキーム、及び、低密度パリティ検査コードスキームである。他の実施形態では、エラー訂正ユニット１３４は、利用可能なエラー訂正スキームの指標を記憶するためのテーブル又は他のメモリを使用し、複数の利用可能なエラー訂正スキームのうち選択されたスキームの指標及び保護されるデータのコピーとともにコマンドを外部ユニットに送信する。後に、エラー訂正ユニット１３４は、結果を受信し、その結果が、伝送線１４０～１４２にわたってデータを送信するために使用される。

制御ユニット１３２は、受信したデータブロックと同じサイズを有し、セキュリティデータも含む、受信したデータブロックに対応する出力データブロックを送信しようと試みる。これを行うために、制御ユニット１３２は、受信したデータブロックを複数のサブデータブロックに分割する。一例では、第１のデータブロックは６４バイトを含み、送信機のエンコーダは、この６４バイトの第１のデータブロックを８つの８バイトサブブロックに分割する。一実施形態では、エンコーダは、比較する部分としてサブブロックの最上位バイトを選択する。この場合、各部分について、オフセットが対応するサブブロック内で０であり、サイズが１バイトである。制御ユニット１３２が、８つのサブブロックの８つの１バイト部分が互いに一致すると判定した場合、エンコーダは、送信されるセキュリティデータの量を判定する。そうするために、制御ユニット１３２は、伝送線１４０～１４２上で送信される出力データブロック内にその部分の１つ以上のコピーを含めることを防止する。例えば、制御ユニット１３２は、セキュリティデータを記憶するための８バイトサブブロック当たり５７ビット（（６４バイト－７バイト）／８サブブロック）を提供する、出力データブロック内に部分のコピーのうち７つを含むことを防止する。

エンコーダ１３０は、８バイトサブブロック当たり５７ビットと、利用可能なエラー訂正スキームのうち何れかの入力データサイズとの一致に基づいて、利用可能なエラー訂正スキームのうち何れかを選択する。一実施形態では、エンコーダは、選択されたエラー訂正スキームとしてハミングコード（６４、５７、７）スキームを選択する。ハミングコードスキームの第１のパラメータは、セキュリティデータに加えて元のデータを含む６４ビット等のコードワードサイズを含む。ハミングコードスキームの第２のパラメータは、伝送される元のデータを含む５７ビット等の入力データサイズを含む。ハミングコードスキームの第３のパラメータは、７ビット等のセキュリティデータのサイズを含む。「セキュリティデータ」、「セキュリティビット」、「補助データ」、「補助ビット」、「冗長データ」、「冗長ビット」という用語は、本明細書では互換的に使用されることに留意されたい。

出力データブロックの各サブブロックについて、エンコーダ１３０は、セキュリティデータであるハミングコード（６４、５７、７）スキームに基づいて７つの生成された冗長ビットを生成し、挿入する。したがって、出力データブロックの各サブブロックは、受信した６４バイトのデータブロックからの５７ビットの元のデータと、ハミングコード（６４、５７、７）スキームを使用する対応する７つの冗長ビットと、を含む。したがって、出力データブロックの各サブブロックは８バイトのサイズを有する。８つのサブブロックでは、出力データブロックは、６４バイト（８つのサブブロック×８バイト／サブブロック）の合計サイズを有する。したがって、出力データブロックは、データ伝送中に発生する１つ以上のビットエラーの検出及び訂正の両方に使用されるセキュリティデータを追加的に記憶しているにもかかわらず、受信したデータブロックと同じサイズを有する。また、エンコーダは、ハミングコード（６４、５７、７）スキーム等の選択されたエラー訂正スキームを指定する指標を出力データブロックのメタデータに挿入する。

キュー１６０は、送信機１１０によって送信されたデータブロックを受信する。受信機１５０のデコーダ１７０は、ヘッダ又は他のメタデータの特定のフィールドを検査して、選択されたエラー訂正スキームの指標を検索する。デコーダ１７０は、受信したデータブロックを検証し、場合によっては訂正するために、指標によって指定されたエラー訂正スキームを使用する。デコーダ１７０は、サブブロックにわたって不変であるデータの一部分のコピーを取り出すこともできる。例えば、部分がサブブロックの最上位バイトである場合、サブブロックの少なくとも１つは、依然として部分のコピーを含む。デコーダ１７０は、取り出された部分及び検証された（及び訂正された）データから元のデータブロックを生成する。その後、デコーダ１７０は、生成されたデータを他の処理回路構成に送信する。制御ユニット１３２、デコーダ１７０等のサブ構成要素は、送信機１１０から受信機１５０にデータを伝送する上記のステップを実行するために、回路構成等のハードウェアで実装されることに留意されたい。

図２を参照すると、伝送用データ２００の一実施形態の一般化したブロック図が示されている。処理回路構成は、データブロック２１０を生成し、送信機は、データブロック２１０を受信して、受信機に送信する前に更に処理する。図示した実施形態では、データブロック２１０が６４バイトのサイズを有するが、他のデータサイズも可能であり、企図されている。データブロック２１０は、いくつかの例ではペイロードデータであり、ペイロードデータに関連付けられたコマンド又はメッセージ又はヘッダは、ペイロードデータとは個別に送信することができることに留意されたい。データブロック２１０の内容は、１６進数で示されている。１６進数の各々は、４ビットを表す。他の構成も可能であるが、データブロック２１０は、左側に位置する最上位バイトを有する。

送信機のエンコーダは、データブロック２１０を複数のサブブロックに分割する。ここで、データブロック２１０は、サブブロック２１２、２１４、２１６として示される８つの８バイトサブブロックに分割される。送信機のエンコーダは、２つ以上のサブデータブロック２１２～２１６の各々の一部を互いに比較する。一例では、送信機のエンコーダは、比較するサブブロック２１２～２１６の各々の最上位バイトを選択する（例えば、部分２２２、２２４、．．、２２６）。サブブロック２１２～２１６の最上位バイトは、部分２２０として示されている。この例では、オフセットが、対応するサブブロック内でゼロであり、その部分のサイズが、１バイトである。他の例では、オフセット及びサイズが異なり得る。図示した例に見られるように、これらのバイトの各々は、同じ値３ｆを有する。

同じデータタイプのデータブロックを使用する特定の作業負荷は、データブロックにわたって類似性を有する傾向があることに留意されたい。例えば、倍精度浮動小数点（Floating Point、ＦＰ）作業負荷は、６４ビットワード等のデータブロックにわたる高いビット類似性を含む。高い類似性の主な理由は、１つの符号ビットと１１個の指数ビットが６４ビットワードにわたってわずかに変化することである。したがって、送信機は、受信機に送信される出力データブロック中にデータの部分２２０のバイトのうち１つ以上を含めることを防止することができる。また、送信機は、元のデータブロック２１０と同じ６４バイトサイズを有する出力データブロックにセキュリティデータを挿入することができる。したがって、信頼性を増加させるためにセキュリティデータを利用するにもかかわらず、電力消費が低減され、伝送されるデータが少なくなる。

図３を参照すると、伝送用データ３００の一実施形態の一般化したブロック図が示されている。（図２の）データブロック２１０と同様に、処理回路構成は、データブロック３１０及びデータブロック３３０を生成し、送信機は、データブロック３１０及び３３０を受信して、受信機に送信する前に更に処理する。図示した実施形態では、データブロック３１０及び３３０が６４バイトのサイズを有するが、他のデータサイズも可能であり、企図されている。送信機のエンコーダは、データブロック３１０及び３３０を、サブブロック３１２、３１４、３１６、及び、サブブロック３３２、３３４、３３６として示される１６個の４バイトサブブロックに分割する。いくつかの実施形態では、送信機のエンコーダは、比較する部分としてサブブロックの最上位バイトを選択する。サブブロック３１２～３１６の最上位バイトは、部分３２０として示されている。同様に、サブブロック３３２～３３６の最上位バイトは、部分３４０として示されている。この場合、サブブロック３１２～３１６の左側に位置するバイトは、選択された部分（すなわち、３２２、３２４、．．．、３２６）である。同様に、サブブロック３３２～３３６の左側に位置するバイトは、選択された部分（すなわち、３４２、３４４、．．．、３４６）である。

データブロック３２０の各部分及びデータブロック３４０の各部分は、図２で先に説明したのと同様の方法で選択される。図から分かるように、データブロック３１０のこれらのバイトの各々は、同じ値０ｄを有する。同様に、データブロック３３０のこれらのバイトの各々は、同じ値０ｄを有する。送信機のエンコーダは、サブデータブロック３２２～３２６の２つ以上の部分を互いに比較する。同様に、送信機のエンコーダは、サブデータブロック３４２～３４６の２つ以上の部分を互いに比較する。

先に述べたように、同じデータタイプのデータブロックを使用する特定の作業負荷は、データブロックにわたって類似性を有する傾向がある。例えば、単精度浮動小数点作業負荷のための１つの符号ビット及び８つの指数ビットは、データブロック３１０について示されるように、３２ビットワードにわたって不変のままである傾向がある。追加的に、整数作業負荷の最上位バイトは、データブロック３３０に対して示されるように、３２ビットワードにわたって不変のままである傾向がある。データワードにわたる高い類似性は、出力データブロックに類似データの１つ以上のコピーを含めることを防止し、代わりにセキュリティデータを含める機会を提供する。したがって、セキュリティデータを記憶しているにもかかわらず、出力データブロックは、元のデータブロックのデータサイズよりも大きいデータサイズを有しない。したがって、データ伝送に起因する電力消費が低減するが、データ信頼性は増加する。

先に説明したように、データブロック３１０及び３３０等のデータは、様々なタイプの構成要素間で通信バスを介して伝送される。いくつかの実施形態では、通信バスは、メモリコントローラとメモリデバイスとの間にあり、メモリデバイスは、高い信頼性に対する要求に起因してエラー訂正スキームをサポートする。メモリデバイスは、様々なダイナミックランダムアクセスメモリ（dynamic random access memory、ＤＲＡＭ）等の様々なランダムアクセスメモリ（random access memory、ＲＡＭ）のうち何れか、ＮＶＤＩＭＭ－Ｐ等の様々な不揮発性（non-volatile、ＮＶ）デュアルインラインメモリモジュール（dual in-line memory module、ＤＩＭＭ）のうち何れか、相変化メモリ（phase-change memory、ＰＣＭ）、強誘電体メモリ（ferroelectric memory、ＦｅＲＡＭ）、磁気抵抗メモリ（magnetoresistive memory、ＭＲＡＭ）、抵抗性メモリ（resistive memory、ＲｅＲＡＭ又はＲＲＡＭ）、三次元（three dimensional、３Ｄ）クロスポイント（cross-point、ＸＰｏｉｎｔ）メモリ等の別のタイプのデータ記憶技術のうち何れか等を含む。メモリデバイスが医療分野、金融分野、科学分野等のためのコンピューティングシステム処理アプリケーションにおいて使用される場合、エラー訂正スキームは、これらのスキームがより多くの電力を消費するにもかかわらず、信頼性を増加させるために使用される。しかし、先に説明したように、セキュリティデータを追加するにもかかわらず、データサイズを増加させることなく、入力データを受信して、出力データを生成して、通信バス上に伝送することができる。追加的に、そのようなステップは、メモリコントローラとメモリデバイスとの間以外の他のインターフェースに対しても実行される。

図４を参照すると、制御ユニット４００の一実施形態の一般化したブロック図が示されている。図示した実施形態では、制御ユニット４００は、入力データ４０２を受信し、通信バス上で送信するための出力データ４５０を生成するデータ変換器４４０を含む。ハードウェア回路等の回路構成が、データ変換器４４０を実装するために使用される。データ変換器４４０は、出力データ４５０を生成する場合に、テーブル４１０～４２０及び外部エラー訂正ユニットからの情報を使用する。テーブル４１０～４２０のアクセス回路構成は、説明を容易にするために図示されていない。テーブル４１０～４２０は、情報を記憶するために回路構成を使用し、この回路構成は、様々なメモリのうち何れかを実装するために使用される。例えば、回路構成は、ランダムアクセスメモリ、レジスタ、フリップフロップ回路、キュー、コンテンツアドレス指定可能なメモリ（content addressable memory、ＣＡＭ）等のうち１つ以上を実装する。

テーブル４１０は、フィールド４１２～４１６等の複数のフィールドを使用する。有効ビットを有するステータスフィールド、テーブル４１０内の行を識別するためのインデックスフィールド、使用される対応するエラー訂正スキームに後でマッピングされる別のインデックスフィールド等のように、図示されていない他のフィールドも可能であり、企図される。フィールド４１２は、エラー訂正スキームの指標を記憶する。先に説明したように、エラー訂正スキームの例は、ハミングコードスキーム、バイナリ畳み込みコードスキーム、リードソロモンコードスキーム、及び、低密度パリティ検査コードスキームである。これらのスキームのうち１つ以上は、様々なタイプを含む。例えば、サポートされるハミングコードスキームは、ハミングコード（１２８、１２０、８）スキーム、ハミングコード（６４、５７、７）スキーム、ハミングコード（３２、２６、６）スキーム、及び、ハミングコード（１６、１１、５）スキームのうち１つ以上を含む。

フィールド４１４は、利用可能なエラー訂正スキームの入力データサイズを記憶する。例えば、ハミングコード（６４、５７、７）スキームの入力データサイズは、５７ビットである。フィールド４１６は、対応するエラー訂正スキームの優先度レベルを記憶する。２つ以上の利用可能なエラー訂正スキームが、伝送されるデータのためのセキュリティデータを提供することが可能である場合、制御ユニット４００は、最も高い優先度レベルを有するエラー訂正スキームを選択する。場合によっては、優先度レベルは、入力データサイズの増加とともに増加する。他の場合には、優先度レベルは、他の基準に基づいて設定される。

テーブル４２０は、少なくともフィールド４２２～４３０を記憶する。テーブル４１０と同様に、テーブル４２０は、テーブル内の有効なエントリ又は行を示す有効ビットを有するステータスフィールド等のように、図示されていない他のフィールドを含むことが可能であり、企図されている。フィールド４２２は、サブブロックのサポートされるサイズのうち何れかを記憶する。例えば、伝送されるデータブロックが６４バイトのサイズを有する場合、データブロックを８つの８バイトサブブロック、１６個の４バイトサブブロック等に分割することが可能である。フィールド４２４は、データブロックに含まれるサブブロックの数を記憶する。フィールド４２６は、サブブロックの数及びサイズが既知になると、出力データブロックのために使用する再利用データの量を記憶する。これは、出力データブロックに含まれることが防止されるデータの量である。

フィールド４２８は、出力データブロックに含めることを防止するデータの量が既知になると、出力データブロックに含める元のデータの量を記憶する。例えば、６４バイトのサイズを有する受信したデータブロックに対して、制御ユニット４００がデータブロックを１６個の４バイトサブブロックに分割し、サブブロックの各々におけるデータの最上位１バイト部分が互いに一致すると判定した場合、制御ユニット４００は、１６個の１バイト部分のうち１２個を出力データブロックに含めることを防止する。８つの部分又は１５個の部分又は別の数の部分ではなく、１２個の部分を防止する判定は、（図６の）方法６００において更に説明される。１２個の１バイト部分が出力データブロックに含まれることが防止されると、出力データブロックに配置される元の６４バイトのデータの量は、５２バイトすなわち４１６ビットである。

フィールド４３０は、サブブロック当たりの残りのデータのサイズを記憶する。例えば、４１６ビットを１６個のサブブロックで分割すると、受信したデータブロックの元のデータを記憶するために使用するサブブロック当たり２６ビットが提供される。サブブロックのサイズは４バイトであり、フィールド４２２に記憶されるので、サブブロックにセキュリティデータを記憶するための残りの６ビットがある。制御ユニット４００は、テーブル４２０のフィールド４３０に記憶された情報をテーブル４１０のフィールド４１４に記憶された情報と比較して、何れのエラー訂正スキームを選択するかを判定することに留意されたい。

テーブル４１０は、非デフォルトエラー訂正スキームの情報を記憶することに留意されたい。受信データ４０２が、サブブロックにわたって一致する部分を有するサブブロックに分割される場合、制御ユニット４００は、非デフォルトエラー訂正スキームを使用して出力データ４５０を生成する。いくつかの実施形態では、出力データ４５０のサイズは、入力データ４０２とセキュリティデータとを組み合わせたサイズ以下である。いくつかの実施形態では、制御ユニット４００は、非デフォルトエラー訂正スキームを使用して、セキュリティデータを出力データ４５０内に配置するにもかかわらず、入力データ４０２と同じサイズを有する出力データ４５０を生成する。例えば、入力データ４０２及び出力データ４５０の各々は、６４バイトのサイズを有する。

入力データ４０２がサブブロックにわたって一致する部分を有さない場合、制御ユニットは、デフォルトエラー訂正スキームを使用して出力データ４５０を生成し、出力データ４５０は、セキュリティデータを出力データ４０２に配置することに起因して、入力データ４０２よりも大きいサイズを有する。例えば、デフォルトタイプのエラー訂正スキームがハミングコード（７２、６４、８）スキームであり、入力データ４０２が６４バイトのサイズを有し、８つのサブブロックの各々が８バイト（６４ビット）のサイズを有し、サブブロックにわたって一致する部分がない場合、出力データ４５０のサイズは６４バイトより大きくなる。出力データ４５０は、サブブロック当たり７２ビットを有し、入力データ４０２からの６４ビットの元のデータと、ハミングコード（７２、６４、８）スキームによって生成されたセキュリティデータのための８ビットの冗長ビットと、を有する。サブブロック当たり７２ビット及び８つのサブブロックでは、出力データ４５０の合計サイズは、５７６ビット、又は、セキュリティデータとして生成された冗長ビットの６４ビットを有する６４バイトである。

図５を参照すると、データを効率的に伝送するための方法５００の一実施形態が示されている。説明のために、この実施形態（及び、図６、図７）におけるステップは、順番に示されている。しかしながら、他の実施形態では、いくつかのステップは、図示した順序とは異なる順序で行われ、いくつかのステップは、同時に実行され、いくつかのステップは、他のステップと組み合わされ、いくつかのステップは、存在しない。

送信機のエンコーダは、受信機に伝送される入力データブロックを受信する（ブロック５０２）。エンコーダは、受信した入力データブロックに対してある数のサブブロックを選択し（ブロック５０４）、データブロックを、選択された数のサブブロックに分割する（ブロック５０６）。エンコーダは、選択された数のサブデータブロックのうち２つ以上のサブブロックの各々の一部分を互いに比較する（ブロック５０８）。いくつかの実施形態では、部分は、サブブロックの全てから比較のために選択される。選択された部分は、対応するサブブロック内で同じオフセット及びサイズを有する。一例では、エンコーダは、比較のために２つ以上のサブブロックの最上位バイトを選択する。そのような例では、比較する各部分について、オフセットがゼロであり、サイズが１バイトである。しかしながら、他の例では、部分を選択するためのサブブロックの数は、異なる値を有する。同様に、他の例では、部分のオフセット及びサイズは、異なる値を有する。

エンコーダが、比較された部分が互いに一致しないと判定した場合（条件ブロック５１０の「いいえ」）、及び、エンコーダが、比較されるサブブロックの最後の利用可能な数に達していない場合（条件ブロック５１２の「いいえ」）、方法５００の制御フローはブロック５０４に戻り、そこで、エンコーダは、受信したデータブロックに対して別の数のサブブロックを選択する。先に述べたように、いくつかの実施形態では、ブロック５０４～５１２で実行されるステップは、連続的ではなく同時に実行される。そのような実施形態では、エンコーダは、複数の選択された数のサブブロックについてブロック５０４～５１２のステップを同時に実行する。

一例では、エンコーダは、ある数の８つのサブブロックを選択し、同時に別の数の４つのサブブロックを選択する。受信した入力データブロックが６４バイトのサイズを有する場合、サブブロックの数の第１の選択に対して８つの８バイトサブブロックがあり、第２の選択に対して１６個の４バイトサブブロックがある。したがって、一例では、エンコーダは、８つの８バイトサブブロックの各々の最上位バイトを互いに比較し、同時に、１６個の４バイトサブブロックの各々の最上位バイトを互いに比較する。比較は同時に実行されるが、いくつかの設計では、８つのサブブロックの選択は、４つのサブブロックの選択よりも高い優先度を有する。優先度は、８つの８バイトサブブロックの全ての部分について一致が見出され、１６個の４バイトサブブロックの全ての部分について一致が見出される場合に使用される。

条件ブロック５１０に戻ると、エンコーダが、比較された部分が互いに一致しないと判定した場合（条件ブロック５１０の「いいえ」）、及び、エンコーダが、比較されるサブブロックの最後の利用可能な数に達した場合（条件ブロック５１２の「はい」）、エンコーダは、データブロックを伝送するためにデフォルトタイプのエラー訂正スキームを使用する（ブロック５１４）。エンコーダがデフォルトタイプのエラー訂正スキームを使用する場合、セキュリティデータが受信した入力データブロックに追加されて出力データブロックを生成するので、出力データブロックの合計サイズは、受信した入力データブロックのサイズよりも大きい。

エラー訂正スキームの選択は、出力データブロックのサイズに基づく。様々な実施形態では、出力データブロックは、入力データブロックと同じ数のサブブロックに分割される。出力データブロックのサイズ及び出力データブロックのサブブロック当たりのデータサイズは互いに依存しており、それらはエラー訂正スキームを選択するために使用される。エンコーダが、入力データブロックの比較される部分が互いに一致すると判定した場合（条件ブロック５１０の「はい」）、エンコーダは、出力データブロックのサブブロック当たりのデータサイズを判定する（ブロック５１６）。

いくつかの実施形態では、ブロック５１６における出力データブロックのサブブロック当たりのデータサイズを判定することは、（図４の）フィールド４２６を有するテーブル４２０等のテーブル又は他のメモリを最初に検索することによって行われる。出力データブロックのサブブロック当たりのデータサイズを判定することにより、再利用データのサイズも判定される。再利用データのサイズの一例は、（図４の）テーブル４２０のフィールド４２６である。再利用データのサイズは、中間データブロックを生成するために入力データブロックから除去されるデータの量である。エンコーダは、入力データブロックから、２つ以上の比較された部分のうち互いに一致する１つ以上の部分を除去することによって、この中間データブロックを生成する。その後、エンコーダは、セキュリティデータを中間データブロックに挿入することによって、出力データブロックを生成する。エンコーダは、選択されたエラー訂正スキームを使用して、以下の説明において更に説明されるようにセキュリティデータを生成する。

他の実施形態では、（図４の）テーブル４２０等のテーブル又はメモリは、そのような情報を未だ記憶していない。したがって、中間データブロックを生成するために入力データブロックから除去される部分のコピーの数を判定するために、反復プロセスが実行される。（図６の）次の方法６００のステップは、そのような反復プロセスを説明する。データのデータブロックの中間ブロックを生成するために入力データブロックから除去される部分のコピーの数が（テーブル検索から、又は、前の反復プロセスから）既知になると、ブロック５１６のステップが実行される。更に他の実施形態では、好ましいエラー訂正スキームが最初に選択され、この好ましいエラー訂正スキームの入力データサイズが、出力データブロックのサブブロック当たりのデータサイズを判定するために使用される。次に、データのデータブロックの中間ブロックを生成するために入力データブロックから除去される部分のコピーの数が判定される。何れのステップに優先度を付けて最初に実行するかの選択は、何れの情報が既に容易に利用可能であるかに基づく。

（図４の）テーブル４２０のフィールド４２６を読み取る等のように、データのデータブロックの中間ブロックを生成するために入力データブロックから除去される部分のコピーの数が既知である場合、一例では、受信した入力データブロックは６４バイトのサイズを有し、８つの８バイトサブブロックがあり、比較される選択された部分は８つのサブブロックの最上位バイトである。この例では、８つの部分全てが互いに一致し、エンコーダは、データのデータブロックの中間ブロックを生成するために、入力データブロックから８つの部分のうち７つを除去することを判定する。後に、エンコーダは、中間データブロックにセキュリティデータを挿入して、出力データブロックを生成する。したがって、出力データブロックは、受信した入力データブロックの５７バイトを含む（６４－７＝５７）。エンコーダは、５７バイト、すなわち４５６ビットを８つのサブブロックに分配する。したがって、出力データブロックの各サブブロックは、受信した６４バイトの入力データブロックからの５７ビット（４５６／８＝５７）の元の入力データを含む。

エンコーダは、判定されたデータサイズを、利用可能なタイプのエラー訂正スキームの入力データサイズと比較する（ブロック５１８）。上記の例を使用して、エンコーダは、サブブロック当たり５７ビットの判定されたデータサイズを、複数の利用可能なタイプのエラー訂正スキームの入力データサイズと比較する。判定されたデータサイズが、利用可能なタイプのエラー訂正スキームの何れのデータサイズとも一致しない場合（条件ブロック５２０の「いいえ」）、方法５００の制御フローはブロック５１４に移動し、ここで、エンコーダは、データブロックを伝送するためにデフォルトタイプのエラー訂正スキームを使用する（ブロック５１４）。

判定されたデータサイズが、利用可能なタイプのエラー訂正スキームのデータサイズと一致する場合（条件ブロック５２０の「はい」）、エンコーダは、データブロックを伝送するために、一致するタイプのエラー訂正スキームを使用する（ブロック５２２）。例えば、エンコーダは、中間データブロックに挿入するセキュリティデータを生成するために、一致するタイプのエラー訂正スキームを使用する。エンコーダが一致するタイプのエラー訂正スキームを使用する場合、出力ブロックデータの合計サイズは、入力データブロックとセキュリティデータとを組み合わせたサイズ以下である。いくつかの実施形態では、セキュリティデータは、比較される部分の１つ以上のコピーを出力データブロックに含めることを防止することによって利用可能になるデータ記憶空間を消費するので、出力ブロックデータの合計サイズは、受信した入力データブロックのサイズと同じである。

上記の例を続けると、判定された５７ビットのデータサイズは、ハミングコード（６４、５７、７）の５７ビットの入力データサイズに一致する。出力データブロックの各サブブロックについて、エンコーダは、セキュリティデータであるハミングコードに基づいて７つの生成された冗長ビットを生成し、挿入する。したがって、出力データブロックの各サブブロックは、受信した６４バイトの入力データブロックからの５７ビットの元の入力データと、ハミングコード（６４、５７、７）スキームを使用して生成された対応する７つの冗長ビットと、を含む。したがって、出力データブロックの各サブブロックは８バイトのサイズを有する。８つのサブブロックでは、出力データブロックは、６４バイト（８つのサブブロック×８バイト／サブブロック）の合計サイズを有し、これは、受信した入力データブロックと同じサイズである。また、エンコーダは、ハミングコード（６４、５７、７）スキーム等の一致するエラー訂正スキームを指定する指標を、出力データブロックのメタデータに挿入する。したがって、受信機内のデコーダは、出力データブロックを受信し、少なくともこの指標を使用して、セキュリティデータを有する受信したデータブロックから元のデータブロックを生成することができる。

図６を参照すると、データを効率的に伝送するための方法６００の一実施形態が示されている。送信機のエンコーダは、受信機に伝送されるデータブロックを既に受信している。また、エンコーダは、受信したデータブロックをサブブロックに既に分割し、サブブロックにわたって部分を比較している。例えば、エンコーダは、方法５００の制御フローを（図５の）ブロック５１０からブロック５１６に移動するステップを既に実行している。エンコーダは、データブロックの複数のサブブロックの部分が互いに一致すると判定する（ブロック６０２）。エンコーダは、整数を選択する（ブロック６０４）。整数の範囲は、１から、部分の数から１を引いた数までである。例えば、受信したデータブロックが６４バイトのサイズを有し、エンコーダがデータブロックを８つの８バイトサブブロックに分割した場合、一例では、８つの部分が存在し、各部分は各サブブロックの最上位バイトである。したがって、選択する整数のセットは１～７の範囲である。エンコーダは、整数の数の部分のコピーを差し引いたデータブロックをサブブロックの数で除算することによって、サブブロックの入力データサイズを計算する（ブロック６０６）。例えば、データブロックが６４バイトのサイズを有し、エンコーダがデータブロックを８つの８バイトサブブロックに分割し、部分がサブブロックの最上位バイトであり、選択された整数が２である場合、エンコーダは、サブブロックの入力データサイズを、６４バイトから２バイト（一致部分の２つのコピー）を差し引いたものを８バイトのサブブロックサイズで除算したものであると計算する。この計算では、サブブロックの入力データサイズは、（６４バイト－２バイト）／８バイト＝７．７５となる。７．７５等の非整数である入力データサイズを有する利用可能なエラー訂正スキームはない。したがって、エンコーダは、別の整数を選択し、ステップを繰り返す必要がある。

サブブロックの計算されたデータサイズが、利用可能なタイプのエラー訂正スキームの何れの入力データサイズとも一致せず（条件ブロック６１０の「いいえ」）、エンコーダが最後の整数に達していない（条件ブロック６１２の「いいえ」）場合、方法６００の制御フローは、エンコーダが別の整数を選択するブロック６０４に戻る。上述したように、選択する整数のセットは、１から、部分の数から１を引いた数までの範囲である。８つの部分がある場合、選択する整数のセットは１～７の範囲である。

サブブロックの計算されたデータサイズが、利用可能なタイプのエラー訂正スキームの何れの入力データサイズとも一致せず（条件ブロック６１０の「いいえ」）、エンコーダが最後の整数に達している（条件ブロック６１２の「はい」）場合、エンコーダは、データブロックを伝送するためにデフォルトタイプのエラー訂正スキームを使用する（ブロック６１４）。エンコーダがデフォルトタイプのエラー訂正スキームを使用する場合、セキュリティデータが受信した入力データブロックに追加されるので、出力データの合計サイズは、受信した入力データブロックのサイズよりも大きい。サブブロックの計算されたデータサイズが、利用可能なタイプのエラー訂正スキームの入力データサイズと一致する場合（条件ブロック６１０の「はい」）、エンコーダは、データブロックを伝送するために、一致するタイプのエラー訂正スキームを使用する（ブロック６１６）。エンコーダが一致するタイプのエラー訂正スキームを使用する場合、いくつかの実施形態では、出力データブロックのサイズは、入力データブロックと、セキュリティデータと、を組み合わせたサイズ以下である。いくつかの実施形態では、出力データブロックのサイズは、受信した入力データブロックのサイズと同じである。セキュリティデータは、入力データブロックに見出される部分の１つ以上のコピーを出力データブロックに含めることを防止することによって利用可能になるデータ記憶空間を消費する。

いくつかの実施形態では、方法５００及び６００のために実行されるステップは、（図４の）テーブル４２０と同様のテーブルを生成するために使用されることに留意されたい。したがって、方法５００及び６００の反復ステップは、経時的に連続して実行されない。例えば、テーブル４２０の第２の行（エントリ）は、一致する部分がサブブロックにわたって見出される場合、１２バイトの元のデータが出力データブロックに含まれることを防止されることを示す。６４バイトの受信したデータブロックのパラメータ、及び、１６個の４バイトサブブロックに分割することについて、フィールド４２６内の１２バイトのサイズは常に真である。したがって、この値が見つかると、この値は、再び再計算されるのではなく、迅速なアクセスのために記憶し、取り出すことができる。したがって、利用可能なエラー訂正スキームが送信機に追加され、送信機から削除されると、テーブルが更新され、記憶された情報の生成が可能になる。

図７を参照すると、データを効率的に伝送するための方法７００の一実施形態が示されている。受信機におけるデコーダは、送信機からデータブロックを受信する（ブロック７０２）。デコーダは、伝送に使用されるエラー訂正スキームのタイプを指定する指標を検査する（ブロック７０４）。いくつかの実施形態では、指標は、受信したデータブロックのヘッダ又は他のメタデータの特定のフィールドに記憶されたマルチビット値である。マルチビット値は、データブロックを伝送するために使用されるエラー訂正スキームの指定されたタイプを判定するためにデコードされる。

指標がデフォルトタイプのエラー訂正スキームを指定する場合（条件ブロック７０６の「はい」）、デコーダは、受信したデータブロックを検証するためにデフォルトタイプのエラー訂正スキームを使用する（ブロック７０８）。そのような場合、セキュリティデータが元のデータブロックのコピーに追加されたので、受信したデータブロックは、元のデータブロックよりも大きなデータサイズを有する。デコード後、結果として得られるデータブロックは、受信したデータブロックよりも小さいサイズを有することになる。例えば、デフォルトタイプのエラー訂正スキームがハミングコード（７２、６４、８）スキームである場合、元のデータブロックは６４バイトのサイズを有し、８つのサブブロックの各々は８バイト（６４ビット）のサイズを有する。しかしながら、エンコーダは、６４ビットの元のデータ及びセキュリティデータのための８ビットの生成された冗長ビットとともに、サブブロック当たり７２ビットを伝送した。サブブロック当たり７２ビット及び８つのサブブロックでは、伝送されたデータブロックの合計サイズは、５７６ビット、又は、セキュリティデータとして生成された冗長ビットの６４ビットを有する６４バイトである。

指標が非デフォルトタイプのエラー訂正スキームを指定する場合（条件ブロック７０６の「いいえ」）、デコーダは、受信したデータブロックを検証し、場合によっては訂正するために非デフォルトタイプのエラー訂正スキームを使用する（ブロック７１０）。そのような場合、セキュリティデータが、比較において使用される部分の１つ以上のコピーを差し引いた元のデータブロックのコピーに追加されたので、受信したデータブロックは、元のデータブロックと同じデータサイズを有する。デコーダは、サブブロックにわたって不変であるデータの一部分のコピーを取り出す（ブロック７１２）。例えば、部分がサブブロックの最上位バイトである場合、サブブロックの少なくとも１つは、依然として部分のコピーを含む。デコーダは、取り出された部分及び検証されたデータから元のデータブロックを生成する（ブロック７１４）。

上述した実施形態のうち１つ以上が、ソフトウェアを含むことに留意されたい。そのような実施形態では、方法及び／又は機構を実施するプログラム命令は、コンピュータ可読記憶媒体に伝達又は記憶される。プログラム命令を記憶するように構成されている多数のタイプの媒体が利用可能であり、ハードディスク、フロッピー（登録商標）ディスク、ＣＤ－ＲＯＭ、ＤＶＤ、フラッシュメモリ、プログラマブルＲＯＭ（Programmable ROM、ＰＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）、及び、様々な他の形態の揮発性又は不揮発性記憶装置が挙げられる。一般的に言えば、コンピュータアクセス可能記憶媒体は、命令及び／又はデータをコンピュータに提供するために、使用中にコンピュータによってアクセス可能な任意の記憶媒体を含む。例えば、コンピュータアクセス可能記憶媒体としては、磁気又は光学媒体、例えば、ディスク（固定又は取り外し可能）、テープ、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、ＣＤ－Ｒ、ＣＤ－ＲＷ、ＤＶＤ－Ｒ、ＤＶＤ－ＲＷ、又は、Ｂｌｕ－Ｒａｙ（登録商標）等の記憶媒体が挙げられる。記憶媒体としては、ＲＡＭ（例えば、同期ダイナミックＲＡＭ（synchronous dynamic RAM、ＳＤＲＡＭ）、ダブルデータレート（double data rate、ＤＤＲ、ＤＤＲ２、ＤＤＲ３等）ＳＤＲＡＭ、低電力ＤＤＲ（low-power DDR、ＬＰＤＤＲ２等）ＳＤＲＡＭ、ラムバスＤＲＡＭ（Rambus DRAM、ＲＤＲＡＭ）、スタティックＲＡＭ（static RAM、ＳＲＡＭ）等）、ＲＯＭ、フラッシュメモリ等の揮発性又は不揮発性メモリ媒体、ユニバーサルシリアルバス（Universal Serial Bus、ＵＳＢ）インターフェース等の周辺インターフェースを介してアクセス可能な不揮発性メモリ（例えば、フラッシュメモリ）等が更に挙げられる。記憶媒体としては、微小電気機械システム（microelectromechanical system、ＭＥＭＳ）、並びに、ネットワーク及び／又はワイヤレスリンク等の通信媒体を介してアクセス可能な記憶媒体が挙げられる。

追加的に、様々な実施形態では、プログラム命令は、Ｃ等の高レベルプログラミング言語、又は、Ｖｅｒｉｌｏｇ、ＶＨＤＬ等の設計言語（design language、ＨＤＬ）、又は、ＧＤＳＩＩストリームフォーマット（ＧＤＳＩＩ）等のデータベースフォーマットでのハードウェア機能の動作レベル記述又はレジスタ転送レベル（register-transfer level、ＲＴＬ）記述を含む。場合によっては、記述は、合成ライブラリからゲートのリストを含むネットリストを生成するために記述を合成する合成ツールによって読み出される。ネットリストは、システムを含むハードウェアの機能も表すゲートのセットを含む。ネットリストは、次いで、マスクに適用される幾何学的形状を記述するデータセットを生成するために、配置及びルーティングされ得る。次に、マスクは、システムに対応する半導体回路又は回路を生成するために、様々な半導体製造ステップで使用され得る。代替的に、コンピュータアクセス可能記憶媒体上の命令は、必要に応じて、ネットリスト（合成ライブラリを有する若しくは有しない）又はデータセットである。追加的に、命令は、Ｃａｄｅｎｃｅ（登録商標）、ＥＶＥ（登録商標）及びＭｅｎｔｏｒ Ｇｒａｐｈｉｃｓ（登録商標）等のベンダからのハードウェアベースのタイプのエミュレータによるエミュレーションのために利用される。

上記の実施形態はかなり詳細に説明されているが、上記の開示が十分に理解されると、多数の変形及び修正が当業者には明らかになるであろう。以下の特許請求の範囲は、全てのそのような変形及び修正を包含すると解釈されることが意図されている。

Claims (20)

1. 回路であって、
   送信される第１のデータブロックを受信するように構成されたインターフェースと、
   複数のエラー訂正スキームを実行するように構成されたエラー訂正ユニットと、
   回路構成と、を備え、
   前記回路構成は、
   前記第１のデータブロックを複数のサブデータブロックに分割することと、
   前記複数のサブデータブロックのうち２つ以上のサブブロックの各々の一部を互いに比較することと、
   前記２つ以上のサブブロックの２つ以上の比較された部分が互いに一致するという判定に少なくとも部分的に基づいて、前記第１のデータブロックに対応する第２のデータブロックを生成することであって、前記第２のデータブロックは、前記複数のエラー訂正スキームのうち何れかに対応するセキュリティデータを含み、前記第１のデータブロックと前記セキュリティデータとを組み合わせたサイズ以下のサイズを有する、ことと、
   を行うように構成されている、
   回路。
2. 前記第２のデータブロックは、前記第１のデータブロックと同じ数のサブブロックを含む、
   請求項１の回路。
3. 前記複数のエラー訂正スキームのうち何れかは、前記複数のサブブロックのうち何れかのサブブロックのサイズに等しいサイズを有するコードワードを生成する、
   請求項１の回路。
4. 前記第２のデータブロックは、前記第１のデータブロックと同じサイズを有する、
   請求項１の回路。
5. 前記回路構成は、
   前記第１のデータブロックから、前記２つ以上の比較された部分のうち互いに一致する１つ以上の部分を除去することによって、第３のデータブロックを生成することと、
   前記第３のデータブロックのサイズを前記複数のサブブロックの数で除算することによって、所定のサイズを判定することと、
   前記所定のサイズが前記複数のエラー訂正スキームのうち所定のエラー訂正スキームのデータ入力サイズに一致するという判定に少なくとも部分的に基づいて、前記所定のエラー訂正スキームを選択することと、
   を行うように構成されている、
   請求項１の回路。
6. 前記回路構成は、
   前記複数のエラー訂正スキームのうち所定のエラー訂正スキームを、前記第２のデータブロックのサイズから前記セキュリティデータのサイズを差し引いたサイズに少なくとも部分的に基づいて選択することと、
   前記所定のエラー訂正スキームを使用して、前記第２のデータブロックに含まれるセキュリティデータを生成することと、
   を行うように構成されている、
   請求項１の回路。
7. 前記回路構成は、前記所定のエラー訂正スキームを指定する指標を前記第２のデータブロックのメタデータに挿入するように構成されている、
   請求項６の回路。
8. 前記比較された部分が互いに一致しないという判定に少なくとも部分的に基づいて、前記第１のデータブロックに対応する第３のデータブロックを生成し、前記第３のデータブロックは、前記第１のデータブロックのサイズよりも大きいサイズを有する、
   請求項１の回路。
9. 方法であって、
   インターフェースが、送信される第１のデータブロックを受信することと、
   制御ユニットが、前記第１のデータブロックを複数のサブデータブロックに分割することと、
   前記制御ユニットが、前記複数のサブデータブロックのうち２つ以上のサブブロックの各々の一部を互いに比較することと、
   前記２つ以上のサブブロックの２つ以上の比較された部分が互いに一致すると判定したことに応じて、前記制御ユニットが、前記第１のデータブロックに対応する第２のデータブロックを生成することであって、前記第２のデータブロックは、前記複数のエラー訂正スキームのうち何れかに対応するセキュリティデータを含み、前記第１のデータブロックと前記セキュリティデータとを組み合わせたサイズ以下のサイズを有する、ことと、を含む、
   方法。
10. 前記第１のデータブロックと同じ数のサブブロックを有する前記第２のデータブロックを生成することを更に含む、
    請求項９の方法。
11. 前記第１のデータブロックと同じサイズを有する前記第２のデータブロックを生成することを更に含む、
    請求項９の方法。
12. 前記第１のデータブロックから、前記２つ以上の比較された部分のうち互いに一致する１つ以上の部分を除去することによって、第３のデータブロックを生成することと、
    前記第３のデータブロックのサイズを前記複数のサブブロックの数で除算することによって、所定のサイズを判定することと、
    前記所定のサイズが前記複数のエラー訂正スキームのうち所定のエラー訂正スキームのデータ入力サイズに一致するという判定に少なくとも部分的に基づいて、前記所定のエラー訂正スキームを選択することと、を更に含む、
    請求項９の方法。
13. 前記複数のエラー訂正スキームのうち所定のエラー訂正スキームを、前記第２のデータブロックのサイズから前記セキュリティデータのサイズを差し引いたサイズに少なくとも部分的に基づいて選択することと、
    前記所定のエラー訂正スキームを使用して、前記第２のデータブロックに含まれるセキュリティデータを生成することと、を更に含む、
    請求項９の方法。
14. 前記書影のエラー訂正スキームを指定する指標を前記第２のデータブロックのメタデータに挿入することを更に含む、
    請求項１３の方法。
15. 前記比較された部分が互いに一致しないと判定したことに応じて、前記第１のデータブロックに対応する第３のデータブロックを生成することであって、前記第３のデータブロックは、前記第１のデータブロックのサイズよりも大きいサイズを有する、ことを更に含む、
    請求項９の方法。
16. 装置であって、
    データブロックを送信するように構成された複数の送信機と、
    データブロックを受信するように構成された複数の受信機と、を備え、
    前記複数の送信機のうち１つ以上はエンコーダを備え、
    前記エンコーダは、
    送信される第１のデータブロックを受信するように構成されたインターフェースと、
    複数のエラー訂正スキームを含むエラー訂正ユニットであって、各スキームは、送信されるデータに対応するセキュリティデータを生成するように構成されている、エラー訂正ユニットと、
    制御ユニットと、を備え、
    前記制御ユニットは、
    前記第１のデータブロックを複数のサブデータブロックに分割することと、
    前記複数のサブデータブロックのうち２つ以上のサブブロックの各々の一部を互いに比較することと、
    前記２つ以上のサブブロックの２つ以上の比較された部分が互いに一致するという判定に少なくとも部分的に基づいて、前記第１のデータブロックに対応する第２のデータブロックを生成することであって、前記第２のデータブロックは、前記複数のエラー訂正スキームのうち何れかに対応するセキュリティデータを含み、前記第１のデータブロックと前記セキュリティデータとを組み合わせたサイズ以下のサイズを有する、ことと、
    を行うように構成されている、
    装置。
17. 前記第２のデータブロックは、前記第１のデータブロックと同じ数のサブブロックを含む、
    請求項１６の装置。
18. 前記第２のデータブロックは、前記第１のデータブロックと同じサイズを有する、
    請求項１６の装置。
19. 前記制御ユニットは、
    前記第１のデータブロックから、前記２つ以上の比較された部分のうち互いに一致する１つ以上の部分を除去することによって、第３のデータブロックを生成することと、
    前記第３のデータブロックのサイズを前記複数のサブブロックの数で除算することによって、所定のサイズを判定することと、
    前記所定のサイズが前記複数のエラー訂正スキームのうち所定のエラー訂正スキームのデータ入力サイズに一致するという判定に少なくとも部分的に基づいて、前記所定のエラー訂正スキームを選択することと、
    を行うように構成されている、
    請求項１６の装置。
20. 前記制御ユニットは、
    前記複数のエラー訂正スキームのうち所定のエラー訂正スキームを、前記第２のデータブロックのサイズから前記セキュリティデータのサイズを差し引いたサイズに少なくとも部分的に基づいて選択することと、
    前記所定のエラー訂正スキームを使用して、前記第２のデータブロックに含まれるセキュリティデータを生成することと、
    を行うように構成されている、
    請求項１６の装置。

Images