JP2024502408A - 高密度スピン軌道磁気ランダムアクセスメモリ - Google Patents
高密度スピン軌道磁気ランダムアクセスメモリ Download PDFInfo
- Publication number
- JP2024502408A JP2024502408A JP2023535903A JP2023535903A JP2024502408A JP 2024502408 A JP2024502408 A JP 2024502408A JP 2023535903 A JP2023535903 A JP 2023535903A JP 2023535903 A JP2023535903 A JP 2023535903A JP 2024502408 A JP2024502408 A JP 2024502408A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- spin
- orbit torque
- magnetic
- semiconductor pillar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 72
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 230000015654 memory Effects 0.000 claims abstract description 66
- 239000000463 material Substances 0.000 claims description 29
- 238000013500 data storage Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 133
- 238000004519 manufacturing process Methods 0.000 description 22
- 230000005415 magnetization Effects 0.000 description 17
- 230000004888 barrier function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 239000011241 protective layer Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- ORQBXQOJMQIAOY-UHFFFAOYSA-N nobelium Chemical compound [No] ORQBXQOJMQIAOY-UHFFFAOYSA-N 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1657—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
垂直トランジスタ構造を有するスピン軌道トルクメモリ装置である。スピン軌道トルクメモリ装置は、スピン軌道トルク層に形成された磁気トンネル接合などの磁気メモリ素子を含む。垂直トランジスタ構造は、選択的に電流をスピン軌道トルク層に供給して、磁気メモリ素子のメモリ状態を切り替える。垂直トランジスタ構造は、スピン軌道トルクによる切り替えに必要な比較的高い電流に対応する一方、ウェハの面積の消費量も少ない。垂直トランジスタ構造は、ゲート誘電体層がゲート構造を半導体ピラーから分離するように、ゲート誘電体層とゲート構造とで囲まれた半導体ピラー構造と、を含んでもよい。
Description
本発明は、スピン軌道トルク（ＳＯＴ）磁気ランダムアクセスメモリ（ＭＲＡＭ）に関し、より詳細には、スピン軌道トルク層に駆動電流を供給するために垂直トランジスタを採用したＳＯＴ ＭＲＡＭ構造に関する。
ランダムアクセスメモリ（ＲＡＭ）は、現代のデジタル回路アーキテクチャの至るところにある構成要素である。ＲＡＭは独立した装置であることもあれば、マイクロプロセッサ、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、システムオンチップ（ＳｏＣ）など、ＲＡＭを使用する装置に内蔵されていることもある。ＲＡＭには、揮発性のものと不揮発性のものがある。揮発性ＲＡＭは、電源が切れると記憶していた情報を失う。不揮発性ＲＡＭは、電源を切っても記憶内容を保持することができる。
磁気抵抗ランダムアクセスメモリ（ＭＲＡＭ）は、揮発性メモリに匹敵する応答（読み取りと書き込み）時間を有する不揮発性メモリ技術である。ＭＲＡＭに保存されたデータは時間とともに劣化せず、他のＲＡＭ技術と比較して消費電力が非常に小さい。電荷や電流の流れとしてデータを保存する従来のＲＡＭ技術とは対照的に、ＭＲＡＭは磁気記憶要素を使用する。このように、ＭＲＡＭは、高速、高密度（すなわち、ビットセルサイズが小さい）、低消費電力、時間の経過による論理状態の劣化が極めて少ないなど、ＭＲＡＭをユニバーサルメモリの候補にするいくつかの望ましい特性を備えている。
上記のような特徴があるにもかかわらず、従来のＭＲＡＭ装置は完全ではない。スピン転移トルク型ＭＲＡＭ（例えば、ＳＴＴ－ＭＲＡＭ）における従来のメモリ素子（例えば、磁気トンネル接合（ＭＴＪ））は、共有の読み取り経路および書き込み経路を有する２端子装置である。読み取り経路と書き込み経路が共有されているため、読み取り速度と書き込み信頼性に問題がある。書き込みのためには、切り替えに必要な電流を流すために、ＭＴＪのバリア層が十分に薄い（そして、抵抗が比較的低い）ことが必要である。しかし、バリア層が薄いと、書き込み動作の繰り返しによる誘電破壊の影響を受けやすい。また、読み取り電流によってＭＴＪの状態が意図せず反転してしまうことがある。これは『読み取り妨害』と呼ばれる。ＭＴＪ技術が物理的なサイズを縮小するにつれて、切り替え電流は減少する傾向にある。しかし、高速読み取り動作では、通常、より多くの読み取り電流が必要となる。したがって、高速ＭＲＡＭ、特に深くスケーリングされたＭＴＪ装置は、読み取り妨害に悩まされる可能性がある。したがって、（ＭＴＪ内のトンネル障壁のひずみによる）書き込み耐久性と読み取り信頼性の両方に対する信頼性要件を満たすことは困難である。
スピン軌道トルクに基づくＭＲＡＭ装置は、約２００ｐｓまでの切り替え速度を示し、Ｌ１／Ｌ２キャッシュアプリケーションに使用することが可能である。これらの装置のもう一つの重要な点は、読み取りと書き込みの電流経路が分離されているため、耐久性の問題に悩まされないことである。一般に、２端子ＭＲＡＭでは、読み取り電流は書き込み電流に比べて１桁低い。ＳＯＴメモリは、大きな書き込み切り替え電流を排除することで、ＭｇＯバリア層への大きなストレスを取り除き、信頼性と耐久性を向上させる。
しかし、このような装置には、データ密度の面で欠点がある。第一に、３端子装置であるため、３つのトランジスタが必要である。第二に、このような構造の軌道トルク材料を通る書き込み電流密度は、１－２ｘ１０８Ａ／ｃｍ２と高くなることがある。このため、一般的なスピン軌道トルク層では数百マイクロアンペア（例えば約１００～４００マイクロアンペア）ほどの切り替え電流が必要になる場合がある。このため、トランジスタのサイズが大きくなり、コストがかさむ。このように、スピン軌道トルク層の断面積を小さくし、トランジスタのサイズを小さくすることは、適切な用途を見つける上で最も重要なことである。
本発明は、磁気自由層を有する磁気メモリ素子を含むスピン軌道トルクデータ記録装置を提供する。導電性スピン軌道トルク層は、磁気メモリ素子の磁気自由層に隣接している。垂直トランジスタ構造は、スピン軌道トルク層と電気的に接続され、選択的にスピン軌道トルク層に電流を供給するように構成される。
垂直トランジスタ構造は、半導体ピラーおよび半導体ピラーを囲むゲート誘電体層を含むことができる。導電性ゲート層は、ゲート誘電体層が半導体ピラーから導電性ゲート層を分離させるように、ゲート誘電体に隣接して形成されることができる。半導体ピラー層は、ともにｎ＋ドープ領域となり得る、第１および第２のドープ端部を有するように形成することができる。半導体ピラー構造は、実質的に単結晶の半導体材料であり得る、エピタキシャル成長半導体材料とすることができる。
垂直トランジスタ構造は、書き込みセレクタトランジスタとすることができ、データ記録装置は、さらに、読み取りセレクタトランジスタを含むことができ、これは、スピン軌道トルク層とは反対側の端部で、磁気データ記録素子と電気的に接続される。
磁気メモリ素子は、磁気トンネル接合素子とすることができる。スピン軌道トルク層は、β相タングステン（Ｗ）および／またはβ相タンタル（Ｔａ）のうちの１つまたは複数で形成することができる。
スピン軌道トルクメモリは、他のタイプの磁気メモリに比べて耐久性が向上するという利点がある。これは、バリア層にストレスを与え、バリア層の破壊および寿命や信頼性の低下につながるような大電流を磁気要素メモリに繰り返し流すことなく切り替えを行うことができるからである。しかし、スピン軌道トルク装置における切り替えを駆動するために必要な大電流は、高い書き込み電流を処理するために十分に大きく堅牢な書き込みセレクタトランジスタを必要とする。
垂直トランジスタ構造の使用により、有利には、スピン軌道トルクメモリに必要な高電流をスピン軌道トルク層に供給することができる。また、垂直トランジスタは、ウェハの少ない面積を占有しつつ、この大電流を有利に供給することもできる。
本発明のこれらおよび他の特徴および利点は、同様の参照数字が全体を通して同様の要素を示す図と組み合わせて選択される、実施形態の以下の詳細な説明を読むことにより明らかになるであろう。
本発明の性質および利点、ならびに好ましい使用態様をより完全に理解するためには、添付図面（正確な縮尺ではない）とともに読まれる以下の詳細な説明を参照されたい。
以下の説明は、この発明を実施するために現在考えられる最良の実施形態についてのものである。この説明は、この発明の一般的な原理を説明する目的でなされたものであり、本明細書で権利主張する発明概念を限定することを意図するものではない。
図１は、考えられる一実施形態によるスピン軌道トルクメモリ構造１００を示す概略図である。メモリ構造１００は、スピン軌道トルクメモリ素子１０２を含み、スピン軌道トルクメモリ素子１０２は、磁気トンネル接合素子（ＭＴＪ）である得る磁気メモリ素子１０４と、スピン軌道トルク層１０６とを含む。最も基本的なレベルでは、ＭＴＪは、磁気基準層１０８、磁気自由層１１０、および薄い非磁性バリア層１１２を含むことができ、これらは、本明細書で以下により詳細に説明される。スピン軌道トルク層１０６は、β相タングステン（Ｗ）および／またはβ相タンタル（Ｔａ）などの導電性金属で構成することができる。メモリ素子１０２は、ソース線ＳＬと電気的に接続可能であり、ビット線ＢＬと選択的に接続可能な３端子素子である。一対のトランジスタ１１４，１１６は、後述するように、読み取りモードと書き込みモードとをそれぞれ選択するために使用することができる。トランジスタ１１４は、書き込みトランジスタであり、ソース線ＳＬとビット線ＢＬとの間のスピン軌道トルク層１０６に書き込み電流を流すことができるように切り替えられることができる。以下、本明細書において、メモリ素子１０２の切り替え機構をより詳細に説明する。トランジスタ切り替え装置１１６は、ビット線とソース線間の磁気メモリ素子１０４に読み取り電流を流すことができる、読み取りトランジスタである。
図２は、実施形態によるスピン軌道トルクメモリ素子１０２の構造および動作を示す拡大透視、模式図である。メモリ素子構造１０２は、先に説明した磁気メモリ素子１０４を含み、これは磁気トンネル接合素子とすることができる。例として、ＭＴＪ素子１０４は、磁気基準層１０８を含むことができ、これはＮｉＦｅ、ＣｏＦｅなどの磁性材料、ただしこれらに限定されるわけではない、で構成することができ、図２に示すように層の平面と平行に方向づけできる所定の向きに固定された磁化２０２を有する。基準層１０８の磁化２０２の固定は、合成反強磁性構造２０４によって促進され得、これは、ルテニウムなどの非磁性結合層２１０を介して交換結合される一対の磁性層２０６、２０８を含み得る。磁性層２０６、２０８は、層２０６、２０８の磁化が図示のように反対方向に固定されるように、反平行に交換結合され得る。合成反強磁性構造２０４と基準層１０８との間の交換結合により、基準層１０８の磁化２０２は、所望の方向に確実に固定される。
ＭＴＪはまた、磁気自由層１１０の平面と平行にも方向づけできる磁気方向の間を移動することができる磁化２０４を有する、磁気自由層１１０を含むことができる。ＭＴＪは、磁化２１２が２つの方向の間で切り替わり、その後その方向で安定した状態を維持できるように、面内磁気異方性を有するように構成することができる。磁気自由層１１０の磁化２１２は、２つの状態間の切り替えを容易にするために、静止状態で傾けることができる。
２つの安定した磁気状態間の磁化２１２の切り替えは、スピン軌道トルク層１０６からのスピン軌道結合によって達成することができる。層１０６に電流が流れると、スピン軌道トルク層１０６を通る電子のスピン軌道は、線２０８で示すように整列し、層１０６の上方の電子は第１の方向に、層１０６の下方の電子は反対方向に方向づけられる。層１０６の上方のスピン配向した電子は、自由層１１０の磁化２１２に力を付加し、磁化２１２を所望の方向に切り替える。スピン軌道トルク層１０６を通して反対方向の電流を発生させることにより、磁化２１２を反対方向に切り替えることができる。
磁気自由層１１０の磁化２１２を切り替えるためにスピン軌道トルク層１０６を使用することにより、メモリシステムにおける切り替え速度および耐久性が改善される。スピン軌道トルク層を使用しない切り替えでは、層の平面に垂直な方向に、メモリ素子１０４を直接通って、高いスイッチング電流を印加することが必要である。これは、バリア層１１２に高い熱応力を与え、バリア層が破壊され、それによってメモリ素子の寿命が短くなる可能性がある。さらに、スピン軌道トルクによる切り替えは、他の切り替え機構と比較して、切り替え速度の改善をもたらす。例えば、スピン軌道トルクに基づくＭＲＡＭ装置は、約２００ピコ秒（ｐｓ）までの切り替え速度を示すことができ、Ｌ１／Ｌ２キャッシュアプリケーションに使用可能となる。
スピン軌道トルクＭＲＡＭシステムが示す１つの課題は、自由層１１０の磁化２１２を思い通りに切り替えるために、スピン軌道トルク層１０６を通る大量の電流が必要であることである。この大電流は、対応する大きなセレクタトランジスタを必要とする。流通している従来のトランジスタを使用することは、高電流負荷を処理できるようにするために大量のウェハ面積を必要とし、したがって、このような技術を使用するメモリシステムの密度を低下させることになる。
実施形態によれば、この課題は、垂直エピタキシャルセレクタトランジスタの使用によって克服することができる。図１の概略図を参照すると、図１に概略的に示されているセレクタトランジスタ１１４は、従来のトランジスタ構造よりも少ない面積を消費しながら、大電流負荷を扱うことができる垂直トランジスタ構造として構成することができる。また、他のセレクタトランジスタ１１６も、垂直トランジスタ構造として構成することが可能である。しかし、このトランジスタ１１６は、トランジスタ１１４の大電流負荷を扱う必要がないため、トランジスタ１１６は、垂直トランジスタ構造として構成する必要がない。
図３と図４は、実施形態によるトランジスタ構造１１４の断面図を示す。図３は、ワード線構造（ＷＲＩＴＥ ＷＬ）と平行な平面に沿った断面図であり、図４は、図３の４－４線から見た断面図である。セレクタトランジスタ構造１１４は半導体基板３０２に形成され、これは好ましくはシリコン基板であるが、他の何らかの半導体材料でもあり得る。半導体基板３０２は、導電性ソース線層３０４を形成するためにドープされ得る上部を含む。ソース線層３０４は、酸化シリコンまたは窒化物のような酸化物で構成され得る誘電体トレンチ分離構造３０６によって、個々のソース線構造に分割することができる。
基板３０２上のソース線層３０４の上には、半導体ピラー３０８が形成されている。半導体ピラーは、好ましくは、シリコンまたはシリコンゲルマニウムのような、エピタキシャル成長半導体である。エピタキシャル成長した半導体材料は、良好な結晶学的特性を有し、電流を流すのに優れた特性を有することが分かっている。このようなエピタキシャル半導体ピラー３０８を構築するための方法について、本明細書で以下に詳細に説明する。半導体ピラー３０８は、ピラー３０８の底部および頂部にドープ領域３１０、３１２を有して形成することができる。ドープ部３１０、３１２は、注入、アニールなどによってｎ＋ドープすることができ、垂直半導体構造１１４のソースおよびドレインを提供する。
半導体ピラー３０８は、ゲート誘電体層３１４とゲート構造３１６に囲まれており、ゲート誘電体層３１４がピラー３０８を囲み、半導体ピラー３１４をゲート構造３１６から分離させるようになっている。ゲート構造は、上部および下部誘電体層３１８と、上部および下部誘電体層３１８の間に位置する導電性ゲート線層３２０とを含み得る。上部および下部誘電体層３１８は、酸化物または窒化物で構成することができ、導電性ゲート層３２０は、例えば、高ドープシリコンなどの高ドープ半導体材料で構成することができる。導電性リード３２２を上端（ソース線層３０４の反対側）に形成して、半導体ピラー３０８とビット線（ＢＬ）の間の電気的接続を提供することができる。
半導体ピラー３０８は、円柱形であり得るが、他の形状を有することもできる。例えば、半導体ピラーは、上方から見たときに細長い楕円形または楕円形を有し得るし、図３および図４の上方から見たときに矩形の角柱として形成され得る。図３および図４に示すように、半導体ピラー３０８の底部は、斜め状の底部を有し得る。これは、本明細書で以下にさらに説明するように、ピラー３０８の形成中に有利であり得る。半導体ピラー３０８は、ゲート誘電体層３１４およびゲート構造３１６とともに、底部３１０および上部３１２がソースおよびドレイン領域である垂直ＣＭＯＳセレクタトランジスタ構造を形成する。ゲート電圧が導電性ゲート層３２０からゲート誘電体層に印加されると、ピラー３０８は導電性となり、ソース線層３０４とビット線層ＢＬとの間に電流を流すことができる。逆に、ゲート電圧を除去すると、半導体ピラー３０８は電気絶縁性となり、ソース線層３０４とビット線ＢＬとの間に電流が流れるのを防ぐことができる。
図５は、上述のような垂直トランジスタ構造１１４を採用するスピン軌道トルクＭＲＡＭ構造の透視概略図である。図５に見られるように、ビット線ＢＬは、読み取りセレクタトランジスタ１１６と接続されており、この読み取りセレクタトランジスタ１１６は、ビット線ＢＬを磁気トンネル接合素子（ＭＴＪ）であってもよい磁気メモリ素子１０４に接続する。また、ビット線ＢＬには、垂直セレクタトランジスタ１１４が接続されている。垂直セレクタトランジスタ１１４は、ビット線ＢＬとソース線層３０４とを選択的に接続する、書き込みワード線セレクタである。
読み取りモードでは、読み取りトランジスタ１１６は開き、トランジスタ１１４は閉じている。読み取りトランジスタ１１６は、読み取りトランジスタ１１６にゲート電圧を供給する読み取りワード線ＷＬからの信号によって制御される。ビット線ＢＬとソース線ＳＬとの間のメモリ素子に電圧を印加することにより、メモリ素子１０４の記憶状態を読み出すことができる。
書き込みモード時には、書き込みセレクタトランジスタ１１４は開いており、それにより、基板に形成されたソース線層３０４を介してビット線ＢＬとソース線ＳＬが接続される。書き込みセレクタトランジスタは、書き込みワード線（ＷＲＩＴＥ ＷＬ）により印加されるゲート電圧により制御される。これにより、スピン軌道トルク層１０６に電流が流れる。前述したように、スピン軌道トルク層１０６に電流が流れると、電子は層１０６の上部と下部で反対方向にスピン分極するようになる。この電子スピンの分極により、メモリ素子１０４の自由層の磁化が、スピン軌道トルク層１０６を流れる電流の方向に依存する所望の方向に設定される。
垂直半導体構造１１４は、従来のトランジスタ構造よりも高い電流負荷を有利に扱うことができ、基板３０２のわずかな面積を消費しながらそれを行うことができる。これらの利点は、半導体ピラーが基板上のエピタキシャル成長によって形成される場合に、さらに強化される。図６～図１６は、垂直トランジスタ構造を有するスピン軌道トルクＭＲＡＭ構造の製造方法を説明するための、製造の種々の中間段階におけるスピン軌道トルクＭＲＡＭシステムの一部を示す図である。特に図６を参照すると、半導体基板６０２が提供される。基板６０２は、シリコンウェハであってもよく、またはシリコンゲルマニウムのような他のタイプの半導体材料であってもよい。基板６０２の上部６０４は、高濃度ドープソース層を形成するためにドープ（例えば、ｎ＋ドープ）され得る。ドーピングは、イオン注入またはドープされた半導体材料のインサイチュ堆積によって行うことができる。任意選択で、誘電体トレンチ分離構造６０６を形成して、ドープされた上部６０４を個々のソース層に分離することができる。トレンチ分離構造６０６は、エッチングでトレンチを形成し、酸化シリコンまたは窒化シリコンのような誘電体材料を堆積させることによって形成することができる。化学機械研磨処理を実行して、ウェハドープソース領域６０４およびトレンチ分離構造６０６の上面を平坦化することができる。
図７を参照すると、一連の層が堆積されてゲート構造７０２を形成している。ゲート構造７０２は、第１および第２の誘電体ゲート誘電体層７０４、７０６の間に位置する導電性ゲート層７０８を含む。導電性ゲート層７０８は、高濃度ドープシリコンなどの高濃度ドープ半導体であってもよく、またはある他のタイプの導電性材料であってもよい。第１および第２の誘電体層７０４、７０８は、酸化シリコンまたは窒化シリコンのような酸化物または窒化物であってもよい。
図８を参照すると、層７０４、７０８、７０６に開口８０２が形成され、基板６０２のドープソース層６０４で停止する。開口は、シリコンピラー構造を規定するような形状を有するように構成することができ、所望に応じて丸い楕円形、長方形等とすることができる。開口８０２は、マスキングおよびエッチング処理によって形成することができる。次に、ゲート誘電体層８０４が堆積され、次いで、保護層８０６が堆積される。ゲート誘電体層は、酸化シリコンまたは窒化シリコンのような材料とすることができ、（まだ形成されていない）半導体ピラーと導電性ゲート層７０８との間に所望の間隔を提供するよう、開口８０２の側部で厚さを有するように堆積される。保護層は、ゲート誘電体層８０４とのエッチング選択性を有するように選択された材料とすることができ、ゲート誘電体層８０４を実質的にそのまま残すエッチング化学によって保護層８０６を除去することができる。ゲート誘電体層８０４および保護層８０６は、原子層堆積（ＡＬＤ）、化学気相成長（ＣＶＤ）等のコンフォーマル堆積処理によって堆積させることができる。
次に図９を参照すると、イオンミリングなどの異方性材料除去処理を実行して、層８０４、８０６の水平方向に配置された部分を優先的に除去し、開口８０２の底を開いてその下のソース線層６０４を露出させる。この材料除去処理により、開口８０２の内側にゲート誘電体層８０４および保護層８０６が残る。保護層８０６は、この材料除去処理（例えば、イオンミリング）中にゲート誘電体層８０４を保護する。
次に図１０を参照すると、開口８０２の内側にゲート誘電体層８０４を残して保護層８０６を除去するために選択的エッチングが行われる。この選択的エッチングは反応性イオンエッチングであり、ゲート誘電体層８０４を大幅に除去せずに保護層８０６を除去するように選択される化学品を使用して実行することができる。
図１１を参照すると、ドープされたソース線層６０４の一部を除去するために、さらなるエッチング工程を実施することができる。このエッチングは、図１１に示すように、露出したソース層６０４上に斜めの表面１１０２を形成する方法で実施することができる。これは、後のエピタキシャル半導体堆積の間に良好な結晶成長を促進することが分かっている。
次に図１２を参照すると、開口８０２に半導体材料が成長する。半導体１２０２は、シリコン、シリコンゲルマニウム等であり、好ましくは選択的エピタキシャル成長を用いて成長させることができる。半導体材料１２０２をエピタキシャル成長させることにより、半導体材料１２０２に良好な結晶性が得られる。上述のように、開口８０２の底のソース線層６０４の斜め形状は、エピタキシャル成長した半導体材料１２０２における優れた結晶特性をさらに促進する。その結果、半導体材料１２０２は単結晶またはほぼ単結晶の構造を有することができ、完成したトランジスタ構造において低抵抗となり、スピン軌道トルクＭＲＡＭシステムにおける切り替え電流の駆動に必要な高い電流負荷にトランジスタが対応できる。図１２に見られるように、半導体材料の堆積または成長により、半導体材料の一部を開口８０２の外に延びた状態にすることができる。あるいは、半導体材料１２０２が開口の上部に達する前に半導体成長を終了させることができ、この後、後に分かるように、ドープされた半導体材料の堆積が続くことができる。
次に図１３を参照すると、化学機械研磨処理を実行して、開口８０２からはみ出した半導体材料１２０２を除去して平坦化し、図１３に示すような半導体ピラー１２０２を残すことができる。さらに、半導体ピラー１２０２の上部および下部をドープして、上部および下部ドープ半導体領域１３０２、１３０４を形成することができる。下部ドープ部１３０４は、ソース線層６０４からのドーパント原子を半導体材料の下側部分１３０４に拡散させるために、アニーリングによってドープすることができる。半導体ピラー１２０２の上側部分１３０２は、イオン注入によってドープすることができる。あるいは、開口８０２の上部に到達する前に半導体材料１２０２のエピタキシャル成長を終了させ、その後、ドープされた半導体材料のインサイチュ堆積を行うことによって、半導体材料１２０２の上部１３０２をドープすることもできる。ドープ領域１３０２、１３０４は、ｎ＋ドープされ得る。ドープ領域１３０２、１３０４は、半導体チャネルのソースおよびドレインを形成する。半導体ピラー１２０２およびドープされたソースおよびドレイン領域１３０２、１３０４を形成した後、半導体ピラー１２０２の上端は、ビット線回路ＢＬと接続することができる。
図１４は、図１３の線１４－１４から見た拡大断面図である。図１４に示すように、誘電層１４０２は、ソース線層６０４の端部１４０４から延びるように基板６０２に形成することができる。誘電層１４０２の上に、ソース線層６０４の一部と重なるように、スピン軌道トルク層１４０６を形成することができる。スピン軌道トルク層１４０６は、β相タングステン（Ｗ）またはβ相タンタル（Ｔａ）などの導電性金属で形成することができる。磁気メモリ素子１４０８は、スピン軌道トルク層１４０６に形成される。磁気メモリ素子１４０８は、先に説明したようなＭＴＪメモリ素子であり、磁気自由層１４１０、非磁性バリア層１４１２および磁気基準層１４１４を含むことができ、磁気自由層はスピン軌道トルク層１４０６に隣接している。
先に説明した半導体ピラー構造１２０２、ゲート誘電体８０４およびゲート構造７０２は、図１を参照して先に説明したような書き込みセレクタトランジスタ１１４を形成する。ゲート構造７０２は、書き込みワード線（ＷＲＩＴＥ ＷＬ）回路と接続することができる。図示のように、書き込みセレクタトランジスタ１１４は、ビット線回路ＢＬと電気的に接続され、ソース線層６０４を介してスピン軌道トルク層１４０６と電気的に接続される。また、図１を参照して先に説明した概略図と同様に、読み取りトランジスタ１１６も、ビット線回路ＢＬと、磁気メモリ素子１４０８の端部と接続される。
書き込み動作中、ＷＲＩＴＥ ＷＬ回路によって印加される電圧は、書き込みトランジスタ１１４を開き、破線１４１６で示されるように、スピン軌道トルク層１４０６を介してビット線ＢＬとソース線回路ＳＬの間に電流が流れることを可能にする。書き込み状態では、読み取りセレクタトランジスタはオフ状態に切り替えられる。先に述べたように、電流の流れは、スピン軌道トルク層１４０６の上面および下面における電子のスピン分極をもたらす。このスピン分極を利用して、メモリ素子１４０８の自由層１４１０にスピン軌道トルクを加え、磁気自由層１４１０の磁化を所望の向きに選択的に設定することができる。磁気自由層１４１０の磁化の向きは、スピン軌道トルク層１４０６を通る電流の流れの方向に応じて、２方向のうちの１方向に切り替えることができる。先に述べたように、自由層１４１０の磁化を一方向に設定すると、磁気メモリ素子１４０８が高抵抗状態になり、反対方向に設定すると、磁気メモリ素子１４１０が低抵抗状態となる。このようにして、メモリ素子は、その抵抗状態に応じて、確実にデータのビットを記録する。
読み取りモードでは、書き込みセレクタトランジスタ１１４がオフ状態に切り替えられ、読み取りセレクタトランジスタ１１６がオン状態に切り替えられ、ビット線ＢＬとメモリ素子１４０８との間の電気的接続が可能になる。読み取りセレクタトランジスタ１１６は、読み取りセレクタトランジスタ１１６に選択的にゲート電圧を印加できる読み取りワード線回路（ＲＥＡＤ ＷＬ）により制御される。読み取りセレクタトランジスタ１１６のスイッチが入れられると、ビット線ＢＬとソース線ＳＬとの間の磁気メモリ素子１４０８に電圧を印加することができ、これを用いて、磁気メモリ素子の抵抗状態を決定することができる。
図１５は、代替実施形態によるスピン軌道トルクＭＲＡＭを示す図である。図１５の実施形態は、スピン軌道トルク層１４０６がソース線層６０４に重なるのではなくソース層６０４に接することを除いて、上述したものと同様である。これは、ソース線層６０４にエッチングして導電性スピン軌道トルク層を堆積し、その後、化学機械研磨工程を行って、セレクタトランジスタ１１４および磁気メモリ素子１４０８を形成する前に構造を平坦化することによって達成することができる。本実施形態では、書き込み動作中、電流は、矢印１５０２で示すように、ソース線層６０４からスピン軌道トルク層へ、そしてソース線回路ＳＬへ流れる。
以上、様々な実施形態について説明したが、これらは例示としてのみ提示されたものであり、限定するものではないことを理解されたい。本発明の範囲に入る他の実施形態も、当業者には明らかになるであろう。したがって、本発明の広さおよび範囲は、上述の例示的な実施形態のいずれかによって限定されるべきではなく、以下の請求項およびその等価物にのみ基づいて定義されるべきである。
Claims (20)
- データ記録装置であって、
磁気自由層を有する磁気メモリ素子と、
前記磁気メモリ素子の前記磁気自由層に隣接する、導電性のスピン軌道トルク層と、
前記スピン軌道トルク層に電気的に接続され、前記スピン軌道トルク層に選択的に電流を供給するように構成された垂直トランジスタ構造と、
を備える、データ記録装置。 - 前記垂直トランジスタ構造は、さらに、
半導体ピラーと、
前記半導体ピラーを囲むゲート誘電体と、
導電性ゲート層であって、前記ゲート誘電体層が前記半導体ピラーから前記導電性ゲート層を分離するように、前記ゲート誘電体層に隣接する、前記導電性ゲート層と、
をさらに備える、請求項１に記載のデータ記録装置。 - 前記半導体ピラーは、第１及び第２のドープ端部を有する、請求項２に記載のデータ記録装置。
- 前記半導体ピラー構造は、第１および第２のｎ＋ドープ部を有する、請求項２に記載のデータ記録装置。
- 前記半導体ピラー構造は、エピタキシャル成長半導体材料を備える、請求項２記載のデータ記録装置。
- 前記半導体ピラーが実質的に単結晶の半導体材料を備える、請求項２に記載のデータ記録装置。
- 前記垂直トランジスタ構造が書き込みセレクタトランジスタであり、
前記データ記録装置が、前記磁気メモリ素子と電気的に接続される読み取りセレクタトランジスタをさらに備える、請求項１に記載のデータ記録装置。 - 前記読み取りセレクタトランジスタは、前記スピン軌道トルク層と反対側の端部で前記磁気メモリ素子と接続される、請求項７に記載のデータ記録装置。
- 前記磁気メモリ素子は、磁気トンネル接合素子である、請求項１記載のデータ記録装置。
- 前記読み取りトランジスタおよび前記書き込みトランジスタと電気的に接続される導電性ビット線と、
前記書き込みトランジスタおよび前記スピン軌道トルク層と電気的に接続される導電性ソース線層と、をさらに備え、
前記スピン軌道トルク層が前記磁気メモリ素子と電気的に接続される、請求項７に記載のデータ記録装置。 - 前記導電性ゲート層と電気的に接続された書き込みワード線回路をさらに備える、請求項１０に記載のデータ記録装置。
- 前記スピン軌道トルク層が、β相タングステンおよびβ相タンタルのうちの１つまたは複数を備える、請求項１に記載のデータ記録装置。
- データ記録装置であって、
半導体基板と、
前記半導体基板に形成されたソース線と、
前記ソース線に形成され、前記ソース線と電気的に接続された垂直トランジスタ構造と、
前記ソース線と電気的に接続されたスピン軌道トルク層と
前記スピン軌道トルク層に形成された磁気メモリ素子を備える、
データ記録装置。 - 前記磁気メモリ素子は、磁気トンネル接合素子である、請求項１３に記載のデータ記録装置。
- 前記磁気メモリ素子は、磁気自由層を含む磁気トンネル接合素子であり、
前記磁気自由層は、前記スピン軌道トルク層に隣接している、請求項１３に記載のデータ記録装置。 - 前記磁気スピン軌道トルク層は、β相タングステンおよびβ相タンタルのうちの１つまたは複数を備える、請求項１３に記載のデータ記録装置。
- 前記垂直トランジスタ構造が、さらに、
上部ドープ領域と下部ドープ領域を有する半導体ピラーと、
前記半導体ピラーの側面に形成されたゲート誘電体層と、
ゲート構造であって、前記ゲート誘電体層が前記ゲート構造を前記半導体ピラーから分離するように形成された、前記ゲート構造と、
を備える、
請求項１３に記載のデータ記録装置。 - 前記ゲート誘電体は、前記半導体ピラーを取り囲み、
前記ゲート構造は、第１および第２の誘電層の間に位置する導電層をさらに備える、請求項１７に記載のデータ記録装置。 - 前記ゲート構造の前記導電層と電気的に接続された書き込みワード線回路をさらに備える、請求項１８に記載のデータメモリ装置。
- 読み取りトランジスタと、
前記垂直トランジスタ構造および前記読み取りトランジスタと電気的に接続された導電性ビット線と
、をさらに備える、請求項１９に記載のデータメモリ装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/145,126 | 2021-01-08 | ||
| US17/145,126 US11600769B2 (en) | 2021-01-08 | 2021-01-08 | High density spin orbit torque magnetic random access memory |
| PCT/US2022/011202 WO2022150315A1 (en) | 2021-01-08 | 2022-01-05 | High density spin orbit torque magnetic random access memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2024502408A true JP2024502408A (ja) | 2024-01-19 |
Family
ID=82323154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2023535903A Pending JP2024502408A (ja) | 2021-01-08 | 2022-01-05 | 高密度スピン軌道磁気ランダムアクセスメモリ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11600769B2 (ja) |
| JP (1) | JP2024502408A (ja) |
| KR (1) | KR20230097176A (ja) |
| CN (1) | CN116472797A (ja) |
| WO (1) | WO2022150315A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240105244A1 (en) * | 2022-09-28 | 2024-03-28 | International Business Machines Corporation | Stacked fet with three-terminal sot mram |
| CN117500282B (zh) * | 2024-01-02 | 2024-04-02 | 致真存储(北京)科技有限公司 | 磁存储器及其制备方法、电子设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5874760A (en) * | 1997-01-22 | 1999-02-23 | International Business Machines Corporation | 4F-square memory cell having vertical floating-gate transistors with self-aligned shallow trench isolation |
| JP2014216333A (ja) * | 2013-04-22 | 2014-11-17 | 株式会社東芝 | 熱電変換素子 |
| JP6089081B1 (ja) * | 2015-09-16 | 2017-03-01 | 株式会社東芝 | 磁気メモリ |
| JP6271655B1 (ja) * | 2016-08-05 | 2018-01-31 | 株式会社東芝 | 不揮発性メモリ |
| US11398596B2 (en) * | 2018-06-28 | 2022-07-26 | Intel Corporation | Magnetic tunnel junction (MTJ) integration on backside of silicon |
| KR102517332B1 (ko) * | 2018-09-12 | 2023-04-03 | 삼성전자주식회사 | 스핀-궤도 토크 라인을 갖는 반도체 소자 및 그 동작 방법 |
| US11107975B2 (en) * | 2018-10-30 | 2021-08-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic tunnel junction structures and related methods |
| US11456100B2 (en) * | 2019-05-17 | 2022-09-27 | Taiwan Semiconductor Manufacturing Company Ltd. | MRAM stacks, MRAM devices and methods of forming the same |
| US11502241B2 (en) * | 2019-12-31 | 2022-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic device and magnetic random access memory |
| US11600660B2 (en) * | 2020-04-15 | 2023-03-07 | Rongfu Xiao | Bottom-pinned magnetic random access memory having a composite SOT structure |
-
2021
- 2021-01-08 US US17/145,126 patent/US11600769B2/en active Active
-
2022
- 2022-01-05 WO PCT/US2022/011202 patent/WO2022150315A1/en active Application Filing
- 2022-01-05 KR KR1020237018850A patent/KR20230097176A/ko not_active Application Discontinuation
- 2022-01-05 JP JP2023535903A patent/JP2024502408A/ja active Pending
- 2022-01-05 CN CN202280007514.2A patent/CN116472797A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US11600769B2 (en) | 2023-03-07 |
| US20220223787A1 (en) | 2022-07-14 |
| KR20230097176A (ko) | 2023-06-30 |
| CN116472797A (zh) | 2023-07-21 |
| WO2022150315A1 (en) | 2022-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977181B1 (en) | MTJ stack with crystallization inhibiting layer | |
| US10749106B2 (en) | Magnetic random access memory device having magnetic tunnel junction | |
| US10770561B2 (en) | Methods of fabricating dual threshold voltage devices | |
| CN110957420B (zh) | 磁性随机存取记忆体辅助的非挥发性装置和其制造方法 | |
| US10770510B2 (en) | Dual threshold voltage devices having a first transistor and a second transistor | |
| TWI699758B (zh) | 磁性記憶體 | |
| US10431628B2 (en) | Dual channel/gate vertical field-effect transistor (FET) for use with a perpendicular magnetic tunnel junction (PMTJ) | |
| US20200127052A1 (en) | Memory cell using selective epitaxial vertical channel mos selector transistor | |
| JP2009054960A (ja) | スピントランジスタ及び磁気メモリ | |
| US20190206934A1 (en) | Three dimensional perpendicular magnetic junction with thin-film transistor | |
| JP2024502408A (ja) | 高密度スピン軌道磁気ランダムアクセスメモリ | |
| US20210065760A1 (en) | Integration of epitaxially grown channel selector with mram device | |
| US20220344580A1 (en) | Three dimensional perpendicular magnetic tunnel junction with thin film transistor array | |
| US10192788B1 (en) | Methods of fabricating dual threshold voltage devices with stacked gates | |
| US10957370B1 (en) | Integration of epitaxially grown channel selector with two terminal resistive switching memory element | |
| US10192984B1 (en) | Dual threshold voltage devices with stacked gates | |
| US10629649B2 (en) | Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor | |
| US20070253243A1 (en) | Memory array having memory cells formed from metallic material | |
| US20060228853A1 (en) | Memory devices including spacers on sidewalls of memory storage elements and related methods | |
| US10192787B1 (en) | Methods of fabricating contacts for cylindrical devices | |
| US20220246842A1 (en) | Method for manufacturing a magnetic random-access memory device using post pillar formation annealing | |
| US10608047B1 (en) | Magnetic memory element with voltage controlled magnetic anistropy | |
| US10840298B1 (en) | Vertical selector STT-MRAM architecture | |
| WO2024108879A1 (zh) | 存储器、存储器的读写方法和制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230822 |