JP2024501238A - カスコードスイッチの高速オン切り替え保護 - Google Patents

Abstract

カスコードスイッチの高速オン切り替え保護が本明細書において提示される。カスコード回路は電気的にカスコード結合されたデプレッション型電界効果トランジスタとエンハンスメント型電界効果トランジスタとを含む。オン切り替え中、保護回路は、カスコードノード電圧のプラトーを観察することにより過電流異常を検出する。過電流異常は、閾持続期間より長くプラトーが存在することに応答して検出され得る。【選択図】図１Ａ

Description

関連出願の相互参照
本出願は、全体が参照により本明細書に組み込まれる２０２０年１２月２２日に出願された米国仮特許出願第６３／１２９，０８６号の利益を主張する。

本開示は概して過電流保護に関し、特に、カスコードスイッチの高速オン切り替え保護に関する。

電子デバイスは動作に電力を使用する。スイッチング式電力コンバーターの高効率さ、小さいサイズ、および軽量さを理由として、現在の多くの電子機器に給電するためにスイッチング式電力コンバーターが一般的に使用される。従来の壁のソケットは高電圧の交流電流を提供する。スイッチング電力コンバーターにおいて、エネルギー伝達要素を通して高電圧の交流電流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ ｃｕｒｒｅｎｔ）入力が変換されて適切に調節された直流電流（ＤＣ：ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）出力を提供する。スイッチング式電力コンバーターの制御装置は通常、１つまたは複数の出力量を表す１つまたは複数の入力を検出することと、閉ループにおいて出力を制御することとにより、出力調節を提供する。動作時、デューティサイクル（典型的には、総スイッチング周期に対するスイッチのオン期間の比）を変化させること、スイッチング周波数を変えること、または、スイッチング式電力コンバーターにおけるスイッチの単位時間当たりのパルス数を変化させることにより、所望の出力を提供するためにスイッチが使用される。

窒化ガリウム（ＧａＮ）、および、他の広バンドギャップＩＩＩ族窒化物ベースの直接遷移半導体材料は、高破壊電界を示し、および高電流密度に役立つ。この点について、ＧａＮベースの半導体デバイスは、電力および高周波用途においてシリコンベースの半導体デバイスの代わりとして活発に研究されている。例えば、ＧａＮ ＨＥＭＴは、同一の面積のシリコン電力電界効果トランジスタに比べて高い絶縁破壊電圧を伴いながら、より低いオン抵抗率を提供し得る。

電力電界効果トランジスタ（ＦＥＴ：ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）は、エンハンスメント型またはデプレッション型であり得る。エンハンスメント型デバイスは、ゲートバイアスが印加されていないとき（すなわちゲート対ソースバイアスがゼロであるとき）に電流を遮断する（すなわちオフである）トランジスタ（例えば電界効果トランジスタ）を表し得る。対照的に、デプレッション型デバイスは、ゲート対ソースバイアスがゼロであるときに電流を通す（すなわちオンである）トランジスタを表し得る。

カスコードスイッチの高速オン切り替え保護に対する非限定的かつ非網羅的な実施形態が、以下の図を参照しながら説明され、異なる図の中の同様の参照符号は、別段の指定がない限り同様の部分を示す。

図１Ａは、実施形態による、カスコードスイッチと保護回路とドライバとを含む回路を示す。 図１Ｂは、実施形態による、カスコードスイッチと保護回路とドライバとを含む電力コンバーターを示す。 図２は、本明細書における教示による、異なる動作モードに対するオン切り替え波形を比較する。 図３は、実施形態による、経験的な波形を示す。

図面中の複数の図にわたり、対応する参照符号が対応するコンポーネントを示す。当業者は、図中の要素が簡潔かつ明確であるように描かれること、および、一定の縮尺で描かれているとは限らないことを理解する。例えば、図中の幾つかの要素の寸法は、本開示の様々な実施形態をより理解しやすくするために他の要素より誇張される場合がある。更に、市販に適した実施形態において有用なまたは必要な、一般的だが良く理解される要素は多くの場合、本明細書における教示のこれらの様々な実施形態の図が見づらくならないように図示されていない。

以下の説明では、カスコードスイッチの高速オン切り替え保護の十分な理解を提供するために多くの具体的な詳細事項が記載される。しかし、本明細書における教示を実施するために特定の詳細事項が使用されるとは限らないことが当業者に明らかである。他の例において、本開示を不明瞭にしないために、よく知られた材料または方法は詳細には説明されていない。

本明細書中での「一実施形態」、「実施形態」、「一例」、または「例」についての言及は、実施形態または例との関連で説明される特定の特徴、構造、または特性が本明細書における教示の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書中の様々な場所における「一実施形態において」、「実施形態において」、「一例」、または「例」といった表現の使用は、すべてが同じ実施形態または例に関連するとは限らない。更に、特定の特徴、構造、または特性は、１つまたは複数の実施形態または例において、任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされてもよい。特定の特徴、構造、または特性は、説明される機能を提供する集積回路、電子回路、結合論理回路、または他の適切なコンポーネントに含まれてもよい。加えて、本明細書とともに提供される図が当業者への説明を目的としていること、および、波形を含め図面は一定の縮尺で描かれているとは限らないことが理解される。

本出願の文脈では、トランジスタが「オフ状態」または「オフ」であるとき、トランジスタは電流を遮断する、および／または実質的に電流を流さない。逆に、トランジスタが「オン状態」または「オン」であるとき、トランジスタは実質的に電流を流すことができる。例示として、トランジスタは、第１の端子であるドレインと第２の端子であるソースとの間において高電圧がサポートされるＮチャネル金属－酸化物－半導体（ＮＭＯＳ：Ｎ－ｃｈａｎｎｅｌ ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電界効果トランジスタ（ＦＥＴ）を備え得る。

上述のように、エンハンスメント型デバイスは、制御電圧（例えばゲート対ソース電圧）が低い（例えば０ボルトである）ときに電流を遮断するトランジスタを表し得る。多くの回路およびスイッチング用途において、回路機能を実現するためにエンハンスメント型トランジスタ（すなわちエンハンスメント型デバイス）を使用することが望ましい場合がある。例えば、電力用途では多くの場合、スイッチ（すなわち電力スイッチ）として電力トランジスタを使用することが望ましい。理想的には、電力トランジスタが１つの状態（例えばゼロ制御電圧の状態）において電流を遮断し、および、第２の状態（例えば非ゼロの制御電圧の状態）において低いオン抵抗および低電力損失を伴って電流を提供するとき、電力トランジスタはスイッチとして動作し得る。

更に、本出願の文脈では、カスコードは、２つのトランジスタ（例えば電界効果トランジスタおよび／またはバイポーラ接合トランジスタ）から構築され得る。カスコードが増幅器として動作するように構成されているとき、それはカスコード増幅器と呼ばれ得る。更に、カスコードがスイッチとして動作するように構成されているとき、それは、カスコードスイッチとも呼ばれ得る。カスコードはトランジスタタイプに基づいて更に分類され得、例えば、窒化ガリウムデプレッション型トランジスタを含むカスコードは、ＧａＮカスコード、ＧａＮカスコードスイッチ、および／または、ＧａＮカスコード増幅器と呼ばれ得る。代替的に、および追加的に、カスコードをカスコード構成、カスコードデバイス、および／またはカスコード回路と呼ぶ場合もある。更に、動作中、カスコードは利得（例えば電圧利得）を提供し得、および、カスコードの利得がカスコード利得、カスコード回路利得、カスコードデバイス利得などと呼ばれる場合がある。

現代の高電力コンバーターおよび電力コンバーターは、窒化ガリウム（ＧａＮ）カスコードデバイス（例えばＧａＮカスコードスイッチ）を含むカスコードデバイスを使用し得る。カスコードデバイス（例えばカスコードスイッチ）を異常および大電流にさらし得る現代の高電力コンバーターおよび／または現代の電力コンバーターの例は、力率補正（ＰＦＣ：ｐｏｗｅｒ ｆａｃｔｏｒ ｃｏｒｒｅｃｔｉｏｎ）コンバーター、フライバックコンバーター、バック型コンバーター、および／またはブースト型コンバーターを包含し得るがこれらに限定されない。例えば、ＰＦＣコンバーターにおいて使用される場合、ＰＦＣインダクタが短絡したとき、カスコードスイッチ（例えばＧａＮカスコードスイッチ）は、短期間（例えば１００ナノ秒）に非常に大きい電流（例えば５０アンペア）にさらされ得る。代替的に、および追加的に、ブースト型コンバーターにおいて使用される場合、ブーストダイオードが短絡したとき、カスコードスイッチ（例えばＧａＮカスコードスイッチ）は非常に大きい電流にさらされ得る。

多くの場合、電力コンバーター、高電力コンバーター、およびそれらのスイッチ（例えばカスコードスイッチ）は、異常および／または過電流状態が発生した場合に保護を必要とする。従来、過電流（すなわち過電流状態）は、保護回路を使用して、および／または検出電界効果トランジスタ（ＦＥＴ）を使用して検出され得る。典型的には、前エッジブランキングアプローチが、初期過渡中における検出ＦＥＴからの検出情報（例えば電流情報）を避けるために採用され得る。初期過渡中に検出情報信号は、検出情報信号に対して感知できる振幅をもつノイズを含み得、および、更なるフィルタリングが、検出情報信号を抽出するために必要とされ得る。前エッジブランキングを使用した電力コンバーターは、保護回路および／または検出ＦＥＴが安定した動作状態に到達することを待ち得、これは、過電流動作状態を検出するためにより長い期間を必要とし得る。

残念ながら、現代の電力コンバーターでは、オン切り替え後に過電流状態（すなわち過電流イベント）が急速に発生し得る。例えば、過電流は、低オン抵抗（すなわち低ＲＤＳ）デバイス（例えば低ＲＤＳスイッチ）において前エッジブランキング期間未満の時間スケールで急速に発生し得る。したがって、低オン抵抗カスコードスイッチ（例えばＧａＮカスコードスイッチおよび／または炭化ケイ素（ＳｉＣ）カスコードスイッチ）を使用した現代の電力コンバーターにおける過電流は、非常に急速に発生し得るので、前エッジブランキングを使用した従来の保護回路により検出されることができない。

したがって、オン切り替え後に過電流状態を急速に検出し得る保護回路が必要とされる。

カスコードスイッチの高速オン切り替え保護の装置および方法が本明細書において提示される。カスコード回路は、電気的にカスコード結合されたデプレッション型電界効果トランジスタとエンハンスメント型電界効果トランジスタとを含む。オン切り替え中、保護回路は、カスコードノード電圧のプラトーを観察することにより過電流異常を検出する。過電流異常は、閾持続期間より長くプラトーが存在することに応答して検出され得る。

図１Ａは実施形態によるカスコードスイッチ１０１と保護回路１０４とドライバ１１０とを含む回路１００を示す。保護回路１０４は比較器１０５と論理ＡＮＤゲート１０６と制御装置１０８とを含む。カスコードスイッチ１０１は、デプレッション型電界効果トランジスタ１０２とエンハンスメント型電界効果トランジスタ１０３とを含み得る。デプレッション型電界効果トランジスタ１０２は、窒化ガリウム（ＧａＮ）デプレッション型電界効果トランジスタ（ＦＥＴ）１０２または炭化ケイ素（ＳｉＣ）デプレッション型電界効果トランジスタ１０２であり得る。エンハンスメント型電界効果トランジスタ１０３は、低電圧電界効果トランジスタ（ＦＥＴ）１０３であり得る。

ＧａＮデプレッション型ＦＥＴ１０２は、ＧａＮソースＳＨとＧａＮゲートＧＨとＧａＮドレインＤＨとを含み、低電圧ＦＥＴ１０３は、ＦＥＴソースＳとＦＥＴゲートＧとＦＥＴドレインＤとＦＥＴボディＢとを含む。図示されているように、ＧａＮデプレッション型ＦＥＴ１０２は低電圧ＦＥＴ１０３と電気的にカスコード結合されており、この場合において、ＧａＮソースＳＨがＦＥＴドレインＤに電気的に結合される。更に、ＦＥＴボディＢがＦＥＴソースＳに電気的に結合され、ＧａＮゲートＧＨとＦＥＴソースＳとがグランドＧＮＤに電気的に結合される。

この構成（すなわちカスコード構成）をもつことにより、カスコードスイッチ１０１は、ＦＥＴゲートＧに印加されたゲート電圧ＶＧＳに応答してエンハンスメント型として有益に動作し得る（すなわちノーマリーオフデバイスとして動作する）。例えば、ゲート電圧ＶＧＳが低電圧ＦＥＴ１０３の閾値電圧（例えば２ボルト）未満であるとき、カスコードスイッチ１０１はカスコードスイッチ電流ＩＤを遮断し得、ゲート電圧ＶＧＳが低電圧ＦＥＴ１０３の閾値電圧より高いとき、カスコードスイッチ１０１はＧａＮドレインＤＨとＦＥＴソースＳとの間にカスコードスイッチ電流ＩＤを伝導し得る。したがって、ゲート電圧ＶＧＳがカスコードスイッチ１０１をそのオフ状態からそのオン状態に遷移させる（すなわちスイッチングする）とき、カスコードスイッチ１０１は「オンに切り替わり」得る。

図示されているように、カスコードスイッチ１０１は、ＧａＮドレインＤＨとＦＥＴソースＳとの間のドレイン電圧ＶＤＳをサポートし得る。ＦＥＴソースＳがグランドに電気的に結合されているので、ドレイン電圧ＶＤＳは、カスコードスイッチ１０１のドレイン対ソース電圧ＶＤＳとも呼ばれ得る。

上述のように、保護回路１０４は、比較器１０５と論理ＡＮＤゲート１０６と制御装置１０８とを含む。比較器１０５の非反転入力は、カスコード（例えばカスコード回路）ノード電圧ＶＤＬを、比較器１０５の反転入力における閾値電圧ＨＳ＿ＴＨ（例えば５ボルト）と比較するために、ＦＥＴドレインＤに電気的に結合され得る。カスコードノード電圧ＶＤＬが閾値電圧ＨＳ＿ＴＨより高いとき、比較器出力電圧ＶＣＭＰがハイ（すなわち論理状態ハイ）にアサートされ得る。

更に示されるように、論理ＡＮＤゲート１０６の第１の入力は、比較器出力電圧ＶＣＭＰを受信するために比較器１０５の出力に電気的に結合され得る。論理ＡＮＤゲート１０６の第２の入力は、制御装置１０８の出力に電気的に結合され得、論理ＡＮＤゲート１０６の出力は、制御装置１０８の入力に電気的に結合され得る。示されているように、論理ＡＮＤゲート１０６は、比較器出力電圧ＶＣＭＰと有効化信号ＥＮＨＳとの論理ＡＮＤ関数として信号ＨＳＯＵＴを提供する。

本明細書における教示によると、オン切り替え中（すなわちゲート電圧ＶＧＳの印加後）、カスコードノード電圧ＶＤＬはプラトーを示し得、保護回路１０４は、プラトーの持続期間を監視することにより、過電流状態が存在するか否かを判定し得る。例えば、図２の波形に関連して以下で説明されるように、制御装置１０８は、ゲート電圧ＶＧＳの印加後、校正された、および／または指定された期間（例えば３００ナノ秒）後、有効化信号ＥＮＨＳをハイにアサートし得る。

したがって、信号ＨＳＯＵＴは、比較器出力電圧ＶＣＭＰがハイに留まっている間の持続期間（すなわちカスコードノード電圧ＶＤＬにおけるプラトーの持続期間）を示し得る。続いて、制御装置１０８は、信号ＨＳＯＵＴに応答して、カスコードスイッチ電流ＩＤが過大であることを特定し得、および、修正アクションを実施し（例えばカスコードスイッチをオフに切り替え）得る。１つの実施形態において、修正アクション（例えばカスコードスイッチ１０１をオフに切り替えること）は、スイッチングサイクル中における各オン切り替えイベント後に実施され得る。代替的に、および追加的に、修正アクションは、制御装置１０８がリサイクル（ｒｅｃｙｃｌｅ）されるまでカスコードスイッチ１０１をオフに留まらせ得る。

更に、ドライバ１１０は、ゲートドライバとして機能するように制御装置１０８とカスコードスイッチ１０１との間に電気的に結合され得る。図示されているように、制御装置１０８がドライバ１１０の入力（Ｉ）にドライバ入力電圧ＶＤＲを提供し、続いて、ドライバ１１０が出力（Ｏ）にゲート電圧ＶＧＳを提供する。例えば、ゲート電圧ＶＧＳがＦＥＴゲートＧを駆動するために高められた十分な電力をもって送達されるように、ドライバ１１０は制御装置１０８からのドライバ入力電圧ＶＤＲをバッファし（例えば増幅し）得る。

ドライバ１１０は制御装置１０８の外部にあるものとして示されるが、他の実施形態では、ドライバ１１０は制御装置１０８の内部にあってもよい。例えば、制御装置１０８は、ゲート電圧ＶＧＳを使用してＦＥＴゲートＧを直接駆動するための低インピーダンスドライバ出力ポートを実現し得る。

同様に、当業者が理解し得るように、保護回路１０４は、より多くの、またはより少ない回路要素を使用して実現されてもよい。代替的に、比較器１０５および／または論理ＡＮＤゲート１０６を使用する代わりに、カスコードノード電圧ＶＤＬが制御装置１０８に直接提供されてもよい。制御装置１０８は続いて、プラトーの持続期間を特定するためにアナログおよび／またはデジタル処理を使用し得る。

制御装置１０８は保護回路１０４に関する文脈において上記のように説明されているが、制御装置１０８は、更なるシステム変数に基づいてドライバ入力電圧ＶＤＲを更に提供し得る。例えば、図１Ｂに示されているように、制御装置１０８は、出力電圧ＶＯＵＴを更に受信し、および、出力電圧ＶＯＵＴを調節するためにドライバ入力電圧ＶＤＲを提供し得る。

図１Ｂは、実施形態によるカスコードスイッチ１０１と保護回路１０４とドライバ１１０とを含む電力コンバーター１５０を示す。電力コンバーター１５０は、図１Ａの回路１００、ブリッジ整流器９５、インダクタＬ１、ダイオードＤＢ、出力コンデンサＣＢ、および、負荷ＲＬを含む。ＡＣ電圧ＶＡＣを伴う交流電流（ＡＣ）入力電力が、入力端子９１と９３との間においてブリッジ整流器９５に伝送され得る。ブリッジ整流器９５は続いて、グランドＧＮＤに対する整流された入力電力（すなわち、インダクタ電流ＩＬと入力電圧ＶＩＮとを含む入力電源信号）を提供するために、ＡＣ入力電力を整流し得る。

図示されているように、ゲート電圧ＶＧＳがスイッチングサイクルに従ってカスコードスイッチ１０１をオンおよびオフにスイッチングするように、制御装置１０８がドライバ入力電圧ＶＤＲを提供し得る。スイッチング電源の理論によると、制御装置１０８は、出力電圧ＶＯＵＴをサンプリングするように、および調節するように構成された制御ループの一部であり得る。制御装置１０８が定常状態スイッチング周波数に従ってカスコードスイッチ１０１をオンおよびオフにスイッチングさせるとき、出力電圧ＶＯＵＴが調節され得る。例えば、電力コンバーター１５０は、ブースト型コンバーターとして、および／または、力率補正（ＰＦＣ）付きブースト型コンバーターとして構成され得る。

本明細書における教示によると、保護回路１０４は、カスコードスイッチ１０１がオンにスイッチングされる（すなわちゲート電圧ＶＧＳによりオンに切り替えられる）度にカスコードスイッチ１０１を保護し得る。例えば、インダクタＬ１が短絡した場合、これは、カスコードスイッチ１０１における過剰な過電流状態を生み出し得る。本明細書において説明されているように、保護回路１０４は、カスコードノード電圧ＶＤＬにおけるプラトーの持続期間を観察することにより迅速に（すなわち約１００ナノ秒以下で）過電流を検出し得る。

代替的に、および追加的に、保護回路１０４は、スイッチングサイクル（例えば１０マイクロ秒）より長い期間（例えば１ミリ秒）にわたってカスコードスイッチ１０１をオフに切り替えることによりカスコードスイッチ１０１を保護し得る。例えば、過電流状態（例えば短絡）の存在を特定したことに応答して、保護回路１０４は、カスコードスイッチ１０１をオフに切り替え、制御装置１０８がリフレッシュされるまでそれをオフに維持し得る。更に、保護回路１０４は、幾つかの連続したサイクル（例えば５つの連続したスイッチングサイクル）にわたって異常を測定した後、異常（例えば短絡）を特定し得る。

本明細書における教示によると、閾値電圧ＨＳ＿ＴＨおよび閾持続期間ＴＨＳは、保護回路が異常モード（すなわち、過電流および／または短絡状態）に対して通常動作モードを区別することを確実なものとするために、経験的に決定され、および／または校正され得る。

カスコードスイッチのオン切り替え過渡挙動

例えば、図２は、本明細書における教示による異なる動作モードに対するオン切り替え波形２０１、２０２ａ～ｃ、２０３ａ～ｃ、２０４ａ～ｃ、２０５ａ～ｃ、２０６ａ～ｃ、２０７、２０８ｃを比較する。異なる動作モードは、不連続状態モード（ＤＣＭ：ｄｉｓｃｏｎｔｉｎｕｏｕｓ ｃｏｎｄｉｔｉｏｎ ｍｏｄｅ）、連続伝導モード（ＣＣＭ：ｃｏｎｔｉｎｕｏｕｓ ｃｏｎｄｕｃｔｉｏｎ ｍｏｄｅ）、および異常モード（例えば短絡または過電流状態）を含む。図示されているように、波形２０１、２０２ａ～ｃ、２０３ａ～ｃ、２０４ａ～ｃ、２０５ａ～ｃ、２０６ａ～ｃ、２０７、２０８ｃは、時点ｔ０において発生するオン切り替えイベントに対する時間の関数としてプロットされる。したがって、時点ｔ１～ｔ７は、カスコードスイッチ１０１のオン切り替え過渡中における時間的イベントを表し得る。

図２に示されているように、波形２０１はドライバ入力電圧ＶＤＲを示す。波形２０２ａ～ｃはそれぞれ、ＤＣＭ、ＣＣＭ、および異常モード中における低電圧ＦＥＴ１０３のゲート電圧ＶＧＳ（すなわちゲート対ソース電圧）を示す。波形２０３ａ～ｃはそれぞれ、ＤＣＭ、ＣＣＭ、および異常モード中におけるカスコードノード電圧ＶＤＬを示す。波形２０４ａ～ｃはそれぞれ、ＤＣＭ、ＣＣＭ、および異常モード中におけるカスコードスイッチ電流ＩＤを示す。波形２０５ａ～ｃはそれぞれ、ＤＣＭ、ＣＣＭ、および異常モード中におけるドレイン対ソース電圧ＶＤＳを示す。波形２０６ａ～ｃはそれぞれ、ＤＣＭ、ＣＣＭ、および異常モード中における比較器出力電圧ＶＣＭＰを示す。波形２０７は、制御装置１０８からの有効化信号ＥＮＨＳを示し、波形２０８ａ～ｃは、異常モード中における信号ＨＳＯＵＴを示す。

時点ｔ０におけるオン切り替え前の挙動

波形２０１により示されるように、時点ｔ０より前に、ドライバ入力電圧ＶＤＲはローに振られ（例えば０ボルトまで振られ）得る。同時に、カスコードスイッチ１０１がそのオフ状態において電流を遮断するように、ドライバ１１０はＦＥＴゲートＧをローにさせる。したがって、波形２０２ａ～ｃにより示されるように、時点ｔ０より前の期間にわたって、ドライバ１１０は、ゲート電圧ＶＧＳを実質的にゼロに等しくなるように保持し得る。

更に、カスコードノード電圧ＶＤＬは、ＧａＮデプレッション型ＦＥＴ１０２の閾値電圧の大きさＧａＮ＿ＶＴＨ（例えば１０ボルト）に少なくとも部分的に依存した定常値をもち得る。したがって、時点ｔ０より前の期間にわたって、カスコードノード電圧ＶＤＬは、波形２０３ａ～ｃにより示されるように最大ノード電圧ＶＤＬ＿ＭＸ（例えば１５ボルト）を維持し得る。更に、本明細書における教示によると、閾値電圧ＨＳ＿ＴＨは、過電流状態を示すように選択され（例えば校正され）得、したがって、閾値電圧ＨＳ＿ＴＨは、閾値電圧の大きさＧａＮ＿ＶＴＨ未満の値（例えば５ボルト）をもち得る。

時点ｔ０より前においてカスコードスイッチ１０１がオフ状態において動作している間、カスコードスイッチ電流ＩＤは、その遮断状態（例えば漏れ）電流と実質的に等しい値であり得る。したがって、ｔ０より前の期間にわたって、カスコードスイッチ電流ＩＤは、波形２０４ａ～ｃに示されるように、ゼロと実質的に等しい値（例えば１００マイクロアンペア未満）であり得る。

同時に、時点ｔ０より前に、カスコードスイッチ１０１は、ＧａＮデプレッション型ＦＥＴ１０２の絶縁破壊電圧（例えば８００ボルト）に基づいて少なくとも部分的に特定されたドレイン電圧ＶＤＳに耐え得る。したがって、時点ｔ０より前に、ドレイン電圧ＶＤＳは、波形２０５ａ～ｃに示されるようにその最大ドレイン電圧ＶＤＳ＿ＭＸ（例えば６００ボルト）であり得る。

更に、時点ｔ０より前に、カスコードスイッチ１０１がオフである間、保護回路１０４は、有効化信号ＥＮＨＳのおかげでスタンバイ状態であり、および／または無効化され得る。例えば、波形２０３ａ～ｃを参照すると、カスコードノード電圧ＶＤＬは、閾値電圧ＨＳ＿ＴＨより高いものであり得る。したがって、比較器出力電圧ＶＣＭＰは、カスコードノード電圧ＶＤＬが閾値電圧ＨＳ＿ＴＨより高いことを示し得る。したがって、波形２０６ａ～ｃに示されるように、時点ｔ０より前に、比較器出力電圧ＶＣＭＰは論理ハイ（例えば５ボルト）である。

しかし、時点ｔ０より前に、論理ＡＮＤゲート１０６の出力がローに留まるように、制御装置１０８は有効化信号ＥＮＨＳをローに振り得る。したがって、波形２０７および波形２０８ｃに示されるように、有効化信号ＥＮＨＳはロー（例えば０ボルト）に振られ得、したがって、信号ＨＳＯＵＴがロー（例えば０ボルト）に留まる。

時点ｔ０における挙動

時点ｔ０（例えばゼロナノ秒）において、制御装置１０８は、オン切り替えを開始するために（例えばカスコードスイッチ１０１をオンに切り替える工程を始めるために）ドライバ入力電圧ＶＤＲを振り得る。例えば、波形２０１に示されるように、ドライバ入力電圧ＶＤＲは、時点ｔ０においてハイ（例えば５ボルト）に振られ得る。

本明細書における教示によると、閾持続期間ＴＨＳは、時点ｔ０における開始オン切り替えイベントと同時に、および／または実質的に同時に始まる持続期間であり得る。例えば、アナログおよび／またはデジタルタイマーは、時点ｔ０において始まる閾持続期間ＴＨＳを計時し始め得、閾持続期間ＴＨＳは、経験的データおよび／または校正に基づいて事前に選択された値（例えば２５０ナノ秒）をとり得る。

時点ｔ０におけるドライバ入力電圧ＶＤＲの遷移に応答して、ドライバ１１０はＦＥＴゲートＧを駆動し始め得る。例えば、波形２０２ａ～ｃに示されるように、ゲート電圧ＶＧＳは傾斜し（すなわち電圧を上昇させ）始め得る。

更に、時点ｔ０において、低電圧ＦＥＴ１０３は、瞬間的にそのオフ状態に留まり得る。したがって、時点ｔ０において、カスコードスイッチ１０１はオフであり得る。例えば、波形２０３ａ～ｃに示されるように、カスコードノード電圧ＶＤＬは、その最大ノード電圧ＶＤＬ＿ＭＸに留まる。波形２０４ａ～ｃに示されるように、ドレイン電流ＩＤは、その遮断状態（例えば漏れ）電流と実質的に等しい値であり得、波形２０５ａ～ｃによると、ドレイン電圧ＶＤＳは最大ドレイン電圧ＶＤＳ＿ＭＸに留まる。

更に、波形２０３ａ～ｃに示されるように時点ｔ０において、カスコードノード電圧ＶＤＬは、閾値電圧ＨＳ＿ＴＨより高く留まり得る。したがって、波形２０６ａ～ｃに示されるように時点ｔ０において、比較器出力電圧ＶＣＭＰは論理ハイ（例えば５ボルト）に留まる。

本明細書における教示によると、持続期間閾値は時点ｔ０から始まり得る。したがって、波形２０７および波形２０８ｃに示されるように、時点ｔ０において信号ＨＳＯＵＴがロー（例えば０ボルト）に留まるように、有効化信号ＥＮＨＳはロー（例えば０ボルト）に振られ続け得る。

時点ｔ０から時点ｔ１までの挙動

波形２０１により示されるように、時点ｔ０から時点ｔ１まで、制御装置１０８は、ドライバ入力電圧ＶＤＲをハイに振り続け得る。続いて、ドライバ１１０はＦＥＴゲートＧを駆動し続ける。したがって、ゲート電圧ＶＧＳは上昇し（すなわち傾斜し）続け得、増加率（すなわちゲート電圧ＶＧＳの時間微分）は、低電圧ＦＥＴ１０３の静電容量（例えばゲート静電容量）に少なくとも部分的に依存し得る。したがって、波形２０２ａ～ｃに示されるように、ゲート電圧ＶＧＳは、時点ｔ０（例えばゼロナノ秒）におけるそのロー値（例えば０ボルト）から時点ｔ１（例えば１０ナノ秒）における値ＶＧ１（例えば２ボルト）に向かって上昇する。

時点ｔ０から時点ｔ１までの期間中、ＧａＮデプレッション型ＦＥＴ１０２はまだオンに切り替えられておらず、低電圧ＦＥＴ１０３は、ＧａＮソースＳＨをプルダウンするような十分な強さを伴ってオンに切り替えられてはいない。したがって、時点ｔ０から時点ｔ１まで、カスコードスイッチ１０１はオフに留まり得る。例えば、波形２０３ａ～ｃに示されるように、カスコードノード電圧ＶＤＬはその最大ノード電圧ＶＤＬ＿ＭＸに留まる。波形２０４ａ～ｃに示されるように、ドレイン電流ＩＤは、その遮断状態（例えば漏れ）電流に実質的に等しいまま続き得、波形２０５ａ～ｃによると、ドレイン電圧ＶＤＳは最大ドレイン電圧ＶＤＳ＿ＭＸに留まる。

更に、波形２０３ａ～ｃに示されるように時点ｔ０から時点ｔ１まで、カスコードノード電圧ＶＤＬは閾値電圧ＨＳ＿ＴＨより高く留まり得る。したがって、波形２０６ａ～ｃに示されるように時点ｔ０から時点ｔ１まで、比較器出力電圧ＶＣＭＰは論理ハイ（例えば５ボルト）に留まる。更に、波形２０７および波形２０８ｃに示されるように時点ｔ０から時点ｔ１まで、有効化信号ＥＮＨＳはロー（例えば０ボルト）に振られ続け得、したがって、信号ＨＳＯＵＴがロー（例えば０ボルト）に留まる。

時点ｔ１における挙動

時点ｔ１（例えば１０ナノ秒）において、制御装置１０８は波形２０１により示されるようにドライバ入力電圧ＶＤＲをハイに振り続け得、ひいてはドライバ１１０はＦＥＴゲートＧを駆動し続ける。ゲート電圧ＶＧＳは値ＶＧ１（例えば２ボルト）に達し得、これにより、低電圧ＦＥＴ１０３は、ＧａＮソースＳＨをプルダウンし始めるために十分な駆動をする。例えば、値ＶＧ１は、低電圧ＦＥＴ１０３の閾値電圧と実質的に等しい値であり得る。更に、低電圧ＦＥＴ１０３は、有効ゲート静電容量（例えばミラー静電容量）の増加をもたらす、より高利得をもち始め得る。

したがって、時点ｔ１において、ゲート電圧ＶＧＳの変化レートは、ＦＥＴゲートＧにおける有効ゲート静電容量の増加に部分的に起因して低下し得る。したがって、波形２０２ａ～ｃに示されるように、ゲート電圧ＶＧＳの変化レート（すなわち時間微分）は低下する。

更に、時点ｔ１において、ＧａＮデプレッション型ＦＥＴ１０２はまだオンに切り替えられていないが、低電圧ＦＥＴ１０３はＧａＮソースＳＨをプルダウンするための十分な強さをもち得る。したがって、波形２０３ａ～ｃに示されるように、カスコードノード電圧ＶＤＬは、その最大ノード電圧ＶＤＬ＿ＭＸから低下し始め得る。波形２０４ａ～ｃに示されるように、ドレイン電流ＩＤは、その遮断状態（例えば漏れ）電流に実質的に等しいまま続き得、波形２０５ａ～ｃによると、ドレイン電圧ＶＤＳは最大ドレイン電圧ＶＤＳ＿ＭＸに留まる。

更に、波形２０３ａ～ｃに示されるように、カスコードノード電圧ＶＤＬは閾値電圧ＨＳ＿ＴＨより高いまま留まる。したがって、波形２０６ａ～ｃに示されるように時点ｔ１において、比較器出力電圧ＶＣＭＰは論理ハイ（例えば５ボルト）に留まる。更に、波形２０７および波形２０８ｃに示されるように、信号ＨＳＯＵＴがロー（例えば０ボルト）に留まるように、有効化信号ＥＮＨＳはロー（例えば０ボルト）に振られ続け得る。

時点ｔ１から時点ｔ２までの挙動

波形２０１により示されるように時点ｔ１から時点ｔ２まで、制御装置１０８はドライバ入力電圧ＶＤＲをハイに振り続け得、ひいてはドライバ１１０はＦＥＴゲートＧを駆動し続ける。時点ｔ１から時点ｔ２までの期間中、ＧａＮデプレッション型ＦＥＴ１０２はオフであり続け得、低電圧ＦＥＴ１０３は、ＧａＮソースＳＨをプルダウンし始めるために十分な駆動をし続け得る。したがって、ゲート電圧ＶＧＳの変化レート（すなわち時間微分）は続けて、より高利得に起因して下げられ得る。

したがって、波形２０２ａ～ｃに示されるように、時点ｔ２におけるゲート電圧ＶＧＳが、時点ｔ１におけるゲート電圧ＶＧＳ（すなわち時点ｔ１における値ＶＧ１）と実質的に等しい値であり得るように、ゲート電圧ＶＧＳの変化レート（すなわち時間微分）は下げられている。

更に、時点ｔ１から時点ｔ２まで、ＧａＮデプレッション型ＦＥＴ１０２がオフであり得るとともに、低電圧ＦＥＴ１０３はＧａＮソースＳＨをプルダウンし続け得る。したがって、波形２０３ａ～ｃに示されるように、カスコードノード電圧ＶＤＬは、閾値電圧の大きさＧａＮ＿ＶＴＨに向かって時点ｔ１におけるその最大ノード電圧ＶＤＬ＿ＭＸから単調減少し得る。波形２０４ａ～ｃに示されるように、ドレイン電流ＩＤは、その遮断状態（例えば漏れ）電流に実質的に等しいまま続き得、波形２０５ａ～ｃによると、ドレイン電圧ＶＤＳは最大ドレイン電圧ＶＤＳ＿ＭＸに留まり得る。

波形２０３ａ～ｃに示されるように、カスコードノード電圧ＶＤＬは閾値電圧ＨＳ＿ＴＨより高いまま留まる。したがって、波形２０６ａ～ｃに示されるように時点ｔ１から時点ｔ２まで、比較器出力電圧ＶＣＭＰは論理ハイ（例えば５ボルト）に留まる。更に、波形２０７および波形２０８ｃに示されるように、信号ＨＳＯＵＴがロー（例えば０ボルト）に留まるように、有効化信号ＥＮＨＳはロー（例えば０ボルト）に振られ続け得る。

時点ｔ２における挙動

波形２０１により示されるように時点ｔ２（例えば２０ナノ秒）において、制御装置１０８はドライバ入力電圧ＶＤＲをハイに振り続け得る。続いて、ＧａＮデプレッション型ＦＥＴ１０２がオンに切り替わり始めるように、ドライバ１１０がＦＥＴゲートＧを駆動し続ける。波形２０２ａ～ｃに示されるように、ゲート電圧ＶＧＳの変化レートは低く留まる。

ＧａＮデプレッション型ＦＥＴ１０２がオンに切り替わるとき、カスコードスイッチ１０１がオンに切り替わる。したがって、波形２０３ａ～ｃにより示されるように、カスコードノード電圧ＶＤＬの変化レートは変化し得る。

波形２０３ａ～ｃに示されるように、カスコードノード電圧ＶＤＬは、依然として閾値電圧ＨＳ＿ＴＨより高いものであり得る。したがって、波形２０６ａ～ｃに示されるように、比較器出力電圧ＶＣＭＰは論理ハイ（例えば５ボルト）に留まる。更に、波形２０７および波形２０８ｃに示されるように、信号ＨＳＯＵＴがロー（例えば０ボルト）に留まるように、有効化信号ＥＮＨＳはロー（例えば０ボルト）に振られ続け得る。

本明細書における教示によると、カスコードスイッチ１０１がオンに切り替わったとき、カスコードスイッチ１０１の過渡挙動は時点ｔ２において更にモード依存になり得る。

時点ｔ２後のＤＣＭ挙動

時点ｔ２後のＤＣＭ中、カスコードノード電圧ＶＤＬは、閾持続期間ＴＨＳ（例えば２５０ナノ秒）内に時点ｔ３（例えば１００ナノ秒）において閾値電圧ＨＳ＿ＴＨ未満に低下する。

ＤＣＭではカスコードスイッチ１０１は迅速にオンに切り替わり得、および、ゼロ電流スイッチング（ＺＣＳ：ｚｅｒｏ ｃｕｒｒｅｎｔ ｓｗｉｔｃｈｉｎｇ）で動作するように構成される。

波形２０１により示されるように時点ｔ２後、制御装置１０８はドライバ入力電圧ＶＤＲをハイに振り続ける。

波形２０２ａに示されるように、ゲート電圧ＶＧＳの変化レートは低く留まり、ゲート電圧ＶＧＳは時点ｔ４（例えば１５０ナノ秒）まで値ＶＧ１よりわずかに高い。時点ｔ４においてゲート電圧ＶＧＳは、カスコードスイッチの利得の低下に少なくとも部分的に起因して上昇し得る。利得の低下には、ＦＥＴゲートＧにおける静電容量（例えばミラー静電容量）の減少が付随し得る。したがって、ゲート電圧ＶＧＳが最大限界値ＶＧ２（例えば２０ボルト）に到達するまで、ゲート電圧ＶＧＳが上昇する。

波形２０３ａに示されるように、カスコードノード電圧ＶＤＬは、時点ｔ３（例えば１００ナノ秒）までに閾値電圧ＨＳ＿ＴＨまで低下する。後述のように、および半導体デバイス物理学によると、カスコードノード電圧ＶＤＬは、低電圧ＦＥＴ１０３が飽和状態を抜けたことに少なくとも部分的に起因して、時点ｔ３までに閾値電圧ＨＳ＿ＴＨに達し得る。

波形２０４ａに示されるように、カスコードスイッチ電流ＩＤは、ＤＣＭ構成およびＤＣＭ動作状態に従って増加し、および減少する。波形２０４ｂ（ＣＣＭ）および波形２０４ｃ（異常モード）に比べて、波形２０４ａは時間の関数として最小カスコードスイッチ電流ＩＤを示す。

例えば、ＤＣＭ動作状態のもとで、カスコードスイッチ電流ＩＤは時点ｔ３より前に限界値に到達し、時点ｔ４における最小値（例えば約ゼロアンペア）に向かって減少する。同時に、低電圧ＦＥＴ１０３は、低電圧ＦＥＴ１０３の相互コンダクタンスＧＭ＿ＬＶＦＥＴおよび閾値電圧ＶＴＨの関数としてのカスコードスイッチ電流ＩＤに対する下記の関連性（式１）に従って、飽和状態の外部で動作し始め得る。
ＩＤ＜（ＶＧＳ－ＶＴＨ）×ＧＭ＿ＬＶＦＥＴ 式１
続いて、低電圧ＦＥＴ１０３は、相互コンダクタンスＧＭ＿ＬＶＦＥＴに対するカスコードスイッチ電流ＩＤの比（すなわち比、ＩＤ／ＧＭ＿ＬＶＦＥＴ）により少なくとも部分的に決定された、より高いレートでカスコードノード電圧ＶＤＬをプルし得る。例えば、波形２０３ａにより示されるように、カスコードノード電圧ＶＤＬは時点ｔ２後により速いレートで低下する。

波形２０５ａに示されるように時点ｔ３から時点ｔ４の間に、ドレイン電圧ＶＤＳは、そのロー値（例えば１ボルト未満の電圧）まで低下し、および到達する。

波形２０６ａに示されるように比較器出力電圧ＶＣＭＰは、カスコードノード電圧ＶＤＬが閾値電圧ＨＳ＿ＴＨ未満に到達し、および／または低下したことに応答して、時点ｔ３においてハイ（例えば５ボルト）からロー（例えば０ボルト）に遷移する。

波形２０７に示されるように、閾持続期間ＴＨＳは時点ｔ０から時点ｔ６（例えば２５０ナノ秒）まで続き、時点ｔ６において、制御装置１０８は、有効化信号ＥＮＨＳをハイ（例えば５ボルト）に遷移させ（すなわち振り）得る。

比較器出力電圧ＶＣＭＰは、時点ｔ６より前であって閾持続期間ＴＨＳ内の時点ｔ３においてローに振られるので、論理ＡＮＤゲート１０６は、全ての期間（例えば時点ｔ０～ｔ７を含む全ての期間）にわたって信号ＨＳＯＵＴをロー（例えば０ボルト）に維持する。この手法により、保護回路１０４は異常の存在しない（例えば短絡回路および／または過電流状態の存在しない）通常モードとしてＤＣＭを認識する。

時点ｔ２後のＣＣＭ挙動

時点ｔ２後のＣＣＭ中に、カスコードノード電圧ＶＤＬは閾持続期間ＴＨＳ（例えば２５０ナノ秒）内の時点ｔ５（例えば２００ナノ秒）において閾値電圧ＨＳ＿ＴＨ未満に低下する。

波形２０１により示されるように時点ｔ２後、制御装置１０８はドライバ入力電圧ＶＤＲをハイに振り続ける。

波形２０２ｂに示されるように、ゲート電圧ＶＧＳの変化レートは低く留まり、ゲート電圧ＶＧＳは時点ｔ６（例えば２５０ナノ秒）まで値ＶＧ１よりわずかに高い。時点ｔ６において、ゲート電圧ＶＧＳがカスコードスイッチの利得の低下に少なくとも部分的に起因して上昇し得る。利得の低下には、ＦＥＴゲートＧにおける静電容量（例えばミラー静電容量）の減少が付随し得る。したがって、ゲート電圧ＶＧＳが最大限界値ＶＧ２（例えば２０ボルト）に到達するまで、ゲート電圧ＶＧＳが上昇する。

波形２０３ｂに示されるように、カスコードノード電圧ＶＤＬは時点ｔ５（例えば２００ナノ秒）までに閾値電圧ＨＳ＿ＴＨに低下する。本明細書において説明されているように、および半導体デバイス物理学によると、カスコードノード電圧ＶＤＬは、低電圧ＦＥＴ１０３が飽和状態を抜けたことに少なくとも部分的に起因して時点ｔ５までに閾値電圧ＨＳ＿ＴＨに達し得る。

波形２０４ｂに示されるように、ＣＣＭ構成に従ってカスコードスイッチ電流ＩＤは増加する、および減少する。カスコードスイッチ電流ＩＤは、時点ｔ４まで上昇し（すなわち増加し）得る。１つの実施形態において、時点ｔ４において、カスコードスイッチ電流ＩＤが減少するように、例えばブーストダイオード（例えばダイオードＤＢ）といった外部コンポーネントが、リカバーし初め得る。波形２０４ａ（ＤＣＭ）および波形２０４ｃ（異常モード）に比べて、波形２０４ｂは波形２０４ａより大きいスイッチ電流ＩＤを示すが、波形２０４ｂは、時点ｔ４より後の期間にわたって波形２０４ｃ（異常モード）より小さいスイッチ電流ＩＤを示す。

例えば、ＣＣＭ動作状態のもとで、カスコードスイッチ電流ＩＤは時点ｔ４において制限値に到達し、負荷状態に応じて変わり得る。同時に、低電圧ＦＥＴ１０３は、カスコードスイッチ電流ＩＤに対する上記の関連性（式１）に従って飽和状態の外部で動作し始め得る。続いて、低電圧ＦＥＴ１０３は、相互コンダクタンスＧＭ＿ＬＶＦＥＴに対するカスコードスイッチ電流ＩＤの比（すなわち比、ＩＤ／ＧＭ＿ＬＶＦＥＴ）により少なくとも部分的に決定された、より高いレートでカスコードノード電圧ＶＤＬをプルし得る。例えば、波形２０３ｂにより示されるように時点ｔ４後に、カスコードノード電圧ＶＤＬは、より速いレートで低下する。

波形２０５ｂに示されるように時点ｔ５から時点ｔ６の間に、ドレイン電圧ＶＤＳがそのロー値（例えば１ボルト未満の電圧）まで低下し、および到達する。

波形２０６ｂに示されるように、カスコードノード電圧ＶＤＬが閾値電圧ＨＳ＿ＴＨ未満に到達し、および／または低下したことに応答して、時点ｔ５において比較器出力電圧ＶＣＭＰがハイ（例えば５ボルト）からロー（例えば０ボルト）に遷移する。

波形２０７に示されるように、閾持続期間ＴＨＳは時点ｔ０から時点ｔ６（例えば２５０ナノ秒）まで続き、時点ｔ６において、制御装置１０８は、有効化信号ＥＮＨＳをハイ（例えば５ボルト）に遷移させ（すなわち振り）得る。

比較器出力電圧ＶＣＭＰが時点ｔ６より前であって閾持続期間ＴＨＳ内の時点ｔ５においてローに振られるので、論理ＡＮＤゲート１０６は、全ての期間（例えば時点ｔ０～ｔ７を含む全ての期間）にわたって信号ＨＳＯＵＴをロー（例えば０ボルト）に維持する。この手法により、保護回路１０４は、異常の存在しない（例えば短絡回路および／または過電流状態の存在しない）通常モードとしてＣＣＭを認識する。

時点ｔ２後の異常モード挙動

時点ｔ２後の異常モード（例えば短絡回路および／または過電流状態）中、カスコードノード電圧ＶＤＬは時点ｔ７（例えば３００ナノ秒）において閾値電圧ＨＳ＿ＴＨ未満に低下する。図示されているように、時点ｔ７は閾持続期間ＴＨＳ（例えば２５０ナノ秒）後に発生する。

波形２０１により示されるように時点ｔ２後、制御装置１０８はドライバ入力電圧ＶＤＲをハイに振り続ける。

波形２０２ｃに示されるように、ゲート電圧ＶＧＳの変化レートは低く留まり、ゲート電圧ＶＧＳは値ＶＧ１よりわずかに高い。例えば、低電圧ＦＥＴ１０３は飽和状態において動作し続け得る。したがって、時点ｔ２より後の全ての示される期間にわたって、ゲート電圧ＶＧＳは最大限界値ＶＧ２（例えば２０ボルト）に到達しない。

波形２０３ｃに示されるように、カスコードノード電圧ＶＤＬは徐々に低下し（すなわちプラトーを示し）、時点ｔ７（例えば３００ナノ秒）までに閾値電圧ＨＳ＿ＴＨに達する。ＤＣＭおよびＣＣＭ中の動作とは対照的に、異常中の動作は、低電圧ＦＥＴ１０３が飽和状態に留まることに少なくとも部分的に起因して徐々に低下し得る。カスコードノード電圧ＶＤＬの漸進的な低下（すなわちプラトー）は、更に利得に少なくとも部分的に起因し得る。波形２０２ｃに関連してここまでに説明されているように、低電圧ＦＥＴ１０３は、高利得を伴ってその飽和領域において動作中であり得る。したがって、プラトーは利得および／または高利得を示し得、利得はカスコード回路利得と呼ばれ得る。

波形２０４ｃに示されるように、カスコードスイッチ電流ＩＤは異常状態（例えば短絡回路）に従って傾斜する（すなわち増加する）。波形２０４ａ（ＤＣＭ）および波形２０４ｂ（ＣＣＭ）と比べると、波形２０４ｃはより大きいスイッチ電流ＩＤを示す。例えば、波形２０４ｃに示されるように時点ｔ７において、カスコードスイッチ電流ＩＤは、異常状態に少なくとも部分的に起因して、２０アンペアまで傾斜し、および／または２０アンペアより大きくなり得る。

ＣＣＭおよびＤＣＭとは対照的に、異常状態中、低電圧ＦＥＴ１０３が飽和状態において動作し続けるようにカスコードスイッチ電流ＩＤが増加する。したがって、カスコードスイッチ電流ＩＤは、下記の関連性（式２）に従って変化し続け得る。
ＩＤ＝（ＶＧＳ－ＶＴＨ）×ＧＭ＿ＬＶＦＥＴ 式２
続いて、カスコードノード電圧ＶＤＬは、デプレッション型ＦＥＴ１０２の相互コンダクタンスＧＭ＿ＧａＮの関数としてのカスコードスイッチ電流ＩＤに対する下記の関連性（式３）に従って徐々に低下し得る。
ＶＤＬ＝ＧａＮ＿ＶＴＨ－ＩＤ／ＧＭ＿ＧａＮ 式３

したがって、相互コンダクタンスＧＭ＿ＧａＮが大きいとき、カスコードノード電圧ＶＤＬは徐々に低下し得る（すなわち小さい傾きをもつ）。更に、異常状態中、ＧａＮデプレッション型ＦＥＴ１０２は高電圧にさらされ得る。

例えば、波形２０５ｃに示されるように、ドレイン電圧ＶＤＳは時点ｔ２より後の示される期間にわたってその最大ドレイン電圧ＶＤＳ＿ＭＸに実質的に等しいまま留まる。

波形２０６ｃに示されるように、カスコードノード電圧ＶＤＬが閾値電圧ＨＳ＿ＴＨ未満に到達し、および／または低下したことに応答して、比較器出力電圧ＶＣＭＰは、時点ｔ７においてハイ（例えば５ボルト）からロー（例えば０ボルト）に遷移する。

波形２０７に示されるように、閾持続期間ＴＨＳは時点ｔ０から時点ｔ６（例えば２５０ナノ秒）まで続き、時点ｔ６において、制御装置１０８は、有効化信号ＥＮＨＳをハイ（例えば５ボルト）に遷移させ（すなわち振り）得る。

比較器出力電圧ＶＣＭＰは時点ｔ６後、および閾持続期間ＴＨＳ後にハイに留まるので、論理ＡＮＤゲート１０６は時点ｔ６において信号ＨＳＯＵＴをハイ（例えば５ボルト）に遷移させる（すなわち振る）。信号ＨＳＯＵＴは時点ｔ７までハイに留まり、時点ｔ７において比較器出力電圧ＶＣＭＰがローに振られる。

この手法により、保護回路１０４は異常（例えば過電流および／または短絡状態）の存在を認識する。信号ＨＳＯＵＴがハイに振られている間の時点ｔ６から時点ｔ７までの期間中、制御装置１０８は、修正アクションを実施するためにその情報を使用し得る。例えば、以下で図３に示されているように、制御装置１０８は、信号ＨＳＯＵＴがローからハイに遷移したことに応答して、カスコードスイッチ１０１をすぐにオフに切り替え得る。

図３は、実施形態による経験的な波形３０１～３０２を示す。波形３０１が時点ＴＡから時点ＴＣまでのカスコードノード電圧ＶＤＬを示すのに対し、波形３０２は時点ＴＡから時点ＴＣまでのカスコードスイッチ電流ＩＤを示す。図２を参照すると、時点ＴＡは時点ｔ０における波形２０１の遷移に対応し得、時点ＴＢは時点ｔ６に対応し得、時点ＴＣは時点ｔ６後の時点に対応し得る。更に、閾持続期間は時点ＴＡにおいて始まり得、時点ＴＢにおいて終了し得、図２を参照すると、時点ＴＣは時点ｔ６から時点ｔ７までのインターバルにおける任意の時点に対応し得るのに対し、信号ＨＳＯＵＴはハイに振られる。例えば、時点ＴＡはゼロナノ秒（０ｎｓ）であり得る。時点ＴＢは２５０ナノ秒（２５０ｎｓ）であり得、時点ＴＣは２５５ナノ秒（２５５ｎｓ）であり得る。

図１Ｂを参照すると、過電流状態は少なくとも部分的に短絡回路に起因し得る。例えば、インダクタＬ１は、実質的にゼロオーム（例えば１ミリオームの短絡）に等しい低インピーダンスにより短絡され得る。閾値電圧ＨＳ＿ＴＨの校正された値は約４ボルト（例えば４．１５ボルト）であり得、閾持続期間ＴＨＳの校正された値は３００ナノ秒未満（例えば２５０ナノ秒）であり得る。

更に、波形３０１～３０２に示されるように、カスコードノード電圧ＶＤＬは、過電流状態（例えばインダクタＬ１の短絡）中に徐々に低下し（すなわちプラトーを示し）得る。例えば、時点ＴＡにおけるカスコードノード電圧ＶＤＬは１０ボルトであり得、時点ＴＣにおけるカスコードノード電圧ＶＤＬは７ボルトであり得る。したがって、閾持続期間ＴＨＳの終了後の時点ＴＢにおいて、保護回路１０４は、カスコードノード電圧ＶＤＬが閾値電圧ＨＳ＿ＴＨより高いと判定し得る。

続いて、保護回路１０４は、カスコードスイッチ１０１を保護するために修正アクションを実施し得る。例えば、駆動信号ＶＤＲは、時点ＴＢにおいて制御装置１０８によりすぐに（例えば１ナノ秒以内に）ローに振られ得る。続いて、カスケードスイッチ電流ＩＤが時点ＴＣにおいて４０アンペアに達したとき、ドライバ１１０はゲート電圧ＶＧＳをローに駆動し得る。

したがって、本明細書の教示によると、カスコードスイッチ電流ＩＤがその最大定格電流（例えば５０アンペアの最大定格電流）を上回る前に、保護回路１０４は有益に、および急速に（例えば３００ナノ秒内に）カスコードスイッチ１０１をオフに切り替え得る。

本明細書における教示によると、保護回路１０４は、時点ｔ０の直後の全ての期間にわたってカスコードスイッチ１０１からのカスコードノード電圧ＶＤＬを観測し得る。したがって、保護は、迅速に、および前エッジブランキングを伴わずに実現され得る。更に本明細書における教示によると、カスコードノード電圧がプラトーを示し、時間の関数として徐々に低下するとき、異常状態が発生し得る。例えば、時点ｔ２から時点ｔ７まで波形２０３ｃが徐々に低下し得、したがって、波形２０３ｃは、時点ｔ２から時点ｔ７の間にプラトーを示すものとして特徴付けられ得る。

更に、本明細書における教示によると、保護回路１０４は、時点ｔ０（すなわちオン切り替え時点ｔ０）より後の期間にわたってカスコードノード電圧ＶＤＬの下記の関連性（式４）に基づいて過電流状態を検出し得る。
｛時間：（ｔ０＋ＴＨＳ）≦時間｝に対してＶＤＬ≧ＨＳ＿ＴＨ 式４
したがって、上記の関連性（式４）によると、カスコードノード電圧ＶＤＬが少なくとも閾持続期間ＴＨＳにわたって閾値電圧ＨＳ＿ＴＨより実質的に大きい、および／または閾値電圧ＨＳ＿ＴＨに等しい場合、過電流状態が存在し得る。

１つの実施形態において、および半導体デバイス動作によると、プラトーは利得（例えばカスコードスイッチ利得）の結果であり得る。例えば、時点ｔ２からのプラトー中に、低電圧ＦＥＴ１０３は、その飽和領域（すなわち、高利得、高相互コンダクタンス領域）において動作中であり得る。

更に、保護回路１０４は、比較器１０５のおかげで、および閾持続期間ＴＨＳ（すなわち期間ＴＨＳ）のおかげで、カスコードスイッチ１０１が異常（すなわち過電流）モードにおいて動作していると判定し得る。閾持続期間ＴＨＳ（すなわち期間ＴＨＳ）は例えば制御装置１０８により決定され得る。更に、比較器１０５は、カスコードノード電圧ＶＤＬを閾値電圧ＨＳ＿ＴＨと比較し得る。期間ＴＨＳより長い間、比較器１０５が論理ハイ状態に留まる（例えば、比較器出力電圧ＶＣＭＰがハイである）場合、制御装置１０８は有効化信号ＥＮＨＳを論理ハイに振り得る（例えば時点ｔ６における波形２０７を参照されたい）。

１つの実施形態において、制御装置は、システムパラメータに応答して閾持続期間ＴＨＳを適応的に調節し得る。例えば、制御装置は、負荷の関数として閾持続期間ＴＨＳを適応的に調節し得る。

一態様において、電力コンバーターはカスコード回路（例えばカスコードスイッチ１０１）と過電流検出回路（例えば保護回路１０４）とを備える。カスコード回路は、カスコードノード電圧ＶＤＬを提供するための電気的にカスコード結合されたデプレッション型電界効果トランジスタ１０２とエンハンスメント型電界効果トランジスタ１０３とを含む。過電流検出回路は、オン切り替え中に過電流異常状態を検出するように構成されている（例えば図２における時点ｔ０～ｔ６にわたって波形２０７を参照されたい）。過電流状態がカスコードノード電圧ＶＤＬのプラトー中に（すなわち波形２０３ｃが徐々に低下している間に）発生する。上述のように、プラトーは、カスコードスイッチ１０１の利得を示し得る。例えば、プラトーは、低電圧ＦＥＴ１０３が飽和状態において動作することを示し得る。

別の態様において、窒化ガリウム（ＧａＮ）カスコード回路（例えばカスコードスイッチ１０１）において過電流を検出する方法は、過渡ステップ（例えば時点ｔ０における波形２０１）を伴ってＧａＮカスコード回路をオンに切り替えることと、カスコードノード電圧ＶＤＬを受信することと、カスコードノード電圧ＶＤＬがプラトー（例えば波形２０３ｃ）に入ったときを特定することと、過電流異常を示すことと（例えば波形２０７、２０８ｃ）を含む。例えば、保護回路１０４および比較器１０５は、カスコードノード電圧ＶＤＬを基準電圧ＨＳ＿ＴＨと比較することによりカスコードノード電圧ＶＤＬがゆっくりと低下していると判定し得る。期間ＴＨＳより長い間、この状態が存在する場合、過電流状態が存在し得る。したがって、閾持続期間（すなわち期間ＴＨＳ）より長くプラトーが存在することに応答して、過電流異常が示される。

保護回路１０４は、異常がどのように発生するかに対する限定を伴わずに、および、電力コンバーター構成に対する限定を伴わずに、カスコードスイッチ１０１が異常状態（例えば過剰なスイッチ電流ＩＤ）に陥ったときを検出し得る。一構成において、保護回路１０４は、過電流（すなわちカスコードスイッチ電流ＩＤの過電流）を迅速に検出するために使用され得る。例えば、ＰＦＣコンバーターでは、ＰＦＣインダクタが短絡した場合、カスコードスイッチ１０１は短期間（例えば１００ナノ秒）に非常に大きい電流（例えば５０アンペア）にさらされ得る。代替的に、および追加的に、ブーストダイオードが短絡したとき、ブースト型コンバーターにおける主スイッチとして使用されるカスコードスイッチ１０１（例えばＧａＮカスコードスイッチ）は非常に大きい電流にさらされ得る。

１つの用途において、制御装置１０８は、異常状態（すなわち過電流状態）を特定したことに応答して、カスコードスイッチ１０１をすぐにオフに切り替えることによりカスコードスイッチ１０１を保護し得る。例えば、信号ＨＳＯＵＴがハイに振られたとき、制御装置１０８は入力駆動信号ＶＤＲをローに振り得る。代替的に、および追加的に、制御装置１０８は、制御装置１０８がリサイクルされる後まで、カスコードスイッチ１０１がオンに切り替わることを防止し得る。更に、制御装置１０８は、設定された数（例えば５回）より多くのスイッチングサイクルにわたって過電流状態が検出された後、カスコードスイッチ１０１をオフに切り替えるようにプログラムされ得る。

要約で説明される事項を含む本開示の示される例の上述の説明は、網羅的であることを意図したものではなく、開示される形態そのものへの限定であることを意図したものでもない。カスコードスイッチの高速オン切り替え保護の特定の実施形態および例が、本明細書において例示を目的として説明される以下の図を参照しながら説明されているが、本開示のより広い趣旨および範囲から逸脱せずに様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されること、および、本明細書の教示に従って他の実施形態および例において他の値が使用されてもよいことが理解される。

本発明は請求項において規定されるが、本発明が代替的に以下の例により規定され得ることが理解されなければならない。

例１：電力コンバーターは、カスコード回路と過電流検出回路とを備える。カスコード回路は、電気的にカスコード結合されたデプレッション型電界効果トランジスタとエンハンスメント型電界効果トランジスタとを含む。カスコード回路は、カスコードノード電圧を提供するように構成される。過電流検出回路は、オン切り替え中に過電流異常状態を検出するように構成され、過電流異常状態がカスコードノード電圧のプラトー中に発生し、プラトーがカスコード回路利得の増加を示す。

例２：過電流検出回路が比較器を備える、例１に記載の電力コンバーター。

例３：過電流検出回路がＡＮＤゲートを備える、前述の例のうちのいずれか１つに記載の電力コンバーター。

例４：過電流検出回路が制御装置を備える、前述の例のうちのいずれか１つに記載の電力コンバーター。

例５：デプレッション型電界効果トランジスタが窒化ガリウム（ＧａＮ）デプレッション型トランジスタである、前述の例のうちのいずれか１つに記載の電力コンバーター。

例６：デプレッション型電界効果トランジスタが炭化ケイ素（ＳｉＣ）デプレッション型トランジスタである、前述の例のうちのいずれか１つに記載の電力コンバーター。

例７：エンハンスメント型電界効果トランジスタが低電圧電界効果トランジスタである、前述の例のうちのいずれか１つに記載の電力コンバーター。

例８：窒化ガリウム（ＧａＮ）カスコード回路において過電流を検出する方法は、過渡ステップを伴ってＧａＮカスコード回路をオンに切り替えることと、カスコード回路利得を示すカスコードノード電圧を受信することと、カスコードノード電圧がカスコード回路利得の増加を示すプラトーに入ったときを特定することと、閾持続期間より長くプラトーが存在することに応答して過電流異常を示すこととを含む。

例９：ＧａＮカスコード回路をオンに切り替えることが、低電圧電界効果トランジスタにゲート信号を提供することを含む、前述の例のうちのいずれか１つに記載の方法。

例１０：カスコード回路利得を示すカスコードノード電圧を受信することが、低電圧電界効果トランジスタのドレイン電圧を受信することを含む、前述の例のうちのいずれか１つに記載の方法。

例１１：カスコードノード電圧がカスコード回路利得の増加を示すプラトーに入ったときを特定することが、低電圧電界効果トランジスタのドレイン電圧を閾値電圧と比較することを含む。前述の例のうちのいずれか１つに記載の方法。

例１２：閾持続期間より長くプラトーが存在することに応答して過電流異常を示すことが、制御装置を使用して閾持続期間を特定することを含む。前述の例のうちのいずれか１つに記載の方法。

例１３：電力コンバーターにおける過電流を迅速に検出する方法は、過渡ステップを伴ってカスコードスイッチをオンに切り替えることと、カスコード回路利得を示すカスコードノード電圧を受信することと、カスコードノード電圧がカスコード回路利得の増加を示すプラトーに入ったときを特定することと、閾持続期間より長くプラトーが存在することに応答して過電流異常を示すこととを含む。

例１４：カスコードスイッチが、電気的にカスコード結合されたデプレッション型電界効果トランジスタとエンハンスメント型電界効果トランジスタとを備える、前述の例のうちのいずれか１つに記載の方法。

例１５：カスコードスイッチをオンに切り替えることが、エンハンスメント型電界効果トランジスタにゲート信号を提供することを含む、前述の例のうちのいずれか１つに記載の方法。

例１６：カスコード回路利得を示すカスコードノード電圧を受信することが、エンハンスメント型電界効果トランジスタのドレイン電圧を受信することを含む、前述の例のうちのいずれか１つに記載の方法。

例１７：カスコードノード電圧がカスコード回路利得の増加を示すプラトーに入ったときを特定することが、エンハンスメント型電界効果トランジスタを閾値電圧と比較することを含む、前述の例のうちのいずれか１つに記載の方法。

例１８：閾値電圧が、１ボルトから１０ボルトの間である、前述の例のうちのいずれか１つに記載の方法。

例１９：閾持続期間より長くプラトーが存在することに応答して過電流異常を示すことが、制御装置を使用して閾持続期間を特定することを含む、前述の例のうちのいずれか１つに記載の方法。

例２０：閾持続期間が１００ナノ秒から３００ナノ秒の間である、前述の例のうちのいずれか１つに記載の方法。

Claims (10)

1. 電気的にカスコード結合されたデプレッション型電界効果トランジスタとエンハンスメント型電界効果トランジスタとを含むカスコード回路であって、前記カスコード回路がカスコードノード電圧を提供するように構成された、前記カスコード回路と、
   過電流検出回路であって、前記過電流検出回路が、
   前記カスコードノード電圧がプラトーに入ったときを示すために、前記カスコードノード電圧を閾値電圧と比較するように構成された比較器と、
   前記プラトーの持続期間を監視するように構成された制御装置であって、前記持続期間が閾持続期間を超えたとき、前記過電流検出回路が過電流異常状態を検出するように構成された、前記制御装置と、
   を備える、前記過電流検出回路と、
   を備える、電力コンバーター。
2. 前記過電流検出回路が、ＡＮＤゲートを備える、
   請求項１に記載の電力コンバーター。
3. 前記デプレッション型電界効果トランジスタが、窒化ガリウム（ＧａＮ）デプレッション型トランジスタである、
   請求項１に記載の電力コンバーター。
4. 前記デプレッション型電界効果トランジスタが、炭化ケイ素（ＳｉＣ）デプレッション型トランジスタである、
   請求項１に記載の電力コンバーター。
5. 前記エンハンスメント型電界効果トランジスタが、低電圧電界効果トランジスタである、
   請求項１に記載の電力コンバーター。
6. 窒化ガリウム（ＧａＮ）カスコード回路において過電流を検出する方法であって、前記方法が、
   低電圧電界効果トランジスタにゲート信号を提供することにより、過渡ステップを伴って前記ＧａＮカスコード回路をオンに切り替えることと、
   前記低電圧電界効果トランジスタのドレイン電圧を受信することにより、カスコードノード電圧を受信することと、
   前記低電圧電界効果トランジスタの前記ドレイン電圧を閾値電圧と比較することにより、前記カスコードノード電圧がプラトーに入ったときを特定することと、
   制御装置を使用して閾持続期間を特定することにより、前記閾持続期間より長く前記プラトーが存在することに応答して過電流異常を示すことと、
   を含む、方法。
7. 前記ＧａＮカスコード回路が、前記低電圧電界効果トランジスタと電気的にカスコード結合されたデプレッション型電界効果トランジスタを備える、
   請求項６に記載の方法。
8. 前記低電圧電界効果トランジスタが、エンハンスメント型電界効果トランジスタである、
   請求項６に記載の方法。
9. 前記閾値電圧が、１ボルトから１０ボルトの間である、
   請求項６に記載の方法。
10. 前記閾持続期間が、１００ナノ秒から３００ナノ秒の間である、
    請求項６に記載の方法。

Images