JP2024097277A - 半導体装置 - Google Patents

Abstract

【解決手段】ダイオード部は、複数のトレンチ部と、第１導電型のドリフト領域と、ドリフト領域の上方に設けられた、ベース領域よりもドーピング濃度の低い第２導電型のアノード領域と、アノード領域の上方において半導体基板のおもて面に設けられた、アノード領域よりもドーピング濃度の高い第２導電型領域と、を有し、ダイオード部は、半導体基板のおもて面にアノード領域が設けられたショットキー接合領域と、半導体基板のおもて面にアノード領域および第２導電型領域が設けられたオーミック接合領域とを有する。
【選択図】図１Ａ

Description

本発明は、半導体装置に関する。

特許文献１には、同一の半導体基板にＩＧＢＴ領域とダイオード領域とが設けられた半導体装置が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 国際公開第２０１４／１２５５８４号

同一の半導体基板にＩＧＢＴ領域とＦＷＤ領域とが設けられた半導体装置において、ダイオードの逆回復損失を低減した半導体装置を提供する。

本発明の第１の態様においては、トランジスタ部とダイオード部とを備える半導体装置を提供する。前記トランジスタ部は、半導体基板に設けられた複数のトレンチ部と、前記半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた、第２導電型のベース領域と、前記半導体基板のおもて面に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、前記ベース領域の上方において前記半導体基板のおもて面に設けられた、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、を有し、前記ダイオード部は、前記複数のトレンチ部と、前記第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた、前記ベース領域よりもドーピング濃度の低い第２導電型のアノード領域と、前記アノード領域の上方において前記半導体基板のおもて面に設けられた、前記アノード領域よりもドーピング濃度の高い第２導電型領域と、を有し、前記ダイオード部は、前記半導体基板のおもて面に前記アノード領域が設けられたショットキー接合領域と、前記半導体基板のおもて面に前記アノード領域および前記第２導電型領域が設けられたオーミック接合領域とを有する。

前記アノード領域のドーピング濃度は、２．５Ｅ１４ｃｍ^－３以上、１Ｅ１６ｃｍ^－３以下であってよい。

前記ショットキー接合領域は、前記半導体基板の上面視で、前記ダイオード部において、前記トランジスタ部側の端部に設けられてよい。

前記ショットキー接合領域のトレンチ配列方向における幅は、７０μｍ以下であってよい。

前記ショットキー接合領域には、前記第２導電型領域が設けられていなくてよい。

前記第２導電型領域は、トレンチ延伸方向において離散的に設けられてよい。

前記第２導電型領域は、前記半導体基板のメサ部において、トレンチ部の側壁から離間して設けられてよい。

前記第２導電型領域のドーピング濃度は、前記コンタクト領域のドーピング濃度よりも高くてよい。

前記ダイオード部は、前記ドリフト領域の上方に設けられた、前記アノード領域よりもドーピング濃度が高く、前記第２導電型領域よりもドーピング濃度が低い第２導電型のリーチスルー防止領域を有してよい。

前記リーチスルー防止領域は、前記アノード領域の下端と接して設けられてよい。

前記リーチスルー防止領域のドーピング濃度は、前記ベース領域のドーピング濃度よりも低くてよい。

前記リーチスルー防止領域のドーピング濃度は、２．５Ｅ１４ｃｍ^－３よりも高く、９Ｅ１６ｃｍ^－３以下であってよい。

前記トランジスタ部は、前記半導体基板の上面視で前記ダイオード部側の端部に、前記エミッタ領域が設けられていない境界領域を有してよい。

前記境界領域のトレンチ配列方向における幅は、前記ショットキー接合領域のトレンチ配列方向における幅よりも小さくてよい。

前記境界領域のトレンチ配列方向における幅は、１．７μｍ以上、２．３μｍ以下であってよい。

前記半導体基板の上面視で、前記境界領域において、前記コンタクト領域および前記ベース領域が、トレンチ延伸方向において交互に設けられてよい。

前記トランジスタ部は、前記ベース領域よりも下方に設けられた、前記ドリフト領域よりもドーピング濃度が高い第１導電型の蓄積領域を有してよい。

前記蓄積領域は、前記境界領域には設けられていなくてよい。

前記半導体基板のおもて面に設けられたトレンチコンタクト部を備え、前記トレンチコンタクト部の下端に、前記第２導電型領域が離散的に設けられてよい。

前記半導体基板には、前記半導体基板の深さ方向における中心よりもおもて面側において、ライフタイムキラーを含むライフタイム制御領域が設けられていなくてよい。

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

実施例に係る半導体装置１００の上面図の一例を示す。 図１Ａにおけるａ－ａ'断面の一例を示す図である。 比較例に係る半導体装置１１００の上面図の一例を示す。 図２Ａにおけるｂ－ｂ'断面の一例を示す図である。 図１Ａにおけるａ－ａ'断面の他の一例を示す図である。 図１Ａにおけるａ－ａ'断面の他の一例を示す図である。 図１Ａにおけるａ－ａ'断面の他の一例を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面をおもて面、他方の面を裏面と称する。「上」、「下」、「おもて」、「裏」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板のおもて面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。なお、本明細書において、Ｚ軸方向に半導体基板を視た場合について上面視と称する。

各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。

本明細書では、ＮまたはＰを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ＮやＰに付す＋および－は、それぞれ、それが付されていない層や領域よりも高ドーピング濃度および低ドーピング濃度であることを意味し、＋＋は＋よりも高ドーピング濃度、－－は－よりも低ドーピング濃度であることを意味する。

本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化したドーパントの濃度を指す。したがって、その単位は、／ｃｍ^３である。本明細書において、ドナーおよびアクセプタの濃度差（すなわちネットドーピング濃度）をドーピング濃度とする場合がある。この場合、ドーピング濃度はＳＲ法で測定できる。また、ドナーおよびアクセプタの化学濃度をドーピング濃度としてもよい。この場合、ドーピング濃度はＳＩＭＳ法で測定できる。特に限定していなければ、ドーピング濃度として、上記のいずれを用いてもよい。特に限定していなければ、ドーピング領域におけるドーピング濃度分布のピーク値を、当該ドーピング領域におけるドーピング濃度としてよい。

また、本明細書においてドーズ量とは、イオン注入を行う際に、ウェハに注入される単位面積あたりのイオンの個数をいう。したがって、その単位は、／ｃｍ^２である。なお、半導体領域のドーズ量は、その半導体領域の深さ方向にわたってドーピング濃度を積分した積分濃度とすることができる。その積分濃度の単位は、／ｃｍ^２である。したがって、ドーズ量と積分濃度とを同じものとして扱ってよい。積分濃度は、半値幅までの積分値としてもよく、他の半導体領域のスペクトルと重なる場合には、他の半導体領域の影響を除いて導出してよい。

よって、本明細書では、ドーピング濃度の高低をドーズ量の高低として読み替えることができる。即ち、一の領域のドーピング濃度が他の領域のドーピング濃度よりも高い場合、当該一の領域のドーズ量が他の領域のドーズ量よりも高いものと理解することができる。

図１Ａは、実施例に係る半導体装置１００の上面図の一例を示す。半導体装置１００は、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０とを有する半導体基板を備える。例えば、半導体装置１００は、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。

なお、本明細書で単に上面視と称した場合、半導体基板のおもて面側から見ることを意味している。本例では、上面視でトランジスタ部７０およびダイオード部８０の配列方向をＸ軸、半導体基板のおもて面においてＸ軸と垂直な方向をＹ軸、半導体基板のおもて面と垂直な方向をＺ軸と称する。

トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。

トランジスタ部７０は、半導体基板の裏面側に設けられたコレクタ領域２２を半導体基板のおもて面に投影した領域である。本例のコレクタ領域２２は、一例としてＰ型である。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。

トランジスタ部７０は、半導体基板のおもて面に、Ｎ型のエミッタ領域１２、Ｐ型のコンタクト領域１５、ゲート導電部およびゲート絶縁膜を有するゲートトレンチ部４０が周期的に配置されている。ここでいう半導体基板のおもて面側とは、半導体基板のＺ軸方向における中心よりもおもて面側を意味してよい。

ダイオード部８０は、半導体基板の裏面側に設けられたカソード領域８２を半導体基板のおもて面に投影した領域である。本例のカソード領域８２は、一例としてＮ型である。ダイオード部８０は、半導体基板のおもて面においてトランジスタ部７０と隣接して設けられた還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。半導体基板の裏面には、カソード領域以外の領域には、Ｐ型のコレクタ領域が設けられてよい。

半導体基板は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板は、シリコン基板である。

本例の半導体装置１００は、半導体基板のおもて面に設けられたゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、コンタクト領域１５、ウェル領域１７、アノード領域８４、および第２導電型領域８５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。

また、本例の半導体装置１００は、半導体基板のおもて面の上方に設けられたゲート金属層５０およびエミッタ電極５２を備える。エミッタ電極５２およびゲート金属層５０と、半導体基板のおもて面との間には層間絶縁膜が設けられているが、図１Ａでは省略している。本例の層間絶縁膜には、コンタクトホール５４、５５および５６が、当該層間絶縁膜を貫通して設けられている。図１Ａにおいては、それぞれのコンタクトホールが破線で示されている。

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、エミッタ領域１２、コンタクト領域１５、ウェル領域１７、アノード領域８４、および第２導電型領域８５の上方に設けられている。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板のおもて面におけるエミッタ領域１２、コンタクト領域１５、アノード領域８４、および第２導電型領域８５と電気的に接続する。

エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム、またはアルミニウムを主成分とする合金（例えば、アルミニウム－シリコン合金、アルミニウム－シリコン－銅合金等）で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム、またはアルミニウムを主成分とする合金（例えば、アルミニウム‐シリコン合金、アルミニウム‐シリコン－銅合金等）で形成されてよい。さらに、エミッタ電極５２およびゲート金属層５０の表面には、めっき層を設けてもよい。

エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。エミッタ電極５２およびゲート金属層５０は、互いに分離して設けられている。

コンタクトホール５５は、トランジスタ部７０のゲートトレンチ部４０内のゲート導電部とゲート金属層５０とを接続する。コンタクトホール５５の内部には、バリアメタルを介して、タングステン等で形成されたプラグが設けられてもよい。

コンタクトホール５６は、トランジスタ部７０およびダイオード部８０に設けられたダミートレンチ部３０内のダミー導電部とエミッタ電極５２とを接続する。コンタクトホール５６の内部には、バリアメタルを介して、タングステン等で形成されたプラグが設けられてもよい。

ゲートトレンチ部４０は、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のゲートトレンチ部４０は、半導体基板のおもて面に平行であって配列方向と垂直な延伸方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分４１と、２つの延伸部分４１を接続する接続部分４３とを有してよい。

接続部分４３は、少なくとも一部が曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分４１の端部を接続することで、延伸部分４１の端部における電界集中を緩和できる。ゲートトレンチ部４０の接続部分４３において、ゲート金属層５０がゲート導電部と接続されてよい。

ダミートレンチ部３０は、その内部に設けられたダミー導電部がエミッタ電極５２と電気的に接続されたトレンチ部である。ダミートレンチ部３０は、ゲートトレンチ部４０と同様に、予め定められた配列方向（本例ではＸ軸方向）に沿って予め定められた間隔で配列される。本例のダミートレンチ部３０は、ゲートトレンチ部４０と同様に、半導体基板のおもて面においてＵ字形状を有してよい。即ち、ダミートレンチ部３０は、延伸方向に沿って延伸する２つの延伸部分３１と、２つの延伸部分３１を接続する接続部分３３とを有してよい。

本例のトランジスタ部７０は、１つのゲートトレンチ部４０と２つのダミートレンチ部３０を繰り返し配列させた構造を有する。即ち、本例のトランジスタ部７０は、１：２の比率でゲートトレンチ部４０およびダミートレンチ部３０を有している。例えば、トランジスタ部７０では、配列方向において、隣り合う２本の延伸部分４１の間に２本の延伸部分３１が配列されている。

但し、ゲートトレンチ部４０およびダミートレンチ部３０の比率は本例に限定されない。ゲートトレンチ部４０およびダミートレンチ部３０の比率は、１：１であってもよく、２：３であってもよい。あるいは、トランジスタ部７０においてダミートレンチ部３０を設けず、全てゲートトレンチ部４０とした構造であってもよい。

ウェル領域１７は、後述するドリフト領域１８よりも半導体基板のおもて面側に設けられている。ウェル領域１７は、半導体装置１００のエッジ側に設けられているウェル領域の一例である。ウェル領域１７は、一例としてＰ＋＋型である。ウェル領域１７は、ゲート金属層５０が設けられた側の活性領域の端部から、予め定められた範囲に設けられている。

ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート金属層５０側の一部の領域は、ウェル領域１７に設けられている。ゲートトレンチ部４０およびダミートレンチ部３０の延伸方向の端の底は、ウェル領域１７に覆われていてよい。

コンタクトホール５４は、トランジスタ部７０において、エミッタ領域１２およびコンタクト領域１５の各領域の上方に設けられている。コンタクトホール５４は、ダイオード部８０において、アノード領域８４および第２導電型領域８５の上方にも設けられている。いずれのコンタクトホール５４も、Ｙ軸方向両端に設けられたウェル領域１７の上方には設けられていない。このように、層間絶縁膜には、１または複数のコンタクトホール５４が設けられている。本例のコンタクトホール５４は、延伸方向に延伸して設けられてよい。

メサ部７１およびメサ部８１は、半導体基板のおもて面と平行な面内において、トレンチ部に隣接して設けられたメサ部である。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板の部分であって、半導体基板のおもて面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。

メサ部７１は、トランジスタ部７０において、ダミートレンチ部３０またはゲートトレンチ部４０の少なくとも１つに隣接して設けられている。メサ部７１は、半導体基板のおもて面側において、ウェル領域１７と、エミッタ領域１２と、ベース領域１４と、コンタクト領域１５とを有する。メサ部８１は、ダイオード部８０において、ダミートレンチ部３０に隣接して設けられている。メサ部８１は、半導体基板のおもて面において、ウェル領域１７と、アノード領域８４と、第２導電型領域８５とを有する。

ベース領域１４は、トランジスタ部７０において、ドリフト領域１８よりも半導体基板のおもて面側に設けられた領域である。アノード領域８４は、ダイオード部８０において、ドリフト領域１８よりも半導体基板のおもて面側に設けられた領域である。一例として、本例のベース領域１４はＰ＋型であり、アノード領域８４は、Ｐ型である。本例のアノード領域８４のドーピング濃度は、２．５Ｅ１４ｃｍ^－３以上、１Ｅ１６ｃｍ^－３以下である。なお、Ｅは１０のべき乗を意味し、例えば１Ｅ１６ｃｍ^－３は１×１０^１６ｃｍ^－３を意味する。アノード領域８４のドーピング濃度は、ベース領域１４のドーピング濃度よりも低い。本例では、アノード領域８４のドーピング濃度を低くすることにより、逆回復時の正孔注入を抑制することができる。

エミッタ領域１２は、ドリフト領域１８と同じ導電型で、ドリフト領域１８よりもドーピング濃度の高い領域である。本例のエミッタ領域１２は、一例としてＮ＋型である。エミッタ領域１２のドーパントの一例はヒ素（Ａｓ）である。エミッタ領域１２は、メサ部７１のおもて面において、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられてよい。

また、エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。本例のエミッタ領域１２は、ダミートレンチ部３０と接している。エミッタ領域１２は、メサ部８１には設けられていない。

コンタクト領域１５は、ベース領域１４と同じ導電型で、ベース領域１４よりもドーピング濃度が高い領域である。本例のコンタクト領域１５は、一例としてＰ＋＋型である。本例のコンタクト領域１５は、メサ部７１のおもて面に設けられている。コンタクト領域１５は、メサ部７１を挟んだ２本のトレンチ部の一方から他方まで、Ｘ軸方向に延伸して設けられている。本例のトランジスタ部７０では、メサ部７１のおもて面に、エミッタ領域１２およびコンタクト領域１５が、Ｙ軸方向において交互に設けられている。コンタクト領域１５は、メサ部８１には設けられていない。

トランジスタ部７０は、上面視でダイオード部８０側の端部に、境界領域９０を有してよい。境界領域９０は、ダイオード部８０の逆回復時に、トランジスタ部７０からダイオード部８０へのキャリアの回り込みを防止するために設けられている。

本例の境界領域９０のメサ部７１には、エミッタ領域１２が設けられていない。境界領域９０のメサ部７１には、コンタクト領域１５がＹ軸方向に延伸して設けられてよい。あるいは、境界領域９０のメサ部７１には、上面視で、コンタクト領域１５およびベース領域１４が、Ｙ軸方向において交互に設けられてよい。

本例の境界領域９０のＸ軸方向における幅は、１．７μｍ以上、２．３μｍ以下である。ここでいうＸ軸方向における幅は、その領域が１または複数のメサ部にわたって延伸する場合、Ｘ軸方向において当該１または複数のメサ部の両端部が接するトレンチ部の中心間距離とする。境界領域９０のＸ軸方向における幅は、メサ部７１の１本分の幅以下であってよい。

第２導電型領域８５は、アノード領域８４と同じ導電型で、アノード領域８４よりもドーピング濃度の高い領域である。本例の第２導電型領域８５は、一例としてＰ＋＋型である。本例の第２導電型領域８５のドーピング濃度は、１Ｅ１６ｃｍ^－３以上、１Ｅ１９ｃｍ^－３以下である。本例の第２導電型領域８５のドーピング濃度は、コンタクト領域１５のドーピング濃度よりも高い。

本例のダイオード部８０は、上面視で、トランジスタ部７０から離間したオーミック接合領域８７と、オーミック接合領域８７とトランジスタ部７０との間に設けられたショットキー接合領域８８とを有する。

オーミック接合領域８７は、半導体基板とエミッタ電極５２とがオーミック接合する領域である。オーミック接合領域８７には、半導体基板のおもて面にアノード領域８４および第２導電型領域８５が設けられている。

本例のオーミック接合領域８７において、メサ部８１のおもて面には、第２導電型領域８５がＹ軸方向において離散的に設けられている。また、第２導電型領域８５は、ダミートレンチ部３０の側壁から離間して設けられている。オーミック接合領域８７において、第２導電型領域８５は、メサ部８１のおもて面に露出したアノード領域８４に囲まれている。

第２導電型領域８５のドーピング濃度はコンタクト領域１５のドーピング濃度よりも高く、アノード領域８４のドーピング濃度はベース領域１４のドーピング濃度よりも低い。本例では、オーミック接合領域８７において、メサ部８１のおもて面に第２導電型領域８５を離散的に設けることによってオーミック接合を確保しつつ、アノード領域８４を設けることにより、ダイオード部８０における正孔の総量を低減し、逆回復時の正孔注入を抑制することができる。

ショットキー接合領域８８は、半導体基板とエミッタ電極５２とがショットキー接合する領域である。ショットキー接合領域８８は、半導体基板の上面視で、ダイオード部８０において、トランジスタ部７０側の端部に設けられている。本例のショットキー接合領域８８のＸ軸方向における幅は、７０μｍ以下である。ショットキー接合領域８８のＸ軸方向における幅は、半導体基板１０の厚さによって変化し、例えば、耐圧が１２００Ｖ程度の場合は４０μｍ以上、７０μｍ以下である。ショットキー接合領域８８のＸ軸方向における幅は、境界領域９０のＸ軸方向における幅よりも大きい。

本例のショットキー接合領域８８において、メサ部８１のおもて面には、アノード領域８４が設けられている。ショットキー接合領域８８には、第２導電型領域８５が設けられなくてよい。あるいは、ショットキー接合領域８８には、上面視で、オーミック接合領域８７と同様にＹ軸方向において離散的に、かつ、オーミック接合領域８７よりも低い割合で、第２導電型領域８５が設けられてもよい。

ショットキー接合領域８８では、電子の注入および排出を妨げずに正孔の注入を抑制するので、キャリアの注入効率を低下させて、半導体基板のキャリア密度を低減することができる。また、ショットキー接合領域８８をトランジスタ部７０側の端部に設けることによって、トランジスタ部７０からの正孔の注入およびダイオード部８０への回り込みを抑制することができる。

このように、ダイオード部８０にオーミック接合領域８７およびショットキー接合領域８８を設けることによって、境界領域９０のＸ軸方向における幅をショットキー接合領域８８のＸ軸方向における幅よりも小さくすることができるので、小さい無効領域で逆回復損失を低減し、チップ面積を小さくすることができる。

図１Ｂは、図１Ａにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、コンタクト領域１５および第２導電型領域８５を通過するＸＺ面である。

本例の半導体装置１００は、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に設けられている。

ドリフト領域１８は、半導体基板１０に設けられた領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。

バッファ領域２０は、ドリフト領域１８の下方に設けられた領域である。本例のバッファ領域２０は、ドリフト領域１８と同じ導電型であり、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４およびアノード領域８４の下面側から広がる空乏層がコレクタ領域２２およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。

コレクタ領域２２は、トランジスタ部７０においてバッファ領域２０の下方に設けられた、ドリフト領域１８と異なる導電型の領域である。カソード領域８２は、ダイオード部８０においてバッファ領域２０の下方に設けられた、ドリフト領域１８と同じ導電型の領域である。コレクタ領域２２とカソード領域８２との境界は、トランジスタ部７０とダイオード部８０との境界である。

コレクタ電極２４は、半導体基板１０の裏面２３に設けられている。コレクタ電極２４は、金属等の導電材料で、または導電材料を積層して形成される。

ベース領域１４は、メサ部７１においてドリフト領域１８の上方に設けられた、ドリフト領域１８と異なる導電型の領域である。本例のベース領域１４は、一例としてＰ＋型である。ベース領域１４は、ゲートトレンチ部４０に接して設けられている。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。

アノード領域８４は、ダイオード部８０のメサ部８１においてドリフト領域１８の上方に設けられた、ドリフト領域１８と異なる導電型の領域である。本例のアノード領域８４は、一例としてＰ型である。本例のアノード領域８４のドーピング濃度は、２．５Ｅ１４ｃｍ^－３以上、１Ｅ１６ｃｍ^－３以下である。アノード領域８４のドーピング濃度は、ベース領域１４のドーピング濃度よりも低い。アノード領域８４は、ダミートレンチ部３０に接して設けられている。

エミッタ領域１２は、ベース領域１４と半導体基板１０のおもて面２１との間に設けられている。本例のエミッタ領域１２は、境界領域９０以外のメサ部７１に設けられており、境界領域９０のメサ部７１およびメサ部８１には設けられていない。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。

コンタクト領域１５は、ベース領域１４と半導体基板１０のおもて面２１との間に設けられている。本例のコンタクト領域１５は、メサ部７１に設けられており、メサ部８１には設けられていない。本例のコンタクト領域１５は、上面視で、境界領域９０以外のメサ部７１において、エミッタ領域１２とＹ軸方向において交互に設けられており、境界領域９０のメサ部７１において、Ｙ軸方向に延伸して設けられている。コンタクト領域１５は、ゲートトレンチ部４０およびダミートレンチ部３０と接して設けられている。

第２導電型領域８５は、アノード領域８４と半導体基板１０のおもて面２１との間に設けられている。本例の第２導電型領域８５は、オーミック接合領域８７のメサ部８１に設けられており、メサ部７１およびショットキー接合領域８８のメサ部８１には設けられていない。本例の第２導電型領域８５は、上面視で、オーミック接合領域８７のメサ部８１において、Ｙ軸方向において離散的に設けられている。第２導電型領域８５は、オーミック接合領域８７のメサ部８１において、ダミートレンチ部３０から離間して設けられている。本例の第２導電型領域８５のドーピング濃度は、１Ｅ１６ｃｍ^－３以上、１Ｅ１９ｃｍ^－３以下である。第２導電型領域８５のドーピング濃度は、コンタクト領域１５のドーピング濃度よりも高い。

ダイオード部８０が導通すると、カソード領域８２からアノード領域８４に電子電流が流れる。電子電流がアノード領域８４に到達すると電導度変調が起き、アノード領域８４から正孔電流が流れる。また、カソード領域８２から拡散した電子電流により、トランジスタ部７０のコンタクト領域１５からの正孔注入も促進され、半導体基板１０の正孔密度が上昇する。これにより、ダイオード部８０のターンオフ時に正孔が消滅するまでの時間が長くなるので、逆回復ピーク電流が大きくなり、逆回復損失が増大する。

このような正孔電流を抑制する技術として、半導体基板のおもて面側に、ライフタイムキラーを含むライフタイム制御領域を設ける技術が知られている。ライフタイムキラーは、一例として、半導体基板全体に注入する電子線や所定の深さに注入されたヘリウム、電子線又はプロトン等であり、ライフタイム制御領域は、ライフタイムキラー注入によって半導体基板の内部に形成された結晶欠陥である。ライフタイム制御領域は、ダイオード部の導通時に発生する電子と正孔との再結合消滅を促進し、逆回復損失を低減する。

本例では、半導体基板１０のおもて面２１側にライフタイムキラーを含むライフタイム制御領域が設けられていない。本例では、メサ部８１において、ドーピング濃度の高い第２導電型領域８５を離散的に設け、アノード領域８４のドーピング濃度をベース領域１４のドーピング濃度よりも低くすることにより、ライフタイム制御領域が設けられていなくても、逆回復時の正孔注入を抑制することができる。

また、本例では、トランジスタ部７０から離間するオーミック接合領域８７でオーミック接合を確保しつつ、ショットキー接合領域８８をトランジスタ部７０側の端部に設けることによって、トランジスタ部７０からの正孔の注入およびダイオード部８０への回り込みを抑制することができる。

本例の境界領域９０のＸ軸方向における幅Ｄ_Ｂは、１．７μｍ以上、２．３μｍ以下である。ショットキー接合領域８８のＸ軸方向における幅Ｄ_Ｓは、例えば、４０μｍ以上、７０μｍ以下であり、半導体基板１０の厚さによって変わる。Ｘ軸方向において、境界領域９０の幅Ｄ_Ｂは、ショットキー接合領域８８の幅Ｄ_Ｓよりも小さい。

このように、ダイオード部８０にオーミック接合領域８７およびショットキー接合領域８８を設けることによって、逆回復損失を低減しつつ、無効領域である境界領域９０を小さくして、チップ面積を小さくすることができる。

コンタクトホール５４は、層間絶縁膜３８を半導体基板１０の深さ方向（Ｚ軸方向）に貫通して設けられ、エミッタ電極５２と半導体基板１０とを電気的に接続する。コンタクトホール５４の内部には、チタンまたはチタン化合物等で形成されたバリアメタルが設けられてよい。さらにコンタクトホール５４の内部には、タングステン等で形成されたプラグがバリアメタルを介して設けられてもよい。

第２導電型領域８５は、コンタクトホール５４の下方に設けられている。例えば、第２導電型領域８５は、コンタクトホール５４の下端からボロン（Ｂ）等のドーパントをイオン注入することにより形成される。Ｘ軸方向において、第２導電型領域８５の幅は、コンタクトホール５４の下端の幅以上であってよい。

蓄積領域１６は、ベース領域１４の下方に設けられた領域である。本例の蓄積領域１６はドリフト領域１８と同じ導電型であり、一例としてＮ＋型である。本例の蓄積領域１６は、境界領域９０およびダイオード部８０には設けられていない。Ｚ軸方向において、２段以上の蓄積領域１６が設けられてよい。

また、蓄積領域１６は、ゲートトレンチ部４０に接して設けられている。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減することができる。

１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が、半導体基板１０のおもて面２１に設けられている。各トレンチ部は、半導体基板１０のおもて面２１からドリフト領域１８まで、Ｚ軸方向に延伸して設けられている。エミッタ領域１２、ベース領域１４、コンタクト領域１５、蓄積領域１６およびアノード領域８４の少なくともいずれかが設けられた領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。

ゲートトレンチ部４０は、半導体基板１０のおもて面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられている。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられている。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、半導体基板１０のおもて面２１において層間絶縁膜３８により覆われている。

ゲート導電部４４は、Ｚ軸方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。

ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０のおもて面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられている。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられている。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、半導体基板１０のおもて面２１において層間絶縁膜３８により覆われている。

層間絶縁膜３８は、半導体基板１０のおもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１または複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。

図２Ａは、比較例に係る半導体装置１１００の上面図の一例を示す。図２Ｂは、図２Ａにおけるｂ－ｂ'断面の一例を示す図である。ここで説明する比較例において、実施例に係る半導体装置１００と共通する要素には同じ参照番号を付し、共通する構成については説明を省略する。また、図２Ａにおけるｂ－ｂ'断面は、図１Ａにおけるａ－ａ'断面と同様に、コンタクト領域１５および第２導電型領域８５を通過するＸＺ面である。

半導体装置１１００のダイオード部８０において、メサ部８１のおもて面には、第２導電型領域８５がＹ軸方向において離散的に設けられ、第２導電型領域８５は、メサ部７１のおもて面に露出したアノード領域１８４に囲まれている。アノード領域１８４は、ダイオード部８０において、半導体基板１０のおもて面側に設けられた領域である。一例として、アノード領域１８４は、Ｐ＋型である。半導体装置１１００のアノード領域１８４のドーピング濃度は、半導体装置１００のアノード領域８４のドーピング濃度よりも高い。

半導体装置１１００のダイオード部８０において、メサ部８１のおもて面構造は、実施例に係る半導体装置１００のオーミック接合領域８７におけるメサ部８１のおもて面構造に類似する。半導体装置１００のショットキー接合領域８８に対応する領域は、半導体装置１１００には設けられていない。

半導体装置１１００のトランジスタ部７０は、上面視で、ダイオード部８０側の端部に境界領域９０を有する。境界領域９０は、複数のメサ部７１を有する。境界領域９０において、ダイオード部８０から最も離間するメサ部７１のおもて面には、コンタクト領域１５がＹ軸方向に延伸して設けられている。境界領域９０の他のメサ部７１のおもて面には、第２導電型領域８５がＹ軸方向において離散的に設けられ、第２導電型領域８５は、メサ部７１のおもて面に露出したアノード領域１８４に囲まれている。

つまり、半導体装置１１００の境界領域９０において、ダイオード部８０から最も離間するメサ部７１のおもて面構造は、半導体装置１００の境界領域９０のメサ部７１のおもて面構造と共通している。一方、境界領域９０他のメサ部７１およびダイオード部８０のメサ部８１のおもて面構造は、半導体装置１００のオーミック接合領域８７のメサ部８１のおもて面構造と類似する。半導体装置１１００のダイオード部８０にはショットキー接合領域８８が設けられておらず、アノード領域１８４のドーピング濃度は半導体装置１００のアノード領域８４のドーピング濃度よりも高いので、正孔の総量は半導体装置１００のダイオード部８０よりも多い。

半導体装置１１００では、境界領域９０のメサ部７１のうち、第２導電型領域８５がＹ軸方向において離散的に設けられたメサ部の下方をカソード領域８２にすると、ダイオード部８０の逆回復時に、トランジスタ部７０のコンタクト領域１５からカソード領域８２への正孔の回り込みが発生するため、当該メサ部の下方をコレクタ領域２２とし、正孔の回り込みを抑制している。つまり、半導体装置１１００では、境界領域９０を無効領域化してダイオード機能を犠牲にすることにより、逆回復損失を低減している。

半導体装置１１００の境界領域９０のＸ軸方向における幅Ｄ_Ｂは、７０μｍ以上である。なお、幅Ｄ_Ｂは、半導体基板１０の厚さによって変わる。半導体装置１１００の境界領域９０のＸ軸方向における幅Ｄ_Ｂは、半導体装置１００の境界領域９０のＸ軸方向における幅Ｄ_Ｂよりも大きい。さらに、半導体装置１１００の境界領域９０のＸ軸方向における幅Ｄ_Ｂは、半導体装置１００の境界領域９０のＸ軸方向における幅Ｄ_Ｂとショットキー接合領域８８のＸ軸方向における幅Ｄ_Ｓとの総和よりも大きい。

このように、比較例に係る半導体装置１１００と比較して、実施例に係る半導体装置１００では、ダイオード部８０にオーミック接合領域８７およびショットキー接合領域８８を設けることにより、逆回復損失を低減しつつ、無効領域である境界領域９０を小さくして、チップ面積を小さくすることができる。

図３は、図１Ａにおけるａ－ａ'断面の他の一例を示す図である。図３の例では、ダイオード部８０にリーチスルー防止領域８６が設けられている点で、図１Ｂの例と異なる。

リーチスルー防止領域８６は、ダイオード部８０において、ドリフト領域１８の上方に設けられた領域である。本例のリーチスルー防止領域８６は、一例としてＰ＋型である。リーチスルー防止領域８６のドーピング濃度は、２．５Ｅ１４ｃｍ^－３よりも高く、９Ｅ１６ｃｍ^－３以下である。リーチスルー防止領域８６は、アノード領域８４よりもドーピング濃度が高く、第２導電型領域８５よりもドーピング濃度が低い。また、リーチスルー防止領域８６のドーピング濃度は、ベース領域１４のドーピング濃度よりも低い。

リーチスルー防止領域８６は、メサ部８１にわたって設けられている。リーチスルー防止領域８６は、アノード領域８４の下端と接して設けられてよい。あるいは、リーチスルー防止領域８６は、アノード領域８４内において、第２導電型領域８５の下端よりも下方に設けられてもよい。

半導体基板１０のおもて面２１からボロン（Ｂ）等のドーパントをイオン注入して、半導体基板１０のおもて面２１側にドーピング濃度の異なるＰ型領域を形成する工程の一例を説明する。まず、リーチスルー防止領域８６が、マスクを介してダイオード部８０にドーパントを注入することにより形成される。次に、半導体基板１０のおもて面２１の全面からドーパントを注入することにより、ダイオード部８０にアノード領域８４が形成される。次に、マスクを介してトランジスタ部７０にドーパントをイオン注入することにより、トランジスタ部７０にベース領域１４が形成される。次に、マスクを介してダイオード部８０にドーパントをイオン注入することにより、ダイオード部８０に第２導電型領域８５が形成される。

本例では、ショットキー接合領域８８においてアノード領域８４がエミッタ電極５２とショットキー接合するように、アノード領域８４のドーピング濃度が低いので、ダイオード部８０の逆回復時に、空乏層がアノード領域８４に広がりやすい。そこで、リーチスルー防止領域８６を設けることにより、空乏層の広がりを抑制し、半導体装置１００の破壊を防止する。

図４は、図１Ａにおけるａ－ａ'断面の他の一例を示す図である。図４の例では、境界領域９０に蓄積領域１６が設けられている点で、図３の例と異なる。

本例の蓄積領域１６は、境界領域９０を含むトランジスタ部７０全体に設けられている。これにより、ＩＥ効果をさらに高めて、トランジスタ部７０のオン電圧を低減することができる。Ｚ軸方向において、２段以上の蓄積領域１６が設けられてよい。

図５は、図１Ａにおけるａ－ａ'断面の他の一例を示す図である。図５の例では、コンタクトホール５４の下方にトレンチコンタクト部６０が設けられている点で、図３の例と異なる。

トレンチコンタクト部６０は、半導体基板１０のおもて面２１に設けられている。トレンチコンタクト部６０は、エミッタ電極５２と半導体基板とを電気的に接続する。トレンチコンタクト部６０は、コンタクトホール５４と連続的に設けられている。本例のトレンチコンタクト部６０は、メサ部７１およびメサ部８１のそれぞれにおいて、Ｙ軸方向に延伸して設けられている。

トレンチコンタクト部６０は、コンタクトホール５４に充填された導電性の材料を有する。トレンチコンタクト部６０およびコンタクトホール５４の内部には、チタンまたはチタン化合物等で形成されたバリアメタルが設けられてよい。さらにトレンチコンタクト部６０およびコンタクトホール５４の内部には、バリアメタルを介してタングステン等で形成されたプラグが設けられてもよい。

トレンチコンタクト部６０を設けることにより、少数キャリア（例えば、正孔）を引き抜きやすくなる。これにより、少数キャリアに起因するラッチアップ耐量などの破壊耐量を向上することができる。

例えば、トレンチコンタクト部６０は、層間絶縁膜３８をエッチングすることにより形成される。トレンチコンタクト部６０は、略平面形状の底面を有する。トレンチコンタクト部６０は、側壁が傾斜したテーパ形状を有してもよい。あるいは、トレンチコンタクト部６０の側壁は、半導体基板１０のおもて面２１に対して、略垂直に設けられてもよい。

第２導電型領域８５は、トレンチコンタクト部６０の下端から拡散して、トレンチコンタクト部６０の側壁の少なくとも一部を覆ってよい。第２導電型領域８５の下端は、コンタクト領域１５の下端と同じ深さか、それよりも浅くてよい。

オーミック接合領域８７において、トレンチコンタクト部６０の下端には、第２導電型領域８５が離散的に設けられている。これにより、接触抵抗が低減して正孔を引き抜きやすくなり、ラッチアップ耐量などの破壊耐量を向上することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、３０・・・ダミートレンチ部、３１・・・延伸部分、３３・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４３・・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５０・・・ゲート金属層、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、６０・・・トレンチコンタクト部、７０・・・トランジスタ部、７１・・・メサ部、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、８４・・・アノード領域、８５・・・第２導電型領域、８６・・・リーチスルー防止領域、８７・・・オーミック接合領域、８８・・・ショットキー接合領域、９０・・・境界領域、１００・・・半導体装置、１８４・・・アノード領域、１１００・・・半導体装置

Claims (20)

1. トランジスタ部とダイオード部とを備える半導体装置であって、
   前記トランジスタ部は、
   半導体基板に設けられた複数のトレンチ部と、
   前記半導体基板に設けられた第１導電型のドリフト領域と、
   前記ドリフト領域の上方に設けられた、第２導電型のベース領域と、
   前記半導体基板のおもて面に設けられた、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
   前記ベース領域の上方において前記半導体基板のおもて面に設けられた、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
   を有し、
   前記ダイオード部は、
   前記複数のトレンチ部と、
   前記第１導電型のドリフト領域と、
   前記ドリフト領域の上方に設けられた、前記ベース領域よりもドーピング濃度の低い第２導電型のアノード領域と、
   前記アノード領域の上方において前記半導体基板のおもて面に設けられた、前記アノード領域よりもドーピング濃度の高い第２導電型領域と、
   を有し、
   前記ダイオード部は、
   前記半導体基板のおもて面に前記アノード領域が設けられたショットキー接合領域と、
   前記半導体基板のおもて面に前記アノード領域および前記第２導電型領域が設けられたオーミック接合領域と
   を有する
   半導体装置。
2. 前記アノード領域のドーピング濃度は、２．５Ｅ１４ｃｍ^－３以上、１Ｅ１６ｃｍ^－３以下である
   請求項１に記載の半導体装置。
3. 前記ショットキー接合領域は、前記半導体基板の上面視で、前記ダイオード部において、前記トランジスタ部側の端部に設けられている
   請求項１に記載の半導体装置。
4. 前記ショットキー接合領域のトレンチ配列方向における幅は、７０μｍ以下である
   請求項１に記載の半導体装置。
5. 前記ショットキー接合領域には、前記第２導電型領域が設けられていない
   請求項１に記載の半導体装置。
6. 前記第２導電型領域は、トレンチ延伸方向において離散的に設けられている
   請求項１に記載の半導体装置。
7. 前記第２導電型領域は、前記半導体基板のメサ部において、トレンチ部の側壁から離間して設けられている
   請求項６に記載の半導体装置。
8. 前記第２導電型領域のドーピング濃度は、前記コンタクト領域のドーピング濃度よりも高い
   請求項６に記載の半導体装置。
9. 前記ダイオード部は、前記ドリフト領域の上方に設けられた、前記アノード領域よりもドーピング濃度が高く、前記第２導電型領域よりもドーピング濃度が低い第２導電型のリーチスルー防止領域を有する
   請求項１に記載の半導体装置。
10. 前記リーチスルー防止領域は、前記アノード領域の下端と接して設けられている
    請求項９に記載の半導体装置。
11. 前記リーチスルー防止領域のドーピング濃度は、前記ベース領域のドーピング濃度よりも低い
    請求項９に記載の半導体装置。
12. 前記リーチスルー防止領域のドーピング濃度は、２．５Ｅ１４ｃｍ^－３よりも高く、９Ｅ１６ｃｍ^－３以下である
    請求項９に記載の半導体装置。
13. 前記トランジスタ部は、前記半導体基板の上面視で前記ダイオード部側の端部に、前記エミッタ領域が設けられていない境界領域を有する
    請求項１に記載の半導体装置。
14. 前記境界領域のトレンチ配列方向における幅は、前記ショットキー接合領域のトレンチ配列方向における幅よりも小さい
    請求項１３に記載の半導体装置。
15. 前記境界領域のトレンチ配列方向における幅は、１．７μｍ以上、２．３μｍ以下である
    請求項１３に記載の半導体装置。
16. 前記半導体基板の上面視で、前記境界領域において、前記コンタクト領域および前記ベース領域が、トレンチ延伸方向において交互に設けられている
    請求項１３に記載の半導体装置。
17. 前記トランジスタ部は、前記ベース領域よりも下方に設けられた、前記ドリフト領域よりもドーピング濃度が高い第１導電型の蓄積領域を有する
    請求項１３に記載の半導体装置。
18. 前記蓄積領域は、前記境界領域には設けられていない
    請求項１７に記載の半導体装置。
19. 前記半導体基板のおもて面に設けられたトレンチコンタクト部を備え、
    前記トレンチコンタクト部の下端に、前記第２導電型領域が離散的に設けられている
    請求項１に記載の半導体装置。
20. 前記半導体基板には、前記半導体基板の深さ方向における中心よりもおもて面側において、ライフタイムキラーを含むライフタイム制御領域が設けられていない
    請求項１に記載の半導体装置。

Images