JP2024080049A - 半導体装置および半導体モジュール - Google Patents

半導体装置および半導体モジュール Download PDF

Info

Publication number
JP2024080049A
JP2024080049A JP2022192908A JP2022192908A JP2024080049A JP 2024080049 A JP2024080049 A JP 2024080049A JP 2022192908 A JP2022192908 A JP 2022192908A JP 2022192908 A JP2022192908 A JP 2022192908A JP 2024080049 A JP2024080049 A JP 2024080049A
Authority
JP
Japan
Prior art keywords
insulating layer
nitride insulating
oxide film
nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022192908A
Other languages
English (en)
Inventor
文悟 田中
和真 西尾
光生 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2022192908A priority Critical patent/JP2024080049A/ja
Priority to CN202311583673.XA priority patent/CN118136587A/zh
Priority to US18/522,590 priority patent/US20240186366A1/en
Publication of JP2024080049A publication Critical patent/JP2024080049A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20Resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/4952Additional leads the additional leads being a bump or a wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体ウエハの反り量を低減すること。【解決手段】半導体装置の一例である第1チップは、半導体基板30と、半導体基板30上に設けられた基板側絶縁層50と、を備える。基板側絶縁層50は、2層目の絶縁ユニット542の酸化膜532と、この酸化膜532と離隔して設けられた3層目の絶縁ユニット543の酸化膜533と、酸化膜532と酸化膜533との間に設けられた第1窒化物絶縁層513および第2窒化物絶縁層523と、を含む。第2窒化物絶縁層523は、第1窒化物絶縁層513よりも高い膜密度を有する。【選択図】図5

Description

本開示は、半導体装置および半導体モジュールに関する。
半導体装置の一例として、半導体基板と、半導体基板上に形成された絶縁層と、絶縁層上に形成された半導体抵抗層と、を備える構成が知られている(たとえば特許文献1参照)。
特開2017-212299号公報
ところで、絶縁層上に半導体抵抗層を形成する際にアニール処理が実施される場合、アニール処理時の熱に起因して、半導体基板を構成する半導体ウエハの反り量が増大してしまう。
上記課題を解決する半導体装置は、半導体基板と、前記半導体基板上に設けられた基板側絶縁層と、を備え、前記基板側絶縁層は、第1酸化膜と、前記第1酸化膜の上に前記第1酸化膜に対して離隔して設けられた第2酸化膜と、前記第1酸化膜と前記第2酸化膜との間に設けられた第1窒化物絶縁層および第2窒化物絶縁層と、を含み、前記第2窒化物絶縁層は、前記第1窒化物絶縁層よりも高い膜密度を有する。
上記課題を解決する半導体モジュールは、上記半導体装置と、前記半導体装置を支持する支持部材と、前記半導体装置および前記支持部材を封止する封止樹脂と、を備える。
上記半導体装置および半導体モジュールによれば、半導体ウエハの反り量を低減できる。
図1は、第1実施形態の半導体モジュールの概略平面図である。 図2は、図1の半導体モジュールにおける第1チップおよび第2チップの概略平面図である。 図3は、第1チップにおける半導体抵抗層の概略平面図である。 図4は、第1チップにおける半導体抵抗層およびその周辺を示す概略断面図である。 図5は、図4の基板側絶縁層の一部を拡大した拡大断面図である。 図6は、第1チップにおける配線層およびその周辺を示す概略断面図である。 図7は、図3のF7-F7線で第1チップを切断した概略断面図である。 図8は、第1実施形態の第1チップの製造工程の一例を示す概略断面図である。 図9は、図8に続く製造工程を示す概略断面図である。 図10は、図9に続く製造工程を示す概略断面図である。 図11は、図10に続く製造工程を示す概略断面図である。 図12は、図11に続く製造工程を示す概略断面図である。 図13は、図12に続く製造工程を示す概略断面図である。 図14は、図13に続く製造工程を示す概略断面図である。 図15は、図14に続く製造工程を示す概略断面図である。 図16は、図15に続く製造工程を示す概略断面図である。 図17は、図16に続く製造工程を示す概略断面図である。 図18は、第1チップの製造過程と半導体基板の反り量との関係を示すグラフである。 図19は、第2実施形態の半導体モジュールについて、第1チップにおける半導体抵抗層およびその周辺を示す概略断面図である。 図20は、図19の基板側絶縁層の一部を拡大した拡大断面図である。 図21は、第2実施形態の第1チップの製造工程の一例を示す概略断面図である。 図22は、図21に続く製造工程を示す概略断面図である。 図23は、第3実施形態の半導体モジュールの回路構成を模式的に示す回路図である。 図24は、第3実施形態の半導体モジュールの概略断面図である。 図25は、第3実施形態の半導体モジュールにおける第1チップの概略断面図である。 図26は、変更例の第1チップについて、基板側絶縁層の一部を拡大した拡大断面図である。 図27は、変更例の第1チップについて、半導体抵抗層およびその周辺を示す概略断面図である。 図28は、変更例の第1チップについて、半導体抵抗層およびその周辺を示す概略断面図である。 図29は、変更例の第1チップについて、半導体抵抗層およびその周辺を示す概略断面図である。 図30は、変更例の第1チップについて、半導体抵抗層およびその周辺を示す概略断面図である。
以下、添付図面を参照して、本開示における半導体装置および半導体モジュールのいくつかの実施形態について説明する。なお、説明を簡単かつ明確にするために、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図ではハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
以下の詳細な説明は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
<第1実施形態>
図1~図18を参照して、第1実施形態の半導体モジュール10について説明する。
図1および図2は半導体モジュール10の全体構成を模式的に示し、図3は後述する第1チップ14の一部の平面構造を示し、図4~図7は第1チップ14の一部の断面構造を示している。図8~図17は第1実施形態の半導体モジュール10の製造工程の一例を示す断面図である。図18は第1実施形態の半導体モジュール10の効果を示すためのグラフである。
なお、本開示において使用される「平面視」という用語は、図4に示される互いに直交するXYZ軸のZ方向に半導体モジュール10を視ることをいう。特に断りが無い場合、「平面視」とは半導体モジュール10をZ軸に沿って上方から視ることを指す。
[半導体装置の全体構成]
図1は、半導体モジュール10の全体的な配置構成を概略的に示している。図2は、半導体モジュール10の第1チップ14および後述する第2チップ15の各々の電気的な構成および電気的な接続構造を概略的に示している。なお、図1では、図面を容易に理解するため、後述する封止樹脂16の内部の構成要素を実線で示している。図2では、図面を容易に理解するため、第1チップ14および第2チップ15の内部の構成要素を実線で示している。
図1に示すように、半導体モジュール10は、フレーム11と、ダイパッド12と、複数(第1実施形態では7つ)のリード13A~13Gと、フレーム11に搭載された第1チップ14と、ダイパッド12に搭載された第2チップ15と、ワイヤW1~W11と、これらを封止する封止樹脂16と、を備える。ここで、第1実施形態では、第1チップ14は「半導体装置」に対応し、フレーム11は「支持部材」に対応している。
封止樹脂16は、たとえばZ方向を厚さ方向とする矩形平板状に形成されている。封止樹脂16は、第1~第4封止側面16A~16Dを有する。図1に示す例では、封止樹脂16は、平面視においてX方向が長手方向となり、Y方向が短手方向となる矩形状に形成されている。第1封止側面16Aおよび第2封止側面16Bは封止樹脂16のX方向の両端面を構成し、第3封止側面16Cおよび第4封止側面16Dは封止樹脂16のY方向の両端面を構成している。なお、平面視における封止樹脂16の形状は任意に変更可能である。
フレーム11、ダイパッド12、およびリード13A~13Gは、X方向において互いに離隔して配列されている。つまり、X方向は、フレーム11、ダイパッド12、およびリード13A~13Gの配列方向となる。図1に示す例では、フレーム11、ダイパッド12、およびリード13A~13Gの配列方向は、封止樹脂16の長手方向と一致している。このため、フレーム11、ダイパッド12、およびリード13A~13Gは、封止樹脂16の長手方向において互いに離隔して配列されているともいえる。フレーム11は、ダイパッド12に対して第1封止側面16Aの近くに配置されている。リード13A~13Gは、ダイパッド12に対して第2封止側面16Bの近くに配置されている。フレーム11、ダイパッド12、およびリード13A~13Gの各々は、銅(Cu)、アルミニウム(Al)等の金属材料によって形成されている。
ここで、第1実施形態では、フレーム11、ダイパッド12、およびリード13A~13Gの各々は、金属製の薄板によって形成されている。後述するが、フレーム11は第1チップ14が搭載されるとともに第1チップ14と電気的に接続されるものであり、ダイパッド12は第2チップ15が搭載されるものであり、リード13A~13Gは第2チップ15と電気的に接続されるものである。このため、フレーム11およびリード13A~13Gは、金属製の薄板に限られず、導電層であればよい。また、ダイパッド12は、金属製の薄板等の導電材料に限られず、絶縁材料によって形成された板材であってもよい。つまり、ダイパッド12は、第2チップ15を支持する支持部材であればよい。
フレーム11は、ダイパッド部11Aおよびリード部11Bを含む。第1実施形態では、ダイパッド部11Aおよびリード部11Bは、一体に形成されている。
ダイパッド部11Aは、第1チップ14が搭載される部分であり、第1チップ14を支持している。ダイパッド部11Aは、第1封止側面16Aに対して第2封止側面16B寄りに離隔して配置されている。ダイパッド部11Aは、Z方向を厚さ方向とする矩形平板状に形成されている。平面視におけるダイパッド部11Aの形状は、Y方向が長手方向となり、X方向が短手方向となる矩形状である。つまり、ダイパッド部11Aは、フレーム11、ダイパッド12、およびリード13A~13Gの配列方向が短手方向となるように形成されている。ダイパッド部11Aは、封止樹脂16の長手方向が短手方向となるように形成されているともいえる。
第1チップ14は、ダイパッド部11Aに実装されている。より詳細には、第1チップ14は、はんだペースト、銀(Ag)ペースト等の導電性接合材によってダイパッド部11Aに接合されている。第1チップ14は、ダイパッド部11Aにダイボンディングされているともいえる。このように、第1チップ14は、フレーム11に実装されているともいえる。
リード部11Bは、リード部11Bの四隅のうちダイパッド部11AのY方向の両端部のうち第3封止側面16Cに近い方の端部と、ダイパッド部11AのX方向の両端部のうち第1封止側面16Aに近い方の端部とからなるコーナ部に接続されている。リード部11Bは、ダイパッド部11Aから第1封止側面16Aに向けてX方向に沿って延びている。
なお、フレーム11の構成は任意に変更可能であり、たとえばダイパッド部11Aとリード部11Bとが個別に設けられていてもよい。つまり、ダイパッド部11Aとリード部11Bとが互いに離隔して配置されていてもよい。この場合、ダイパッド部11Aは、金属製の薄板(導電層)に限られず、絶縁材料によって形成されていてもよい。つまり、ダイパッド12は、第1チップ14を支持する支持部材であればよい。
ダイパッド12は、第2チップ15が搭載される部分であり、第2チップ15を支持している。平面視におけるダイパッド12の形状は、Y方向が長手方向となり、X方向が短手方向となる矩形状である。このため、ダイパッド12の長手方向はフレーム11のダイパッド部11Aの長手方向と一致し、ダイパッド12の短手方向はダイパッド部11Aの短手方向と一致している。つまり、ダイパッド12は、フレーム11、ダイパッド12、およびリード13A~13Gの配列方向が短手方向となるように形成されている。
第2チップ15は、ダイパッド12に実装されている。より詳細には、第2チップ15は、はんだペースト、銀(Ag)ペースト等の導電性接合材によってダイパッド12に接合されている。第2チップ15は、ダイパッド12にダイボンディングされているともいえる。
リード13Aと、リード13B~13Gとは、封止樹脂16のX方向の両端部に分散して配置されている。より詳細には、リード13Aは、封止樹脂16のX方向の両端部のうち第1封止側面16Aに近い方の端部に配置されている。リード13B~13Gの各々は、封止樹脂16のX方向の両端部のうち第2封止側面16Bに近い方の端部に配置されている。第1実施形態では、リード13Aは、X方向から視て、ダイパッド部11AのY方向の両端部のうち第4封止側面16Dに近い方の端部と重なる位置に配置されている。リード13Aは、ダイパッド部11Aに対して第1封止側面16Aの近くにダイパッド部11Aから離隔して配置されている。
リード13B~13Gの各々は、X方向において互いに揃った状態でY方向において互いに離隔して配列されている。リード13B~13Gは、第4封止側面16Dから第3封止側面16Cに向けて、リード13B、リード13C、リード13D、リード13E、リード13F、およびリード13Gの順に配列されている。図1から分かるとおり、リード13Aとリード部11BとのY方向の間の距離は、リード13B~13GのうちY方向に隣り合うリード間の距離よりも大きい。
ダイパッド部11Aに搭載された第1チップ14は、矩形平板状に形成されている。平面視における第1チップ14の形状は、Y方向が長手方向となり、X方向が短手方向となる矩形状である。つまり、第1チップ14の長手方向はダイパッド部11Aの長手方向と一致し、第1チップ14の短手方向はダイパッド部11Aの短手方向と一致している。このため、第1チップ14は、フレーム11、ダイパッド12、およびリード13A~13Gの配列方向が短手方向となるように形成されている。
第1チップ14は、複数の端子P1~P5を含む。端子P1~P5は、第1チップ14のチップ表面から露出するように形成されている。端子P1,P2は、チップ表面のX方向の両端部のうち第1封止側面16Aに近い方の端部に設けられている。端子P1は、チップ表面のうちリード13Aの近くに設けられている。端子P2は、チップ表面のうちリード部11Bの近くに設けられている。端子P3~P5は、チップ表面のX方向の両端部のうち第2チップ15に近い方の端部に設けられている。端子P3~P5は、Y方向において互いに離隔して配列されている。
ダイパッド12に搭載された第2チップ15は、矩形平板状に形成されている。平面視における第2チップ15の形状は、Y方向が長手方向となり、X方向が短手方向となる矩形状である。つまり、第2チップ15の長手方向はダイパッド12の長手方向と一致し、第2チップ15の短手方向はダイパッド12の短手方向と一致している。このため、第2チップ15は、フレーム11、ダイパッド12、およびリード13A~13Gの配列方向が短手方向となるように形成されている。
第2チップ15は、複数の端子Q1~Q9を含む。複数の端子Q1~Q9は、第2チップ15のチップ表面から露出するように形成されている。端子Q1~Q3は、チップ表面のX方向の両端部のうち第1チップ14に近い方の端部に設けられている。端子Q1~Q3は、Y方向において互いに離隔して配列されている。端子Q4~Q9は、チップ表面のX方向の両端部のうち第2封止側面16Bに近い方の端部に設けられている。端子Q4~Q9は、Y方向において互いに離隔して配列されている。
第1チップ14の端子P1は、ワイヤW1によってリード13Aに電気的に接続されている。端子P2は、ワイヤW2によってリード部11Bに電気的に接続されている。このため、端子P2は、フレーム11に電気的に接続されているともいえる。リード13Aおよびリード部11Bには、高電圧発生部VTが電気的に接続されている。高電圧発生部VTは、たとえば直流電源である。リード13Aには高電圧発生部VTの正極が電気的に接続され、リード部11Bには高電圧発生部VTの負極が電気的に接続される。
第1チップ14の端子P3~P5と第2チップ15の端子Q1~Q3は、ワイヤW3~W5によって個別に電気的に接続されている。端子Q4~Q9は、ワイヤW6~W11によってリード13B~13Gと個別に電気的に接続されている。
ここで、第1実施形態では、端子P1~P5のうち端子P1,P2は高圧側端子を構成し、端子P3~P5は低圧側端子を構成している。つまり、第1チップ14の端子P1~P5のうちリード13Aおよびリード部11Bに電気的に接続された端子が高圧側端子を構成し、第2チップ15に電気的に接続された端子が低圧側端子を構成している。
このように、高電圧発生部VTに電気的に接続されたフレーム11のダイパッド部11Aは高圧側ダイパッドを構成し、ダイパッド12が低圧側ダイパッドを構成している。このため、端子P3~P5と第1チップ14の後述する半導体基板30との絶縁耐圧は、端子P1,P2と半導体基板30との絶縁耐圧よりも高い。一例では、端子P3~P5と半導体基板30との絶縁耐圧は直流電圧で3850V程度であり、端子P1,P2と半導体基板30との絶縁耐圧は、直流電圧で1400V程度である。
次に、第1チップ14および第2チップ15内の回路構成について説明する。
図2に示すように、第1チップ14は、高電圧発生部VT(図1参照)の高電圧を降圧するための第1~第4抵抗回路14A~14Dを含む。第1抵抗回路14Aは抵抗値RAを含み、第2抵抗回路14Bは抵抗値RBを含み、第3抵抗回路14Cは抵抗値RCを含み、第4抵抗回路14Dは抵抗値RDを含む。
抵抗値RBは、抵抗値RAよりも小さい。抵抗値RAに対する抵抗値RBの比(RB/RA)は、予め設定されている。抵抗値RCは、抵抗値RDよりも小さい。抵抗値RDに対する抵抗値RCの比(RC/RD)は、予め設定されている。比(RB/RA)および比(RC/RD)は、同一の所定値(たとえば1/999)に設定されている。
第1~第4抵抗回路14A~14Dは、直列に接続されている。第1~第4抵抗回路14A~14Dの各々は、第1端部および第2端部を有する。第1抵抗回路14Aの第1端部は端子P1に電気的に接続されており、第1抵抗回路14Aの第2端部は第2抵抗回路14Bの第1端部に電気的に接続されている。第1抵抗回路14Aと第2抵抗回路14Bとの接続点は、端子P3に電気的に接続されている。第2抵抗回路14Bの第2端部は、第3抵抗回路14Cの第1端部に電気的に接続されている。第2抵抗回路14Bと第3抵抗回路14Cとの接続点は、端子P4に電気的に接続されている。第3抵抗回路14Cの第2端部は、第4抵抗回路14Dの第1端部に電気的に接続されている。第3抵抗回路14Cと第4抵抗回路14Dとの接続点は、端子P5に電気的に接続されている。第4抵抗回路14Dの第2端部は端子P2に電気的に接続されている。
第2チップ15は、電圧検出回路15Aを含む。電圧検出回路15Aは、オペアンプを含む。電圧検出回路15Aは、端子Q1~Q3に電気的に接続されている。端子Q1はワイヤW3によって第1チップ14の端子P3に電気的に接続され、端子Q2はワイヤW4によって第1チップ14の端子P4に電気的に接続され、端子Q3はワイヤW5によって第1チップ14の端子P5に電気的に接続されている。このため、電圧検出回路15Aは、第1抵抗回路14Aと第2抵抗回路14Bとの接続点と、第2抵抗回路14Bと第3抵抗回路14Cとの接続点と、第3抵抗回路14Cと第4抵抗回路14Dとの接続点との間の電圧を検出する。端子Q4~Q9(リード13B~13G(図1参照))は、第2チップ15内のオペアンプに電源電圧を供給したり、電圧検出回路15Aの出力信号を出力したりするために用いられる。
[第1チップの概略的な平面構造]
図3は、第1チップ14の第1~第4抵抗回路14A~14D(図2参照)を含む第1チップ14の概略的な平面構造を示している。
図3に示すように、第1チップ14は、複数の単位半導体抵抗層(以下、「半導体抵抗層20」)を含む。各半導体抵抗層20は、X方向に沿って延びている。換言すると、各半導体抵抗層20は、第1チップ14の短手方向に延びている。複数の半導体抵抗層20は、X方向において互いに揃った状態でY方向において互いに離隔して配列されている。換言すると、複数の半導体抵抗層20は、第1チップ14の長手方向において互いに離隔して配列されている。
複数の半導体抵抗層20のうちY方向の第1端に配置された半導体抵抗層20には、端子P1が電気的に接続されている。複数の半導体抵抗層20のうちY方向の第1端とは反対側の第2端に配置された半導体抵抗層20には、端子P2が電気的に接続されている。端子P1と半導体抵抗層20とは、配線21によって電気的に接続されている。端子P2と半導体抵抗層20とは、配線22によって電気的に接続されている。
ここで、各半導体抵抗層20は、第1抵抗端部および第2抵抗端部を含む。第1抵抗端部は、各半導体抵抗層20のX方向の両端部のうち端子P1,P2が位置する側の端部である。第2抵抗端部は、各半導体抵抗層20のX方向の両端部のうち端子P1,P2が位置する側とは反対側の端部である。
複数の半導体抵抗層20は、第1~第4抵抗回路14A~14D(ともに図2参照)の構成要素として用いられている。複数の半導体抵抗層20は、Y方向において複数の抵抗領域として第1~第4抵抗領域R1~R4に区分することができる。第1抵抗領域R1は複数の半導体抵抗層20のY方向の第1端を含む領域であり、第4抵抗領域R4は複数の半導体抵抗層20のY方向の第2端を含む領域である。第2端は、複数の半導体抵抗層20のうち第1端とはY方向において反対側の端である。複数の半導体抵抗層20のうち第1抵抗領域R1と第4抵抗領域R4とのY方向の間に配置された部分は、第2抵抗領域R2および第3抵抗領域R3によって区分される。第2抵抗領域R2は第1抵抗領域R1と隣り合う領域であり、第3抵抗領域R3は第4抵抗領域R4と隣り合う領域である。このため、第1~第4抵抗領域R1~R4は、複数の半導体抵抗層20のうち第1端から第2端に向かうにつれて、抵抗領域R1,R2,R3,R4の順に並んでいる。第1抵抗領域R1は第1抵抗回路14Aを構成する領域であり、第2抵抗領域R2は第2抵抗回路14Bを構成する領域であり、第3抵抗領域R3は第3抵抗回路14Cを構成する領域であり、第4抵抗領域R4は第4抵抗回路14Dを構成する領域である。
第1~第4抵抗領域R1~R4の各々の半導体抵抗層20の数は、個別に設定されている。第1実施形態では、第1抵抗領域R1および第4抵抗領域R4の半導体抵抗層20の数は互いに同じであり、第2抵抗領域R2および第3抵抗領域R3の半導体抵抗層20の数は互いに同じである。そして、第1抵抗領域R1および第4抵抗領域R4の各々の数は、第2抵抗領域R2および第3抵抗領域R3の各々の数よりも多い。なお、第1~第4抵抗領域R1~R4の半導体抵抗層20の数は、第1実施形態に限られず、任意に変更可能である。
第1~第4抵抗領域R1~R4においては、複数の半導体抵抗層20が第1抵抗端部および第2抵抗端部において交互に電気的に接続されることによって、複数の半導体抵抗層20の全てが直列に接続されている。
端子P3は、第2抵抗領域R2のうち第1抵抗領域R1寄りの端の半導体抵抗層20の第1抵抗端部に電気的に接続されている。端子P3と半導体抵抗層20とは配線23によって電気的に接続されている。
端子P4は、第2抵抗領域R2のうち第3抵抗領域R3寄りの端の半導体抵抗層20の第1抵抗端部と、第3抵抗領域R3のうち第2抵抗領域R2寄りの端の半導体抵抗層20の第1抵抗端部とに電気的に接続されている。端子P4と2つの半導体抵抗層20とは配線24によって電気的に接続されている。
端子P5は、第3抵抗領域R3のうち第4抵抗領域R4寄りの端の半導体抵抗層20の第1抵抗端部に電気的に接続されている。端子P5と半導体抵抗層20とは配線25によって電気的に接続されている。
[第1チップの断面構造]
図4~図7を参照して、第1チップ14の内部構成の一例について説明する。図4~図7はそれぞれ、第1チップ14の断面構造を模式的に示している。図4は、第1抵抗領域R1におけるY方向に隣り合う4つの半導体抵抗層20が含まれる領域をYZ平面で切断した断面構造を示している。図5は、図4の一部の拡大構造を示している。図6は、図4の4つの半導体抵抗層20の第1抵抗端部をYZ平面で切断した断面構造を示している。図7は、図3のF7-F7線で第1チップ14を切断した断面構造を示している。
図4に示すように、第1チップ14は、半導体基板30と、半導体基板30上に形成された素子絶縁層40と、を含む。
半導体基板30は、Siを含む材料によって形成された半導体基板である。半導体基板30の厚さは、たとえば300μm程度である。第1実施形態では、半導体基板30の熱膨張係数は、たとえば3.3×10-6(1/℃)である。
なお、半導体基板30は、ワイドバンドギャップ半導体または化合物半導体が用いられていてもよい。ワイドバンドギャップ半導体は、2.0eV以上のバンドギャップを有する半導体基板である。ワイドバンドギャップ半導体は、SiC(炭化シリコン)であってもよい。化合物半導体は、III-V族化合物半導体であってもよい。化合物半導体は、AlN(窒化アルミニウム)、InN(窒化インジウム)、GaN(窒化ガリウム)、およびGaAs(ヒ化ガリウム)のうち少なくとも1つを含んでもよい。
素子絶縁層40は、Z方向において互いに反対側を向く素子表面41および素子裏面42を有する。ここで、第1実施形態では、Z方向は「素子絶縁層の厚さ方向」に対応している。素子裏面42は、半導体基板30と接している。素子表面41は、Z方向において半導体基板30とは反対側の面である。
素子絶縁層40上には、端子P1~P5(図3参照)と、パッシベーション膜43とが形成されている。
端子P1~P5は、素子絶縁層40の素子表面41上に形成されている。端子P1~P5は、Ti(チタン)、TiN(窒化チタン)、Ta(タンタル)、TaN(窒化タンタル)、Au(金)、Ag(銀)、Cu(銅)、Al(アルミニウム)、Ni(ニッケル)、Pd(パラジウム)、およびW(タングステン)のうち1つまたは複数が適宜選択される。第1実施形態では、端子P1~P5は、Alを含む材料によって形成されている。一例として、図7では、素子表面41上に端子P1が形成された構造が示されている。なお、図示していないが、端子P2~P5も端子P1と同様に、素子表面41上に形成されている。
図7に示すように、端子P1は、パッシベーション膜43によって覆われている。一方、パッシベーション膜43は、端子P1を露出する開口部43Xを有する。なお、図示していないが、パッシベーション膜43は、図1~図3に示す端子P2~P5を露出する開口部43Xを有する。このため、端子P1~P5は、ワイヤW1~W5(図1参照)を接続するための露出面を含む。このように、端子P1~P5は、電極パッドを構成している。
図4に示すように、パッシベーション膜43は、素子絶縁層40の素子表面41上に形成されている。パッシベーション膜43は、第1チップ14の表面保護膜であり、たとえばSiNを含む材料によって形成されている。なお、パッシベーション膜43を構成する材料は任意に変更可能であり、たとえばSiOを含む材料によって形成されていてもよい。また、パッシベーション膜43は、複数の膜の積層構造であってもよく、たとえばSiNを含む材料によって形成された膜とSiOを含む材料によって形成された膜との積層構造であってもよい。
素子絶縁層40は、半導体基板30上に設けられた基板側絶縁層50と、基板側絶縁層50上に積層された表面側絶縁層60と、を含む。
基板側絶縁層50は、たとえば第1チップ14の絶縁耐圧を向上させるための絶縁層である。基板側絶縁層50は、素子絶縁層40の素子裏面42を含む絶縁層である。つまり、基板側絶縁層50は、半導体基板30に接している。
第1実施形態では、基板側絶縁層50は、第1窒化物絶縁層51と、第1窒化物絶縁層51上に設けられた第2窒化物絶縁層52と、第2窒化物絶縁層52上に設けられた酸化膜53と、を含む。ここで、第1窒化物絶縁層51と第2窒化物絶縁層52と酸化膜53とを含むユニットを「絶縁ユニット54」とする。
第1実施形態において、基板側絶縁層50は、複数(第1実施形態では5つ)の絶縁ユニット54が積層されることによって構成されている。第1実施形態では、基板側絶縁層50は、半導体基板30と接するように半導体基板30上に設けられた1層目の下層酸化膜55と、下層酸化膜55上に設けられ、2層目から6層目までを構成する絶縁ユニット54と、を含む。
絶縁ユニット54は、第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53の順に積層された構成である。絶縁ユニット54において、第2窒化物絶縁層52は第1窒化物絶縁層51に接しており、酸化膜53は第2窒化物絶縁層52に接している。より詳細には、第1窒化物絶縁層51は、Z方向において互いに反対側を向く上面51Aおよび下面51Bを有する。酸化膜53は、Z方向において互いに反対側を向く上面53Aおよび下面53Bを有する。第2窒化物絶縁層52は、Z方向において互いに反対側を向く上面52Aおよび下面52Bを有する。第1窒化物絶縁層51の上面51Aは第2窒化物絶縁層52の下面52Bと接しており、酸化膜53の下面53Bは第2窒化物絶縁層52の上面52Aと接している。
以下の説明においては、n層目の絶縁ユニット54を「絶縁ユニット54n」とするように、絶縁ユニットの符号の1桁の数字を層の順番に合わせて記載する。加えて、絶縁ユニット54の構成要素である第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53についても、これらの符号の1桁の数字を層の順番に合わせて記載する。たとえば、2層目の絶縁ユニット54であれば「絶縁ユニット542」となり、絶縁ユニット542の第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53の各々は「第1窒化物絶縁層512」、「第2窒化物絶縁層522」、および「酸化膜532」となる。
図5に示すように、2層目の絶縁ユニット542は、下層酸化膜55上に積層されている。絶縁ユニット542は、下層酸化膜55と接している。より詳細には、絶縁ユニット542の第1窒化物絶縁層512の下面51Bは、下層酸化膜55の上面55Aと接している。
3層目の絶縁ユニット543は、絶縁ユニット542上に積層されている。絶縁ユニット543は、絶縁ユニット542と接している。より詳細には、絶縁ユニット543の第1窒化物絶縁層513の下面51Bは、絶縁ユニット542の酸化膜532の上面53Aと接している。なお、図4に示すように、4層目~6層目の絶縁ユニット544~546は、絶縁ユニット542,543の積層構造と同様であるため、その詳細な説明を省略する。
図5に示すように、絶縁ユニット542における第1窒化物絶縁層512および第2窒化物絶縁層522の双方は、下層酸化膜55と絶縁ユニット542における酸化膜532によってZ方向に挟まれている。換言すると、絶縁ユニット542においては、第1窒化物絶縁層512および第2窒化物絶縁層522の双方は、下層酸化膜55と絶縁ユニット542の酸化膜532とのZ方向の間に介在している。絶縁ユニット542においては、下層酸化膜55は「第1酸化膜」に対応し、酸化膜532は「第2酸化膜」に対応している。
絶縁ユニット543における第1窒化物絶縁層513および第2窒化物絶縁層523の双方は、絶縁ユニット542の酸化膜532と絶縁ユニット543における酸化膜533とによってZ方向に挟まれている。換言すると、絶縁ユニット543においては、第1窒化物絶縁層513および第2窒化物絶縁層523の双方は、絶縁ユニット542の酸化膜532と絶縁ユニット543の酸化膜533とのZ方向の間に介在している。ここで、絶縁ユニット543においては、酸化膜532は「第1酸化膜」に対応し、酸化膜533は「第2酸化膜」に対応している。
4層目~6層目の絶縁ユニット544~546における第1窒化物絶縁層514~516および第2窒化物絶縁層524~526(ともに図4参照)の双方は、絶縁ユニット543における第1窒化物絶縁層513および第2窒化物絶縁層523と同様に、下層となる3層目~5層目の絶縁ユニット543~545における酸化膜533~535によってZ方向に挟まれている。換言すると、4層目~6層目の絶縁ユニット544~546における第1窒化物絶縁層514~516および第2窒化物絶縁層524~526の双方は、それぞれ下層となる絶縁ユニット543~545における酸化膜53のZ方向の間に介在している。そして、4層目~6層目の絶縁ユニット544~546において、3層目~5層目の絶縁ユニット543~545の酸化膜533~535は「第1酸化膜」に対応し、4層目~6層目の絶縁ユニット544~546の酸化膜534~536は「第2酸化膜」に対応している。
次に、絶縁ユニット54の構成要素である酸化膜53、第1窒化物絶縁層51、および第2窒化物絶縁層52について説明する。以下の説明では、2層目~6層目の絶縁ユニット542~546に共通であるため、第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53について、これらの符号の1桁の数字を層の順番に合わせて記載せず、そのまま用いる。なお、層の順番を区別する場合、第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53について、これらの符号の1桁の数字を層の順番に合わせて記載する。
酸化膜53は、たとえばSiO(酸化シリコン)を含む材料によって形成されている。第1実施形態では、酸化膜53は、SiOを含む材料によって形成されている。酸化膜53の熱膨張係数は、たとえば0.55×10-6(1/℃)である。酸化膜53の厚さは、たとえば0.5μm以上5μm以下である。第1実施形態では、酸化膜53の厚さは、2.1μm程度である。
第1窒化物絶縁層51は、SiN(窒化シリコン)、SiCN(窒素添加炭化シリコン)、SiON(窒素添加酸化シリコン)等を含む材料によって形成されている。第1実施形態では、第1窒化物絶縁層51は、SiNを含む材料によって形成されている。このため、第1窒化物絶縁層51は、酸化膜53よりも大きい熱膨張係数を有する。一例では、第1窒化物絶縁層51は、半導体基板30よりも大きい熱膨張係数を有する。
第1窒化物絶縁層51は、酸化膜53と逆のストレスを持つ膜である。第1窒化物絶縁層51は、たとえば引っ張り応力を持つ窒化物絶縁層である。このように、第1窒化物絶縁層51は、酸化膜53の熱応力が生じる方向とは逆方向の熱応力が生じるように構成されている。
第1窒化物絶縁層51は、酸化膜53よりも薄い厚さを有する。第1窒化物絶縁層51の厚さは、たとえば0.05μm以上1μm未満である。第1実施形態では、第1窒化物絶縁層51の厚さは、たとえば0.3μm程度である。
第1窒化物絶縁層51は、たとえばプラズマCVD(chemical vapor deposition:化学気相蒸着法)によって形成されている。第1窒化物絶縁層51は、引っ張り応力を持つようにプラズマCVDにおける不純物含有ガスの供給量を制御することによって形成されている。
第2窒化物絶縁層52は、SiN、SiCN、SiON等を含む材料によって形成されている。第1実施形態では、第2窒化物絶縁層52は、SiNを含む材料によって形成されている。つまり、第1実施形態では、第1窒化物絶縁層51および第2窒化物絶縁層52は、同一材料によって形成されている。このため、第2窒化物絶縁層52は、酸化膜53よりも大きい熱膨張係数を有する。
第2窒化物絶縁層52は、酸化膜53と同じストレスを持つ膜である。つまり、第2窒化物絶縁層52は、第1窒化物絶縁層51と逆のストレスを持つ膜である。第2窒化物絶縁層52は、たとえば圧縮応力を持つ窒化物絶縁層である。このように、第2窒化物絶縁層52は、酸化膜53の熱応力が生じる方向と同じ方向の熱応力が生じるように構成されている。換言すると、第2窒化物絶縁層52は、第1窒化物絶縁層51の熱応力が生じる方向とは逆方向の熱応力が生じるように構成されている。
第2窒化物絶縁層52は、たとえばプラズマCVDによって形成されている。第2窒化物絶縁層52は、圧縮応力を持つようにプラズマCVDにおける不純物含有ガスの供給量を制御することによって形成されている。このため、第2窒化物絶縁層52は、第1窒化物絶縁層51よりも小さい熱膨張係数を有する。換言すると、第2窒化物絶縁層52は、酸化膜53と第1窒化物絶縁層51との間の熱膨張係数を有する。
第2窒化物絶縁層52は、第1窒化物絶縁層51よりも高い膜密度を有する。第2窒化物絶縁層52は、酸化膜53よりも高い膜密度を有する。膜密度は、たとえばプラズマCVDの成膜温度、シラン系ガスの流量等の条件に基づいて変更できる。また、第2窒化物絶縁層52は、第1窒化物絶縁層51よりも高い破壊靭性を有する。
第2窒化物絶縁層52は、第1窒化物絶縁層51よりも薄い厚さを有する。第2窒化物絶縁層52の厚さは、たとえば0μmよりも大きく0.1μm未満である。第2窒化物絶縁層52の厚さは、たとえば0μmよりも大きく0.05μm未満であってもよい。第1実施形態では、第2窒化物絶縁層52の厚さは、たとえば0.04μm程度である。
なお、図面の見やすさの観点から、図面における第1窒化物絶縁層51の厚さと第2窒化物絶縁層52の厚さとの比率、第1窒化物絶縁層51の厚さと酸化膜53の厚さとの比率、および第2窒化物絶縁層52の厚さと酸化膜53の厚さとの比率は、実際の第1窒化物絶縁層51の厚さと第2窒化物絶縁層52の厚さとの比率、第1窒化物絶縁層51の厚さと酸化膜53の厚さとの比率、および第2窒化物絶縁層52の厚さと酸化膜53の厚さとの比率とは異なる。
また、絶縁ユニット54の積層数は、第1チップ14に要求される絶縁耐圧に応じて任意に変更可能である。また、絶縁ユニット54の積層数の上限値は、第1チップ14を形成する半導体ウエハの反り量に応じて任意に変更可能である。つまり、絶縁ユニット54の積層数の上限値は、半導体ウエハの許容される反り量以下の範囲内であれば任意に変更可能である。
図4、図6、および図7に示すように、第1実施形態では、基板側絶縁層50上には、複数の半導体抵抗層20が設けられている。複数の半導体抵抗層20は、表面側絶縁層60によって覆われている。このため、複数の半導体抵抗層20は、素子絶縁層40に埋め込まれているともいえる。このように、第1チップ14は、基板側絶縁層50上に設けられた半導体抵抗層20と、半導体抵抗層20を覆う表面側絶縁層60と、をさらに備えるともいえる。
表面側絶縁層60は、たとえばSiO(酸化シリコン)を含む材料によって形成されている。第1実施形態では、表面側絶縁層60は、SiOを含む材料によって形成されている。一例では、表面側絶縁層60は、基板側絶縁層50の酸化膜53と同じ材料によって形成されている。
表面側絶縁層60は、6層目の絶縁ユニット546の酸化膜536と接している。ここで、表面側絶縁層60と酸化膜536とが互いに同じ材料によって形成される場合、表面側絶縁層60と酸化膜536との界面が形成されない。しかし、図6および図7では、図面の理解を容易にするため、便宜上、表面側絶縁層60と酸化膜536との界面を描いている。なお、表面側絶縁層60と酸化膜536とが互いに異なる材料によって形成される場合には、表面側絶縁層60と酸化膜536との界面が形成される。
基板側絶縁層50上に設けられた複数の半導体抵抗層20は、Z方向において互いに同じ位置に配置されている。各半導体抵抗層20は、基板側絶縁層50からZ方向に離隔して配置されている。より詳細には、各半導体抵抗層20は、6層目の絶縁ユニット546の酸化膜536からZ方向に離隔して配置されている。
半導体抵抗層20は、Z方向を厚さ方向とする平板状に形成されている。半導体抵抗層20の厚さは、半導体抵抗層20の幅(X方向の長さ)よりも薄い。半導体抵抗層20の厚さは、たとえば1nm以上100nm以下である。第1実施形態では、半導体抵抗層20の厚さは、2.5nm程度である。半導体抵抗層20は、たとえばCrSi(クロムシリコン)を含む材料によって形成されている。このため、半導体抵抗層20は、酸化膜53よりも薄い厚さを有するといえる。半導体抵抗層20は、第1窒化物絶縁層51よりも薄い厚さを有するといえる。半導体抵抗層20は、第2窒化物絶縁層52よりも薄い厚さを有するといえる。
図6および図7に示すように、第1チップ14は、表面側絶縁層60内に設けられた複数の配線層70を備える。複数の配線層70は、図3に示す配線21~25を含む導電層である。複数の配線層70は、たとえば基板側絶縁層50上に設けられている。より詳細には、複数の配線層70は、6層目の絶縁ユニット546の酸化膜536に接している。複数の配線層70は、表面側絶縁層60によって覆われている。このため、配線層70は、Z方向において半導体抵抗層20よりも半導体基板30(図4参照)寄りに配置されている。
なお、複数の配線層70のZ方向の位置は任意に変更可能である。一例では、複数の配線層70は、たとえば6層目の絶縁ユニット546の第1窒化物絶縁層516上に設けられていてもよい。一例では、複数の配線層70は、たとえば5層目の絶縁ユニット545の第1窒化物絶縁層515上に設けられていてもよい。一例では、複数の配線層70は、たとえば4層目の絶縁ユニット544の第2窒化物絶縁層524上または第1窒化物絶縁層514上に設けられていてもよい。また一例では、複数の配線層70は、半導体抵抗層20とZ方向において同じ位置に設けられていてもよいし、半導体抵抗層20よりもパッシベーション膜43寄りの位置に設けられていてもよい。
各配線層70は、Z方向を厚さ方向とする平板状に形成されている。配線層70の厚さは、配線層70の幅(平面視で配線層70が延びる方向と直交する方向の長さ)よりも薄い。配線層70の厚さは、半導体抵抗層20の厚さよりも厚い。図6に示す例においては、配線層70の厚さは、第2窒化物絶縁層52の厚さよりも厚い。配線層70の厚さは、第1窒化物絶縁層51の厚さ以上である。配線層70の厚さは、第1窒化物絶縁層51の厚さよりも厚くてもよい。一方、配線層70の厚さは、酸化膜53の厚さよりも薄い。配線層70は、Ti、TiN、Ta、TaN、Au、Ag、Cu、Al、およびWのうち1つまたは複数が適宜選択される。第1実施形態では、配線層70は、Alを含む材料によって形成されている。
図6に示す例においては、配線層70は、図3に示す配線21~25とは異なり、Y方向に隣り合う2つの半導体抵抗層20を電気的に接続している。より詳細には、配線層70は、平面視において2つの半導体抵抗層20の双方と重なるように形成されている。各半導体抵抗層20と配線層70とは、2つのビア80によって接続されている。各ビア80は、素子絶縁層40の厚さ方向となるZ方向に延びている。ビア80は、Ti、TiN、Ta、TaN、Au、Ag、Cu、Al、およびWのうち1つまたは複数が適宜選択される。第1実施形態では、ビア80は、Wを含む材料によって形成されている。なお、ビア80の個数は任意に変更可能である。
図7に示すように、素子絶縁層40の素子表面41に形成された端子P1は、ビア81によって配線層70(図3の配線21)と電気的に接続されている。端子P1は、表面側絶縁層60上に形成されているともいえる。なお、図示していないが、端子P2~P5も同様に、ビア81によって配線層70(図3の配線22~25)と個別に電気的に接続されている。
ビア81は、表面側絶縁層60をZ方向に貫通することによって端子P1(端子P2~P5)と配線層70とに接している。ビア81は、たとえばビア80と同じ材料によって形成されている。
[第1チップの製造方法]
図8~図17を参照して、第1実施形態の第1チップ14の製造方法の概要について以下に説明する。
第1チップ14の製造方法は、半導体基板830を用意する工程と、基板側絶縁層850を形成する工程と、配線層70を形成する工程と、表面側絶縁層860を形成する工程と、ビア80を形成する工程と、半導体抵抗層20を形成する工程と、アニール処理を実施する工程と、ビア81を形成する工程と、端子P1~P5を形成する工程と、パッシベーション膜843を形成する工程と、個片化する工程と、を主に備える。
図8に示すように、半導体基板830を用意する工程では、たとえばSi基板である半導体基板830が用意される。半導体基板830は、半導体基板30を構成する部品であり、たとえば半導体ウエハである。ここで、半導体基板830は、複数の半導体基板30を含むように構成されている。
続いて、基板側絶縁層850を形成する工程が実施される。基板側絶縁層850を形成する工程では、下層酸化膜855を形成する工程と、絶縁ユニット854を形成する工程と、を含む。
図8に示すように、下層酸化膜855を形成する工程では、たとえばCVDによって半導体基板830上に下層酸化膜855が形成される。下層酸化膜855は、下層酸化膜55を構成する層である。下層酸化膜855は、たとえばSiOを含む材料によって形成されている。下層酸化膜855は、たとえば半導体基板830の基板表面831の全面にわたり形成されている。なお、下層酸化膜855は、たとえば熱酸化法によって半導体基板830上に形成されてもよい。この場合、下層酸化膜855は、熱酸化膜によって構成されている。ここで、下層酸化膜855は「第1酸化膜」に対応している。つまり、下層酸化膜855を形成する工程は「半導体基板830上に第1酸化膜を形成する工程」に対応している。
続いて、図9~図11に示すように、絶縁ユニット854を形成する工程は、第1窒化物絶縁層851を形成する工程と、第2窒化物絶縁層852を形成する工程と、酸化膜853を形成する工程と、を含む。
図9に示すように、第1窒化物絶縁層851を形成する工程では、たとえばプラズマCVDによって下層酸化膜855上に第1窒化物絶縁層851が形成される。第1窒化物絶縁層851は、第1窒化物絶縁層51を構成する層であり、たとえばSiNを含む材料によって形成されている。第1窒化物絶縁層851は、下層酸化膜855の上面855Aの全面にわたり形成されている。一例では、第1窒化物絶縁層851を形成する工程におけるプラズマCVDでは、第1窒化物絶縁層851が引っ張り応力を持つように不純物含有ガスの供給量が調整される。ここで、第1窒化物絶縁層851を形成する工程は「第1酸化膜上に第1窒化物絶縁層を形成する工程」に対応している。
図10に示すように、第2窒化物絶縁層852を形成する工程では、たとえばプラズマCVDによって第1窒化物絶縁層851上に第2窒化物絶縁層852が形成される。第2窒化物絶縁層852は、第2窒化物絶縁層52を構成する層であり、たとえばSiNを含む材料によって形成されている。第2窒化物絶縁層852は、第1窒化物絶縁層851の上面851Aの全面にわたり形成されている。一例では、第2窒化物絶縁層852を形成する工程におけるプラズマCVDでは、第2窒化物絶縁層852が圧縮応力を持つように不純物含有ガスの供給量が調整される。一例では、第2窒化物絶縁層852を形成する工程におけるプラズマCVDでは、第1窒化物絶縁層851よりも膜密度が高くなるように成膜温度、シラン系ガスの流量等の条件が設定されている。ここで、第2窒化物絶縁層852を形成する工程は「第1窒化物絶縁層上に第2窒化物絶縁層を形成する工程」に対応している。
図11に示すように、酸化膜853を形成する工程では、たとえばプラズマCVDによって第2窒化物絶縁層852上に酸化膜853が形成される。酸化膜853は、酸化膜53を構成する層であり、たとえばSiOを含む材料によって形成されている。酸化膜853は、第2窒化物絶縁層852の上面852Aの全体にわたり形成されている。以上の工程を経て、2層目の絶縁ユニット854が形成される。ここで、酸化膜853は「第2酸化膜」に対応している。また、酸化膜853を形成する工程は「第2窒化物絶縁層上に第2酸化膜を形成する工程」に対応している。
続いて、図12に示すように、絶縁ユニット854を形成する工程は、絶縁ユニット854を積層する工程を含む。ここでは、3層目~6層目の絶縁ユニット854が順次積層される。3層目~6層目の絶縁ユニット854の形成方法は、2層目の絶縁ユニット854の形成方法と同じである。
図13に示すように、配線層70を形成する工程は、絶縁ユニット854を積層する工程の後に実施される。配線層70を形成する工程では、6層目の絶縁ユニット854の酸化膜853上に配線層70が形成される。
配線層70を形成する工程では、まずたとえばスパッタ法によって酸化膜853の上面853Aの全体にわたり配線層70の材料膜であるメタル膜(図示略)が形成される。メタル膜は、たとえばTi、TiN、Ta、TaN、Au、Ag、Cu、Al、およびWのうち1つまたは複数が適宜選択される。続いて、たとえばリソグラフィおよびエッチングによってメタル膜をパターニングすることによって配線層70が形成される。
図14に示すように、表面側絶縁層860を形成する工程では、たとえばプラズマCVDによって基板側絶縁層850上に表面側絶縁層860が形成される。図14に示す表面側絶縁層860は、表面側絶縁層60の厚さ方向の一部を構成する層であり、基板側絶縁層850の上面(6層目の絶縁ユニット854の酸化膜853の上面853A)の全体にわたり形成されている。これにより、配線層70が表面側絶縁層860によって覆われている。図14に示す表面側絶縁層860の厚さは、表面側絶縁層60の厚さよりも薄い。表面側絶縁層860は、たとえばSiOを含む材料によって形成されている。
図15に示すように、ビア80を形成する工程は、まずたとえばエッチングによってビア用開口部が形成される。ビア用開口部は、表面側絶縁層860をZ方向に貫通するとともに、配線層70の一部を露出している。続いて、たとえばスパッタ法によってビア用開口部内に金属材料が充填される。金属材料は、たとえばTi、TiN、Ta、TaN、Au、Ag、Cu、Al、およびWのうち1つまたは複数が適宜選択される。これにより、ビア80が形成される。
図15に示すように、半導体抵抗層20を形成する工程は、ビア80を形成する工程の後に実施される。半導体抵抗層20を形成する工程では、図14に示す表面側絶縁層860上に半導体抵抗層20の材料膜である抵抗材料膜が形成される。より詳細には、抵抗材料膜は、図14に示す表面側絶縁層860の上面に形成される。抵抗材料膜は、図14に示す表面側絶縁層860の上面の全体にわたり形成されている。続いて、たとえばリソグラフィおよびエッチングによって抵抗材料膜がパターニングされることによって半導体抵抗層20が形成される。これにより、ビア80の上端が半導体抵抗層20に接続される。
続いて、アニール処理を実施する工程は、たとえば半導体抵抗層20を結晶化させることを目的とするアニール処理であり、1分以上600分以下の時間にわたり300℃以上700℃以下で加熱される。
続いて、図15に示すように、再び表面側絶縁層860を形成する工程を実施する。この工程では、図14の表面側絶縁層860と同様に、たとえばプラズマCVDによって図14の表面側絶縁層860上に表面側絶縁層860が形成される。これにより、表面側絶縁層860の厚さが表面側絶縁層60の厚さと等しくなる。以上の工程を経て、素子絶縁層840が形成される。また、半導体抵抗層20が表面側絶縁層860によって覆われている。図14に示す表面側絶縁層860に積層された表面側絶縁層860は、たとえばSiOを含む材料によって形成されている。一例では、図14に示す表面側絶縁層860と、図14に示す表面側絶縁層860に積層された表面側絶縁層860とは同じ材料によって形成されている。このため、図14に示す表面側絶縁層860と、図14に示す表面側絶縁層860に積層された表面側絶縁層860との間に界面は形成されていない。
続いて、図16に示すように、ビア81を形成する工程では、まずたとえばエッチングによってビア用開口部が形成される。ビア用開口部は、表面側絶縁層860をZ方向に貫通するとともに、配線層70の一部を露出している。続いて、たとえばスパッタ法によってビア用開口部内に金属材料が充填される。金属材料は、たとえばビア80を構成する金属材料と同じ材料が用いられる。これにより、ビア81が形成される。
続いて、図16に示すように、端子P1~P5を形成する工程では、まずたとえばスパッタ法によって表面側絶縁層860の上面860Aの全体にわたり端子P1~P5の材料膜であるメタル膜(図示略)が形成される。メタル膜は、たとえばTi、TiN、Ta、TaN、Au、Ag、Cu、Al、Ni、PdおよびWのうち1つまたは複数が適宜選択される。続いて、たとえばリソグラフィおよびエッチングによってメタル膜をパターニングすることによって端子P1~P5が形成される。なお、図16では、便宜上、端子P1~P5のうち端子P1のみを示している。
続いて、図17に示すように、パッシベーション膜843を形成する工程では、まずたとえば表面側絶縁層860の上面860Aおよび端子P1~P5上にパッシベーション膜843の材料膜であるパッシベーション材料膜が形成される。続いて、たとえばエッチングによってパッシベーション材料膜のうち端子P1~P5を覆う部分の一部が除去される。つまり、端子P1~P5の一部は、パッシベーション材料膜から露出する。これにより、パッシベーション膜843が形成される。パッシベーション膜843は、パッシベーション膜43を構成する膜であり、たとえばSiNを含む材料によって形成されている。
続いて、個片化する工程では、たとえばダイシングブレードを用いて図17の切断線CLに沿ってパッシベーション膜843、表面側絶縁層860、基板側絶縁層850、および半導体基板830が切断される。これにより、パッシベーション膜43、表面側絶縁層60、素子絶縁層40、および半導体基板30が形成される。以上の工程を経て、第1チップ14が製造される。
[作用]
第1実施形態の半導体モジュール10の作用について説明する。
以下の説明において、第1窒化物絶縁層51と酸化膜53とが交互に積層された基板側絶縁層を有する第1チップを「比較チップ」とする。ここで、比較チップは、第1窒化物絶縁層51および酸化膜53によって絶縁ユニットが構成される一方、各絶縁ユニットには第2窒化物絶縁層52が含まれない。比較チップの基板側絶縁層は、1層目となる下層酸化膜55と、2層目~6層目となる絶縁ユニットと、を含む。なお、比較チップの製造過程における第1窒化物絶縁層は「第1窒化物絶縁層851」であり、酸化膜は「酸化膜853」である。
図18は、第1チップ14および比較チップの製造過程における半導体ウエハ(半導体基板830)の反り量の推移を示している。図18の実線は第1チップ14の製造過程における半導体ウエハの反り量の推移を示し、図18の破線は比較チップの製造過程における半導体ウエハの反り量の推移を示している。図18は、基板側絶縁層の1層目~6層目の絶縁ユニットの製造と、アニール処理とによる半導体ウエハの反り量を示している。図18では、半導体ウエハの反り量を「ウエハ反り量」として示している。一例では、図18では、基板側絶縁層を形成する前の半導体ウエハの状態を基準の反り量(「0」)としている。ここで、正の方向のウエハ反り量は、半導体ウエハの中央が下方に凸となる半導体ウエハの反り量である。正の方向のウエハ反り量は、半導体ウエハの外縁が反り上がる半導体ウエハの反り量である。負の方向のウエハ反り量は、半導体ウエハの中央が上方に凸となる半導体ウエハの反り量である。
比較チップでは、基板側絶縁層上に半導体抵抗層20を形成する際にアニール処理が実施された場合、図18の破線のグラフに示すように、正の方向のウエハ反り量が増加する。アニール処理後には、正の方向のウエハ反り量が過度に大きくなってしまう。
このような正の方向のウエハ反り量の増加の原因としては、次のように考えられる。すなわち、アニール処理によって酸化膜853内のガスが酸化膜853の外部に移動する。第1窒化物絶縁層851は、膜密度が低いため、酸化膜853からのガスが透過する。その結果、酸化膜853内のガスが低減することによって酸化膜853の反り量が増大する。一方、第1窒化物絶縁層851は、酸化膜853とは反対方向に反ることによって酸化膜853の反りと相殺しようとするが、酸化膜853の反り量が第1窒化物絶縁層851の反り量よりも多くなるため、結果として正の方向のウエハ反り量が増加する。
第1実施形態の第1チップ14では、基板側絶縁層50は、第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53を含む。第2窒化物絶縁層52は第1窒化物絶縁層51よりも高い膜密度を有する。これにより、第1チップ14の製造過程のうちアニール処理において、第2窒化物絶縁層852によって酸化膜853からガスの移動が妨げられ、酸化膜853からガスが抜けにくくなる。これにより、酸化膜853における応力変化が抑制される。その結果、図18に示すように、アニール処理時において、ウエハ反り量は、基板側絶縁層50の形成によるウエハ反り量と同程度となる。これにより、比較チップと比較して、半導体ウエハの反り量を低減できる。
また、比較チップの基板側絶縁層の製造工程において、第1窒化物絶縁層851を形成した後、たとえばCVDによって酸化膜853を形成する際に、400℃程度に加熱される。このとき、第1窒化物絶縁層851は破壊靭性が低くかつ熱膨張係数が大きいため、第1窒化物絶縁層851にクラックが発生する場合がある。第1窒化物絶縁層851は、加熱されることによって生じる引っ張り応力に起因して第1窒化物絶縁層851の上面851Aから酸化膜853に向けてクラックが生じる。
第1実施形態の第1チップ14では、基板側絶縁層50の各絶縁ユニット54が第1窒化物絶縁層51よりも高い破壊靭性を有する第2窒化物絶縁層52を含む。第2窒化物絶縁層52は、第1窒化物絶縁層51上に設けられている。このため、第1チップ14の製造過程において酸化膜853を形成する際に400℃程度に加熱されたとしても、高い破壊靭性を有する第2窒化物絶縁層852によって第1窒化物絶縁層851を保護することによって、第1窒化物絶縁層851にクラックが生じることを抑制できる。
[効果]
第1実施形態の半導体モジュール10によれば、以下の効果が得られる。
(1-1)半導体装置の一例である第1チップ14は、半導体基板30と、半導体基板30上に設けられた基板側絶縁層50と、を備える。基板側絶縁層50は、2層目の絶縁ユニット542の酸化膜532と、この酸化膜532と離隔して設けられた3層目の絶縁ユニット543の酸化膜533と、酸化膜532と酸化膜533との間に設けられた第1窒化物絶縁層513および第2窒化物絶縁層523と、を含む。第2窒化物絶縁層523は、第1窒化物絶縁層513よりも高い膜密度を有する。
この構成によれば、たとえば基板側絶縁層50に対してアニール処理が実施された場合、アニール処理に起因する酸化膜532(853)からのガスの移動は、高い膜密度を有する第2窒化物絶縁層523(852)によって抑制される。このため、酸化膜532(853)からガスが抜けにくくなるため、酸化膜532(853)の反り量が低減される。したがって、第1チップ14の製造過程において、半導体基板30を構成する半導体ウエハの反り量を低減できる。
(1-2)第2窒化物絶縁層52は、第1窒化物絶縁層51上に設けられている。第2窒化物絶縁層52は、第1窒化物絶縁層51よりも高い破壊靭性を有する。
この構成によれば、第2窒化物絶縁層52によって第1窒化物絶縁層51が保護されるため、第1窒化物絶縁層51におけるクラックの発生を抑制することができる。
(1-3)第2窒化物絶縁層52は、第1窒化物絶縁層51よりも薄い厚さを有する。
この構成によれば、基板側絶縁層50の厚さを薄くすることができるため、第1チップ14の低背化を図ることができる。
(1-4)基板側絶縁層50は、第1窒化物絶縁層51と第2窒化物絶縁層52と酸化膜53とを含む絶縁ユニット54が複数積層されることによって構成されている。
この構成によれば、各絶縁ユニット54において第2窒化物絶縁層52によって第1窒化物絶縁層51におけるクラックの発生を抑制することができる。
<第2実施形態>
図19~図22を参照して、第2実施形態の半導体モジュール10について説明する。第2実施形態の半導体モジュール10は、第1実施形態の半導体モジュール10と比較して、第1チップ14の基板側絶縁層50の構成が主に異なる。以下の説明では、第1実施形態と異なる構成について詳細に説明し、第1実施形態と共通の構成要素には同一の符号を付し、その説明を省略する。
図19に示すように、第2実施形態において、基板側絶縁層50は、複数(第2実施形態では5つ)の絶縁ユニット54が積層されることによって構成されている。第2実施形態では、基板側絶縁層50は、半導体基板30と接するように半導体基板30上に設けられた1層目の下層酸化膜55と、下層酸化膜55上に設けられ、2層目から6層目までを構成する絶縁ユニット542~546と、を含む。なお、層の順番に関係ない事項を説明する場合、「絶縁ユニット54」を用いる。
図19および図20に示すように、第2実施形態の半導体モジュール10における第1チップ14の絶縁ユニット54は、第3窒化物絶縁層56をさらに備える。図20に示すように、第3窒化物絶縁層56は、第1窒化物絶縁層51の下面51Bに接している。つまり、第2実施形態の絶縁ユニット54は、第3窒化物絶縁層56と、第3窒化物絶縁層56上に設けられた第1窒化物絶縁層51と、第1窒化物絶縁層51上に設けられた第2窒化物絶縁層52と、第2窒化物絶縁層52上に設けられた酸化膜53と、を含む。なお、第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53の構成および積層構造は第1実施形態と同様である。
以降の説明において、絶縁ユニット54の構成要素である第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53について、これらの符号の1桁の数字を層の順番に合わせて記載する。
図20に示すように、第2実施形態では、2層目の絶縁ユニット542の第3窒化物絶縁層562は、下層酸化膜55に接している。2層目の絶縁ユニット542の第1窒化物絶縁層512、第2窒化物絶縁層522、および第3窒化物絶縁層562は、下層酸化膜55と酸化膜532とのZ方向の間に介在している。このため、絶縁ユニット542においては、下層酸化膜55は「第1酸化膜」に対応し、酸化膜532は「第2酸化膜」に対応している。
3層目の絶縁ユニット543の第3窒化物絶縁層563は、2層目の絶縁ユニット542の酸化膜532の上面53Aに接している。3層目の絶縁ユニット543の第1窒化物絶縁層513、第2窒化物絶縁層523、および第3窒化物絶縁層563は、酸化膜532と酸化膜533とのZ方向の間に介在している。ここで、絶縁ユニット543においては、酸化膜532は「第1酸化膜」に対応し、酸化膜533は「第2酸化膜」に対応している。
4層目~6層目の絶縁ユニット544~546の構成は、絶縁ユニット542,543の構成と同じである。このため、4層目~6層目の絶縁ユニット544~546において、3層目~5層目の絶縁ユニット543~545の酸化膜533~535は「第1酸化膜」に対応し、4層目~6層目の絶縁ユニット544~546の酸化膜534~536は「第2酸化膜」に対応している。
次に、絶縁ユニット54の構成要素である第3窒化物絶縁層56の詳細な構成について説明する。以下の説明では、2層目~6層目の絶縁ユニット542~546に共通であるため、第3窒化物絶縁層56について、これらの符号の1桁の数字を層の順番に合わせて記載せず、そのまま用いる。
第3窒化物絶縁層56は、SiN、SiCN、SiON等を含む材料によって形成されている。第2実施形態では、第3窒化物絶縁層56は、SiNを含む材料によって形成されている。つまり、第2実施形態では、第1窒化物絶縁層51、第2窒化物絶縁層52、および第3窒化物絶縁層56は、同一材料によって形成されている。このため、第3窒化物絶縁層56は、酸化膜53よりも大きい熱膨張係数を有する。
第3窒化物絶縁層56は、酸化膜53と同じストレスを持つ膜である。換言すると、第3窒化物絶縁層56は、第2窒化物絶縁層52と同じストレスを持つ膜である。つまり、第3窒化物絶縁層56は、第1窒化物絶縁層51と逆のストレスを持つ膜である。第3窒化物絶縁層56は、たとえば圧縮応力を持つ窒化物絶縁層である。このように、第3窒化物絶縁層56は、酸化膜53の熱応力が生じる方向と同じ方向の熱応力が生じるように構成されている。換言すると、第3窒化物絶縁層56は、第2窒化物絶縁層52の熱応力が生じる方向と同じ方向の熱応力が生じるように構成されている。つまり、第3窒化物絶縁層56は、第1窒化物絶縁層51の熱応力が生じる方向とは逆方向の熱応力が生じるように構成されている。
第3窒化物絶縁層56は、たとえばプラズマCVDによって形成されている。第3窒化物絶縁層56は、第2窒化物絶縁層52と同様に、圧縮応力を持つようにプラズマCVDにおける不純物含有ガスの供給量を制御することによって形成されている。このため、第3窒化物絶縁層56は、第1窒化物絶縁層51よりも小さい熱膨張係数を有する。換言すると、第3窒化物絶縁層56は、酸化膜53と第1窒化物絶縁層51との間の熱膨張係数を有する。第3窒化物絶縁層56は、第2窒化物絶縁層52と同じ熱膨張係数を有するともいえる。
第3窒化物絶縁層56は、第1窒化物絶縁層51よりも高い膜密度を有する。第3窒化物絶縁層56は、酸化膜53よりも高い膜密度を有する。一例では、第3窒化物絶縁層56の膜密度は、第2窒化物絶縁層52の膜密度と同じである。膜密度は、たとえばプラズマCVDの成膜温度、シラン系ガスの流量等の条件に基づいて変更できる。また、第3窒化物絶縁層56は、第1窒化物絶縁層51よりも高い破壊靭性を有する。一例では、第3窒化物絶縁層56の破壊靭性は、第2窒化物絶縁層52の破壊靭性と同じである。
第3窒化物絶縁層56は、第1窒化物絶縁層51よりも薄い厚さを有する。第3窒化物絶縁層56の厚さは、たとえば0μmよりも大きく0.1μm未満である。また、第3窒化物絶縁層56の厚さは、たとえば0μmよりも大きく0.05μm未満であってもよい。第2実施形態では、第3窒化物絶縁層56の厚さは、たとえば0.04μm程度である。第3窒化物絶縁層56の厚さは、第2窒化物絶縁層52の厚さと同じであってよい。
なお、図面の見やすさの観点から、図面における第1窒化物絶縁層51の厚さと第2窒化物絶縁層52の厚さとの比率、第1窒化物絶縁層51の厚さと酸化膜53の厚さとの比率、第2窒化物絶縁層52の厚さと酸化膜53の厚さとの比率、第3窒化物絶縁層56の厚さと第1窒化物絶縁層51の厚さとの比率、および第3窒化物絶縁層56の厚さと酸化膜53の厚さとの比率は、実際の第1窒化物絶縁層51の厚さと第2窒化物絶縁層52の厚さとの比率、第1窒化物絶縁層51の厚さと酸化膜53の厚さとの比率、第2窒化物絶縁層52の厚さと酸化膜53の厚さとの比率、第3窒化物絶縁層56の厚さと第1窒化物絶縁層51の厚さとの比率、および第3窒化物絶縁層56の厚さと酸化膜53の厚さとの比率とは異なる。
また、絶縁ユニット54の積層数は、第1チップ14に要求される絶縁耐圧に応じて任意に変更可能である。また、絶縁ユニット54の積層数の上限値は、第1チップ14を形成する半導体ウエハの反り量に応じて任意に変更可能である。つまり、絶縁ユニット54の積層数の上限値は、半導体ウエハの許容される反り量以下の範囲内であれば任意に変更可能である。
[第1チップの製造方法]
第2実施形態の第1チップ14の製造方法について説明する。第2実施形態の第1チップ14の製造方法は、第1実施形態の第1チップ14の製造方法と比較して、絶縁ユニット854の形成方法が異なる。以下では、絶縁ユニット854の形成方法について説明し、他の工程の説明を省略する。
絶縁ユニット854を形成する工程は、第3窒化物絶縁層856を形成する工程と、第1窒化物絶縁層851を形成する工程と、第2窒化物絶縁層852を形成する工程と、アニール処理を実施する工程と、酸化膜853を形成する工程と、を含む。
図21に示すように、第3窒化物絶縁層856を形成する工程では、たとえばプラズマCVDによって下層酸化膜855上に第3窒化物絶縁層856が形成される。第3窒化物絶縁層856は、第3窒化物絶縁層56を構成する層であり、たとえばSiNを含む材料によって形成されている。第3窒化物絶縁層856は、下層酸化膜855の上面855Aの全面にわたり形成されている。一例では、第3窒化物絶縁層856を形成する工程におけるプラズマCVDでは、第3窒化物絶縁層856が圧縮応力を持つように不純物含有ガスの供給量が調整される。一例では、第3窒化物絶縁層856を形成する工程におけるプラズマCVDでは、第1窒化物絶縁層851よりも膜密度が高くなるように成膜温度、シラン系ガスの流量等の条件が設定されている。ここで、第3窒化物絶縁層856を形成する工程は「第1酸化膜上に第3窒化物絶縁層を形成する工程」に対応している。
図22に示すように、第1窒化物絶縁層851を形成する工程では、たとえばプラズマCVDによって第3窒化物絶縁層856上に第1窒化物絶縁層851が形成される。第1窒化物絶縁層851は、第3窒化物絶縁層856の上面856Aの全面にわたり形成されている。一例では、第1窒化物絶縁層851を形成する工程におけるプラズマCVDでは、第1窒化物絶縁層851が引っ張り応力を持つように不純物含有ガスの供給量が調整される。ここで、第1窒化物絶縁層851を形成する工程は「第3窒化物絶縁層上に第1窒化物絶縁層を形成する工程」に対応している。
第2窒化物絶縁層852を形成する工程、酸化膜853を形成する工程、およびアニール処理を実施する工程は、第1実施形態と同様である。ここで、第2窒化物絶縁層852を形成する工程は「第1窒化物絶縁層上に第2窒化物絶縁層を形成する工程」に対応している。また、以上の工程を経て、第2窒化物絶縁層852および第3窒化物絶縁層856の双方は、第1窒化物絶縁層851よりも高い膜密度となるように形成される。
続いて、図示していないが、絶縁ユニット854を形成する工程は、絶縁ユニット854を積層する工程を含む。ここでは、3層目~6層目の絶縁ユニット854が順次積層される。3層目~6層目の絶縁ユニット854の形成方法は、2層目の絶縁ユニット854の形成方法と同じである。
[効果]
第2実施形態の半導体モジュール10によれば、以下の効果が得られる。
(2-1)第1窒化物絶縁層51は、基板側絶縁層50の厚さ方向(Z方向)において互いに反対側を向く上面51Aおよび下面51Bを有する。第2窒化物絶縁層52は、第1窒化物絶縁層51上に設けられている。基板側絶縁層50は、第1窒化物絶縁層51の下面51Bに接し、第1窒化物絶縁層51よりも高い膜密度を有する第3窒化物絶縁層56をさらに含む。この構成によれば、第1実施形態の(1-1)および(1-2)と同様の効果が得られる。
<第3実施形態>
図23~図25を参照して、第3実施形態の半導体モジュール100について説明する。
図23に示すように、第3実施形態の半導体モジュール100は、1次側端子101と2次側端子102との間を電気的に絶縁しつつパルス信号を伝達する信号伝達装置である。このような信号伝達装置としては、たとえばデジタルアイソレータである。このデジタルアイソレータの一例は、DC/DCコンバータである。半導体モジュール100は、1次側端子101に電気的に接続された1次側回路103と、2次側端子102に電気的に接続された2次側回路104と、1次側回路103と2次側回路104とを電気的に絶縁するトランス105と、を有する信号伝達回路100Aを備える。
1次側回路103は、第1電圧V1が印加されることによって動作するように構成された回路である。1次側回路103は、1次側端子101を介してたとえば外部の制御装置(図示略)に電気的に接続されている。
2次側回路104は、第1電圧V1とは異なる第2電圧V2が印加されることによって動作するように構成された回路である。第2電圧V2は、たとえば第1電圧V1よりも高い。第1電圧V1および第2電圧V2は直流電圧である。2次側回路104は、たとえば制御装置の制御対象となる駆動回路に2次側端子102を介して電気的に接続されている。駆動回路の一例は、スイッチング回路である。
信号伝達回路100Aでは、制御装置からの制御信号が1次側端子101を介して1次側回路103に入力されると、1次側回路103からトランス105を介して2次側回路104に信号が伝達される。そして、2次側回路104に伝達された信号は、2次側回路104から2次側端子102を介して駆動回路に出力される。
上述のとおり、信号伝達回路100Aは、トランス105によって1次側回路103と2次側回路104とが電気的に絶縁されている。より詳細には、トランス105によって1次側回路103と2次側回路104との間で直流電圧が伝達されることが規制されている一方、パルス信号の伝達は可能となっている。
すなわち、1次側回路103と2次側回路104とが絶縁されている状態とは、1次側回路103と2次側回路104との間において、直流電圧の伝達が遮断されている状態を意味し、1次側回路103から2次側回路104へのパルス信号の伝達については許容している。
半導体モジュール100の絶縁耐圧は、たとえば2500Vrms以上7500Vrms以下である。一例では、半導体モジュール100の絶縁耐圧は、5700Vrms程度である。ただし、半導体モジュール100の絶縁耐圧の具体的な数値はこれに限られず任意に変更可能である。また、一例では、1次側回路103のグランドと2次側回路104のグランドとのそれぞれが独立して設けられている。
次に、半導体モジュール100の構成の一例について説明する。
半導体モジュール100は、1次側回路103から2次側回路104に向けて2種類の信号を伝達させることに対応させて、トランス105を2つ備える。より詳細には、半導体モジュール100は、1次側回路103から2次側回路104への第1信号の伝達に用いられるトランス105と、1次側回路103から2次側回路104への第2信号の伝達に用いられるトランス105と、を備える。一例では、第1信号は半導体モジュール100に入力される外部信号の立ち上がり情報を含む信号であり、第2信号は外部信号の立下り情報を含む信号である。第1信号および第2信号によってパルス信号が生成される。
以下、説明の便宜上、第1信号の伝達に用いられるトランス105を「第1トランス105A」とし、第2信号の伝達に用いられるトランス105を「第2トランス105B」とする。
第1トランス105Aは、1次側回路103から2次側回路104に第1信号を伝達する一方、1次側回路103と2次側回路104とを電気的に絶縁するように構成されている。第2トランス105Bは、1次側回路103から2次側回路104に第2信号を伝達する一方、1次側回路103と2次側回路104とを電気的に絶縁するように構成されている。第1トランス105Aおよび第2トランス105Bの絶縁耐圧は、たとえば2500Vrms以上7500Vrms以下である。ただし、第1トランス105Aおよび第2トランス105Bの絶縁耐圧の具体的な数値はこれに限られず任意に変更可能である。
第1トランス105Aは、低電圧コイル106Aと、低電圧コイル106Aと電気的に絶縁されておりかつ磁気結合可能な高電圧コイル107Aと、を有する。低電圧コイル106Aの第1コイル端部は1次側回路103と電気的に接続されている一方、低電圧コイル106Aの第2コイル端部は1次側回路103のグランドに電気的に接続されている。高電圧コイル107Aの第1コイル端部は2次側回路104と電気的に接続されている一方、高電圧コイル107Aの第2コイル端部は2次側回路104のグランドに電気的に接続されている。
第2トランス105Bは、低電圧コイル106Bと、低電圧コイル106Bと電気的に絶縁されておりかつ磁気結合可能な高電圧コイル107Bと、を有する。図23に示すとおり、低電圧コイル106Bおよび高電圧コイル107Bの電気的な接続関係は第1トランス105Aと同じであるため、その詳細な説明は省略する。
図24に示すように、半導体モジュール100は、複数の半導体チップが1パッケージ化されている。一例では、半導体モジュール100のパッケージ形式はSO(Small Outline)系である。SO系の一例としては、SOP(Small Outline Package)が挙げられる。なお、半導体モジュール100のパッケージ形式は任意に変更可能である。
半導体モジュール100は、半導体チップとして第1チップ110、第2チップ120、およびトランスチップ130を備える。また、半導体モジュール100は、第1チップ110が実装された1次側ダイパッド140と、第2チップ120が実装された2次側ダイパッド150と、第1チップ110、第2チップ120、トランスチップ130、1次側ダイパッド140、および2次側ダイパッド150を封止する封止樹脂160と、を備える。ここで、第3実施形態では、トランスチップ130は「半導体装置」に対応している。また、2次側ダイパッド150は「支持部材」に対応している。
封止樹脂160は、電気絶縁性を有する材料によって形成されている。このような材料の一例として、黒色のエポキシ樹脂が用いられている。封止樹脂160は、Z方向を厚さ方向とする矩形平板状に形成されている。
平面視において、1次側ダイパッド140および2次側ダイパッド150は、X方向において互いに離隔して配列されている。1次側ダイパッド140および2次側ダイパッド150の双方は、平板状に形成されている。一例では、1次側ダイパッド140および2次側ダイパッド150の双方は、導電材料によって形成された導電層である。導電材料の一例として、Cu、Alを含む材料によって形成されている。なお、1次側ダイパッド140および2次側ダイパッド150の双方を構成する材料は、導電材料に限られず、絶縁材料であってもよい。絶縁材料の一例として、アルミナ等のセラミックスが用いられてもよい。
トランスチップ130は、2次側ダイパッド150に実装されている。このため、トランスチップ130は、2次側ダイパッド150に支持されているともいえる。2次側ダイパッド150には、トランスチップ130および第2チップ120の双方が実装されている。トランスチップ130および第2チップ120は、X方向において互いに離隔して配列されている。トランスチップ130は、第1チップ110と第2チップ120とのX方向の間に配置されている。
第1チップ110は、1次側回路103を含むチップである。第1チップ110は、そのチップ上面から露出するように設けられた複数の第1電極パッド111および複数の第2電極パッド112を有する。第1チップ110は、たとえばはんだペーストまたは銀ペースト等の導電性接合材によって1次側ダイパッド140に接合されている。半導体モジュール100においては、1次側ダイパッド140が第1グランドを構成している。このため、1次側回路103は第1グランドに電気的に接続されている。
第2チップ120は、2次側回路104を含むチップである。第2チップ120は、そのチップ上面から露出するように設けられた複数の第1電極パッド121および複数の第2電極パッド122を有する。第2チップ120は、導電性接合材によって2次側ダイパッド150に接合されている。半導体モジュール100においては、2次側ダイパッド150が第2グランドを構成している。このため、2次側回路104は第2グランドに電気的に接続されている。
トランスチップ130は、第1トランス105Aおよび第2トランス105Bの双方を含むチップである。このため、トランスチップ130は、第1チップ110および第2チップ120とは別の第1トランス105Aおよび第2トランス105B専用のチップである。トランスチップ130は、そのチップ上面から露出するように設けられた複数の第1電極パッド131および複数の第2電極パッド132を有する。複数の第1電極パッド131は低電圧コイル106A(106B)と電気的に接続される電極パッドであり、複数の第2電極パッド132は高電圧コイル107A(107B)と電気的に接続される電極パッドである。トランスチップ130は、たとえば導電性接合材によって2次側ダイパッド150に接合されている。なお、トランスチップ130は、たとえばエポキシ樹脂等の絶縁性接合材によって2次側ダイパッド150に接合されていてもよい。
第1チップ110の複数の第1電極パッド111は、複数のワイヤWA1によって図示していない複数の1次側リードに個別に接続されている。1次側リードは、図23の1次側端子101を構成する部品である。これにより、1次側回路103と1次側端子101とが電気的に接続されている。1次側リードは、封止樹脂160から外部に向けて突出した端子部を有する。
第1チップ110の複数の第2電極パッド112は、複数のワイヤWA2によってトランスチップ130の複数の第1電極パッド131に個別に接続されている。これにより、1次側回路103と低電圧コイル106A(106B)とが電気的に接続されている。
トランスチップ130の複数の第2電極パッド132は、複数のワイヤWA3によって第2チップ120の複数の第1電極パッド121に個別に接続されている。これにより、2次側回路104と高電圧コイル107A(107B)とが電気的に接続されている。
第2チップ120の複数の第2電極パッド122は、複数のワイヤWA4によって図示していない複数の2次側リードに個別に接続されている。2次側リードは、図23の2次側端子102を構成する部品である。これにより、2次側回路104と2次側端子102とが電気的に接続されている。2次側リードは、封止樹脂160から外部に向けて突出した端子部を有する。
各ワイヤWA1~WA4は、ワイヤボンディング装置によって形成されたボンディングワイヤである。各ワイヤWA1~WA4は、たとえばAu(金),Al,Cu等の導体によって形成されている。
[トランスチップの内部構成]
図25は、トランスチップ130および2次側ダイパッド150をXZ平面で切断した断面構造を示している。以下の説明において、複数の第1電極パッド131を「第1電極パッド131A」、「第1電極パッド131B」とし、複数の第2電極パッド132を「第2電極パッド132A」、「第2電極パッド132B」とする。
図25に示すように、トランスチップ130は、第1実施形態の第1チップ14と同様に、半導体基板30および素子絶縁層40を備える。また、トランスチップ130は、低電圧コイル106A(106B)を構成する第1コイル133と、高電圧コイル107A(107B)を構成する第2コイル134と、を備える。
第1コイル133および第2コイル134の双方は、素子絶縁層40に埋め込まれている。一例では、第1コイル133および第2コイル134の双方は、基板側絶縁層50に埋め込まれている。第2コイル134は、Z方向において第1コイル133と対向配置されている。第1コイル133と第2コイル134との間には、素子絶縁層40(基板側絶縁層50)の一部が介在している。第2コイル134は、第1コイル133よりも素子絶縁層40の素子表面41の近くに配置されている。なお、第2コイル134のZ方向の配置位置は任意に変更可能である。一例では、第2コイル134は基板側絶縁層50上に配置されていてもよい。
第1コイル133および第2コイル134を構成する材料は、Ti(チタン)、TiN(窒化チタン)、Ta(タンタル)、TaN(窒化タンタル)、Au、Ag、Cu、Al、およびW(タングステン)のうち1つまたは複数が適宜選択される。一例では、第1コイル133および第2コイル134の各々は、Cuを含む材料によって形成されている。
第1コイル133は、低圧側接続配線135を介して第1電極パッド131Aと電気的に接続されている。また、第1コイル133は、低圧側接続配線136を介して第1電極パッド131Bと電気的に接続されている。第2コイル134は、高圧側接続配線137を介して第2電極パッド132Aと電気的に接続されている。第2コイル134は、高圧側接続配線138を介して第2電極パッド132Bと電気的に接続されている。低圧側接続配線135,136は、たとえば配線層とビアとの組み合わせによって構成されている。高圧側接続配線137,138は、たとえばビアによって構成されている。
第3実施形態では、基板側絶縁層50の絶縁ユニット54の層数が第1実施形態よりも多い。図25に示す例では、基板側絶縁層50は、下層酸化膜55上に10層の絶縁ユニット54がZ方向に積層されることによって構成されている。ここで、便宜上、下層酸化膜55は基板側絶縁層50の1層目としている。このため、絶縁ユニット54は、基板側絶縁層50の2層目~11層目を構成している。なお、絶縁ユニット54の数は任意に変更可能であり、たとえば第1実施形態と同様に5つであってもよい。
第1コイル133は、基板側絶縁層50のうち3層目の絶縁ユニット54に設けられている。図25に示す例では、第1コイル133は、3層目の絶縁ユニット54の酸化膜53をZ方向に貫通するように設けられている。このため、第1コイル133は3層目の絶縁ユニット54の第2窒化物絶縁層52に接しており、第1コイル133は4層目の第1窒化物絶縁層51に接している。
第2コイル134は、基板側絶縁層50のうち11層目の絶縁ユニット54に設けられている。図25に示す例では、第2コイル134は、11層目の絶縁ユニット54の酸化膜53をZ方向に貫通するように設けられている。このため、第2コイル134は11層目の絶縁ユニット54の第2窒化物絶縁層52に接しており、第2コイル134は表面側絶縁層60に接している。
第1電極パッド131A,131Bおよび第2電極パッド132A,132Bの各々は、基板側絶縁層50上に設けられている。第1電極パッド131A,131Bおよび第2電極パッド132A,132Bの各々は、表面側絶縁層60に設けられている。表面側絶縁層60上には、第1実施形態と同様に、パッシベーション膜43が設けられている。表面側絶縁層60およびパッシベーション膜43の各々には、第1電極パッド131A,131Bおよび第2電極パッド132A,132Bを個別に露出するように開口する開口部が設けられている。なお、第3実施形態によれば、第1実施形態と同様の効果が得られる。
<変更例>
上記各実施形態は、以下のように変更して実施することができる。また、上記各実施形態および以下の変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
・第1実施形態において、第2窒化物絶縁層52のZ方向の位置は任意に変更可能である。一例では、図26に示すように、2層目の絶縁ユニット542において、第2窒化物絶縁層522は、その上面52Aが第1窒化物絶縁層512の下面51Bと接するように設けられていてもよい。
要するに、Z方向において隣り合う酸化膜53の間に介在する第1窒化物絶縁層51および第2窒化物絶縁層52の配置態様として、第1窒化物絶縁層51上に第2窒化物絶縁層52が設けられてもよいし、第2窒化物絶縁層52上に第1窒化物絶縁層51が設けられていてもよい。
図26に示す変更例においては、第1チップ14の製造方法として、第1窒化物絶縁層851および第2窒化物絶縁層852の製造順番が異なる。つまり、第1チップ14の製造方法は、半導体基板830上に下層酸化膜855(第1酸化膜)が形成された後、下層酸化膜855上に第2窒化物絶縁層852を形成する工程と、第2窒化物絶縁層852上に第1窒化物絶縁層851を形成する工程と、第1窒化物絶縁層851上に酸化膜853(第2酸化膜)を形成する工程と、を含む。
・第1実施形態において、基板側絶縁層50の構成は任意に変更可能である。一例では、図27に示すように、基板側絶縁層50は、第1窒化物絶縁層51、第2窒化物絶縁層52、および酸化膜53Mを含む第1絶縁ユニット54Mと、第4窒化物絶縁層57と酸化膜53Nとを含む第2絶縁ユニット54Nと、を含んでいてもよい。第4窒化物絶縁層57は、第1窒化物絶縁層51と対応する絶縁層である。なお、酸化膜53M,53Nは、たとえば第1実施形態の酸化膜53と同じ構成である。つまり、第2絶縁ユニット54Nは、第2窒化物絶縁層52を有していない。このため、図27に示す基板側絶縁層50は、基板側絶縁層50の一部から第2窒化物絶縁層52が省略された構成である。
図27に示す基板側絶縁層50は、2層目、4層目、および6層目の絶縁ユニット542,544,546が第1絶縁ユニット54Mによって構成され、3層目および5層目の絶縁ユニット543,545が第2絶縁ユニット54Nによって構成されている。つまり、基板側絶縁層50は、第1絶縁ユニット54Mと第2絶縁ユニット54Nとが交互に積層されている。
第4窒化物絶縁層57は、第1窒化物絶縁層51と同一材料によって形成されている。つまり、第4窒化物絶縁層57は、第2窒化物絶縁層52よりも低い膜密度を有する。第4窒化物絶縁層57は、第2窒化物絶縁層52よりも低い破壊靭性を有する。第4窒化物絶縁層57は、第2窒化物絶縁層52よりも大きい熱膨張係数を有する。一例では、第4窒化物絶縁層57は、第1窒化物絶縁層51と同じ膜密度、同じ破壊靭性、同じ熱膨張係数を有する。つまり、第4窒化物絶縁層57は、第1窒化物絶縁層51と同じ製造方法で形成されている。また、一例では、第4窒化物絶縁層57は、第1窒化物絶縁層51と同じ厚さを有する。
第2絶縁ユニット54Nの酸化膜53Nは、第4窒化物絶縁層57上に設けられている。この酸化膜53Nは「第3酸化膜」に対応している。酸化膜53Nの下面53NBは、第4窒化物絶縁層57の上面57Aに接している。酸化膜53Nの上面53NAは、第1絶縁ユニット54Mの第1窒化物絶縁層51に接している。一例では、酸化膜53Nは、第1絶縁ユニット54Mの酸化膜53と同一材料によって形成されている。
なお、基板側絶縁層50における第1絶縁ユニット54Mおよび第2絶縁ユニット54Nの積層構造は任意に変更可能である。基板側絶縁層50は、第1絶縁ユニット54Mおよび第2絶縁ユニット54Nの両方を少なくとも1つ含んでいればよい。また、第3実施形態の基板側絶縁層50についても同様に変更することができる。
・第2実施形態において、基板側絶縁層50の構成は任意に変更可能である。
第1例では、図28に示すように、基板側絶縁層50は、第1窒化物絶縁層51、第2窒化物絶縁層52、第3窒化物絶縁層56、および酸化膜53Pを含む第1絶縁ユニット54Pと、第4窒化物絶縁層57および酸化膜53Qを含む第2絶縁ユニット54Qと、を含んでいてもよい。第4窒化物絶縁層57は、第1窒化物絶縁層51に対応する絶縁層である。なお、酸化膜53P,53Qは、たとえば第1実施形態の酸化膜53と同じ構成である。つまり、第2絶縁ユニット54Qは、第2窒化物絶縁層52および第3窒化物絶縁層56を有していない。このため、図28に示す基板側絶縁層50は、基板側絶縁層50の一部から第2窒化物絶縁層52および第3窒化物絶縁層56が省略された構成である。
図28に示す基板側絶縁層50は、2層目、4層目、および6層目の絶縁ユニット542,544,546が第1絶縁ユニット54Pによって構成され、3層目および5層目の絶縁ユニット543,545が第2絶縁ユニット54Qによって構成されている。つまり、基板側絶縁層50は、第1絶縁ユニット54Pと第2絶縁ユニット54Qとが交互に積層されている。
第2絶縁ユニット54Qの酸化膜53Qは、第4窒化物絶縁層57上に設けられている。この酸化膜53Qは「第4酸化膜」に対応している。酸化膜53Qの下面53QBは、第4窒化物絶縁層57の上面57Aに接している。酸化膜53Qの上面53QAは、第1絶縁ユニット54Pの第3窒化物絶縁層56に接している。
なお、基板側絶縁層50における第1絶縁ユニット54Pおよび第2絶縁ユニット54Qの積層構造は任意に変更可能である。基板側絶縁層50は、第1絶縁ユニット54Pおよび第2絶縁ユニット54Qの両方を少なくとも1つ含んでいればよい。また、第3実施形態の基板側絶縁層50についても同様に変更することができる。
第2例では、図29に示すように、基板側絶縁層50は、第1絶縁ユニット54Pと、第5窒化物絶縁層58、第6窒化物絶縁層59、および酸化膜53Rを含む第3絶縁ユニット54Rと、を含んでいてもよい。第5窒化物絶縁層58は第1窒化物絶縁層51に対応する絶縁層であり、第6窒化物絶縁層59は第2窒化物絶縁層52に対応する絶縁層である。また、酸化膜53Rは、たとえば第1実施形態の酸化膜53と同じ構成である。
図29に示す基板側絶縁層50は、2層目、4層目、および6層目の絶縁ユニット542,544,546が第1絶縁ユニット54Pによって構成され、3層目および5層目の絶縁ユニット543,545が第3絶縁ユニット54Rによって構成されている。つまり、基板側絶縁層50は、第1絶縁ユニット54Pと第3絶縁ユニット54Rとが交互に積層されている。
第5窒化物絶縁層58は、第1窒化物絶縁層51と同じ材料によって形成されている。つまり、第5窒化物絶縁層58は、第2窒化物絶縁層52よりも低い膜密度を有する。第5窒化物絶縁層58は、第2窒化物絶縁層52よりも低い破壊靭性を有する。第5窒化物絶縁層58は、第2窒化物絶縁層52よりも大きい熱膨張係数を有する。一例では、第5窒化物絶縁層58は、第1窒化物絶縁層51と同じ膜密度、同じ破壊靭性、同じ熱膨張係数を有する。つまり、第5窒化物絶縁層58は、第1窒化物絶縁層51と同じ製造方法で形成されている。また、一例では、第5窒化物絶縁層58は、第1窒化物絶縁層51と同じ厚さを有する。
第6窒化物絶縁層59は、第2窒化物絶縁層52と同じ材料によって形成されている。つまり、第6窒化物絶縁層59は、第5窒化物絶縁層58よりも高い膜密度を有する。第6窒化物絶縁層59は、第5窒化物絶縁層58よりも高い破壊靭性を有する。第6窒化物絶縁層59は、第5窒化物絶縁層58よりも小さい熱膨張係数を有する。第6窒化物絶縁層59は、酸化膜53Rの熱膨張係数と第5窒化物絶縁層58の熱膨張係数との間の熱膨張係数を有するともいえる。一例では、第6窒化物絶縁層59は、第2窒化物絶縁層52と同じ膜密度、同じ破壊靭性、同じ熱膨張係数を有する。つまり、第6窒化物絶縁層59は、第2窒化物絶縁層52と同じ製造方法で形成されている。一例では、第6窒化物絶縁層59は、第5窒化物絶縁層58よりも薄い厚さを有する。一例では、第6窒化物絶縁層59は、第2窒化物絶縁層52と同じ厚さを有する。
第3絶縁ユニット54Rの酸化膜53Rは、第6窒化物絶縁層59上に設けられている。この酸化膜53Rは「第5酸化膜」に対応している。酸化膜53Rの下面53RBは、第6窒化物絶縁層59の上面59Aに接している。酸化膜53Rの上面53RAは、第1絶縁ユニット54Pの第3窒化物絶縁層56に接している。
なお、基板側絶縁層50における第1絶縁ユニット54Pおよび第3絶縁ユニット54Rの積層構造は任意に変更可能である。基板側絶縁層50は、第1絶縁ユニット54Pおよび第3絶縁ユニット54Rの両方を少なくとも1つ含んでいればよい。また、第3実施形態の基板側絶縁層50についても同様に変更することができる。
第3例では、図30に示すように、基板側絶縁層50は、第1絶縁ユニット54Pと、第2絶縁ユニット54Qと、第5窒化物絶縁層58、第6窒化物絶縁層59、および酸化膜53Rを含む第3絶縁ユニット54Rと、を含んでいてもよい。
図30に示す基板側絶縁層50は、2層目および5層目の絶縁ユニット542,545が第1絶縁ユニット54Pによって構成され、3層目および6層目の絶縁ユニット543,546が第3絶縁ユニット54Rによって構成され、4層目の絶縁ユニット544が第2絶縁ユニット54Qによって構成されている。つまり、基板側絶縁層50は、第1絶縁ユニット54Pと第2絶縁ユニット54Qと第3絶縁ユニット54Rとが順に積層されている。
なお、基板側絶縁層50における第1絶縁ユニット54P、第2絶縁ユニット54Q、および第3絶縁ユニット54Rの積層構造は任意に変更可能である。たとえば第1絶縁ユニット54P、第2絶縁ユニット54Q、および第3絶縁ユニット54Rの積層の順番は図30に示す順番に限られず任意に変更可能である。基板側絶縁層50は、第1絶縁ユニット54P、第2絶縁ユニット54Q、および第3絶縁ユニット54Rの各々を少なくとも1つ含んでいればよい。また、第3実施形態の基板側絶縁層50についても同様に変更することができる。
・第3実施形態において、第2実施形態の基板側絶縁層50の構成を適用してもよい。また、第3実施形態の基板側絶縁層50は、図27~図30に示す基板側絶縁層50の構成のいずれかを適用してもよい。
・各実施形態において、第1窒化物絶縁層51および第2窒化物絶縁層52は、互いに異なる材料によって形成されていてもよい。
・各実施形態において、第1窒化物絶縁層51および第2窒化物絶縁層52の厚さ関係は任意に変更可能である。一例では、第2窒化物絶縁層52の厚さは、第1窒化物絶縁層51の厚さ以上であってもよい。
・第2実施形態において、第1窒化物絶縁層51、第2窒化物絶縁層52、および第3窒化物絶縁層56の厚さ関係は任意に変更可能である。一例では、第2窒化物絶縁層52および第3窒化物絶縁層56の双方の厚さは、第1窒化物絶縁層51の厚さ以上であってもよい。第3窒化物絶縁層56の厚さは、第2窒化物絶縁層52の厚さと異なっていてもよい。一例では、第3窒化物絶縁層56は、第2窒化物絶縁層52よりも厚い厚さを有してもよい。また一例では、第3窒化物絶縁層56は、第2窒化物絶縁層52よりも薄い厚さを有してもよい。
・第1および第2実施形態において、複数の配線層70のZ方向の位置は、任意に変更可能である。一例では、複数の配線層70は、基板側絶縁層50のうち6層目の絶縁ユニット546の第2窒化物絶縁層526上に設けられていてもよい。また、複数の配線層70は、基板側絶縁層50のうち4層目の絶縁ユニット544の第2窒化物絶縁層524上に設けられていてもよい。また、複数の配線層70は、異なる絶縁ユニット54に設けられていてもよい。一例では、複数の配線層70のうち一部の配線層70は5層目の絶縁ユニット545に設けられ、別の一部の配線層70は6層目の絶縁ユニット546に設けられていてもよい。
・第1および第2実施形態において、半導体抵抗層20の数は任意に変更可能である。一例では、半導体抵抗層20の数は1つであってもよい。半導体抵抗層20の数が1つの場合、半導体抵抗層20は、たとえば平面視において蛇腹状に形成されていてもよい。
・第3実施形態において、トランスチップ130における第1コイル133および第2コイル134の配置関係は任意に変更可能である。一例では、第1コイル133が第2コイル134よりも素子絶縁層40の素子表面41の近くに配置されていてもよい。
・第3実施形態において、トランスチップ130の配置位置は、任意に変更可能である。一例では、トランスチップ130は、1次側ダイパッド140に配置されていてもよい。また、トランスチップ130は、1次側ダイパッド140と2次側ダイパッド150とは別の中間ダイパッド(図示略)に配置されていてもよい。この場合、中間ダイパッドは、たとえば1次側ダイパッド140と2次側ダイパッド150とのX方向の間に配置されている。中間ダイパッドは、封止樹脂160によって封止されている。ここで、トランスチップ130が1次側ダイパッド140に配置される場合、1次側ダイパッド140が「支持部材」に対応する。また、トランスチップ130が中間ダイパッドに配置されている場合、中間ダイパッドが「支持部材」に対応する。
・第3実施形態において、半導体モジュール100における信号の伝達方向は任意に変更可能である。一例では、半導体モジュール100は、トランス105を介して2次側回路104から1次側回路103に信号が伝達されるように構成されていてもよい。より詳細には、2次側回路104と2次側端子102を介して電気的に接続された駆動回路からの信号(たとえばフィードバック信号)が2次側端子102に入力されると、2次側回路104からトランス105を介して1次側回路103に信号が伝達される。そして、1次側回路103と1次側端子101を介して電気的に接続された制御装置に、1次側回路103の信号が出力される。また、半導体モジュール100は、1次側回路103と2次側回路104との間で双方向に信号が伝達されるように構成されていてもよい。要するに、半導体モジュール100は、1次側回路103と、トランス105を介して1次側回路103と信号の送信および受信の少なくとも一方を行うように構成された2次側回路104と、を含んでいてもよい。
・第3実施形態において、半導体モジュール100の構成は任意に変更可能である。一例では、半導体モジュール100は、トランスチップ130と、トランスチップ130が実装されるダイパッドと、トランスチップ130およびダイパッドを封止する封止樹脂160と、を備える。つまり、半導体モジュール100から第1チップ110および第2チップ120と、1次側ダイパッド140および2次側ダイパッド150とを省略してもよい。
・第3実施形態において、半導体モジュール100は、トランス105に代えてキャパシタを備えてもよい。キャパシタの第1電極板は1次側回路103に電気的に接続されており、キャパシタの第2電極板は2次側回路104に電気的に接続されている。この場合、半導体モジュール100は、トランスチップ130に代えてキャパシタチップを備える。キャパシタチップは、トランスチップ130と同様に、半導体基板30と、半導体基板30上に設けられた素子絶縁層40と、素子絶縁層40に埋め込まれたキャパシタの第1電極板および第2電極板と、を備える。キャパシタチップは、第1電極板に電気的に接続された第1電極パッドと、第2電極板に電気的に接続された第2電極パッドと、をさらに備える。第1電極パッドおよび第2電極パッドの双方は、トランスチップ130と同様に、表面側絶縁層60上に形成されており、パッシベーション膜43によって覆われている。
一例では、キャパシタの第1電極板および第2電極板の双方は、基板側絶縁層50に埋め込まれている。第1電極板および第2電極板は、たとえばZ方向において対向配置されている。第2電極板は、第1電極板よりも素子絶縁層40の素子表面41の近くに配置されている。第1電極板は、第2電極板よりも半導体基板30の近くに配置されているともいえる。第1電極板および第2電極板の双方は、Z方向を厚さ方向とする平板状に形成されている。
また別例では、キャパシタの第1電極板は基板側絶縁層50に埋め込まれており、第2電極板は基板側絶縁層50上に設けられている。第2電極板は表面側絶縁層60によって覆われている。第2電極板は、Z方向において第1電極板と対向配置されている。
本開示で使用される「~上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「~上に」と「~の上方に」の意味を含む。したがって、「AがB上に形成される」という表現は、上記各実施形態ではAがBに接触してB上に直接配置され得るが、変更例として、AがBに接触することなくBの上方に配置され得ることが意図される。すなわち、「~上に」という用語は、AとBとの間に他の部材が形成される構造を排除しない。
本開示で使用されるZ方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本明細書で説明されるz方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、X方向が鉛直方向であってもよく、またはY方向が鉛直方向であってもよい。
<付記>
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載した構成について実施形態中の対応する符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各符号に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
[付記A1]
半導体基板(30)と、
前記半導体基板(30)上に設けられた基板側絶縁層(50)と、
を備え、
前記基板側絶縁層(50)は、
第1酸化膜(532)と、
前記第1酸化膜(532)の上に前記第1酸化膜(532)に対して離隔して設けられた第2酸化膜(533)と、
前記第1酸化膜(532)と前記第2酸化膜(533)との間に設けられた第1窒化物絶縁層(513)および第2窒化物絶縁層(523)と、
を含み、
前記第2窒化物絶縁層(523)は、前記第1窒化物絶縁層(513)よりも高い膜密度を有する
半導体装置(14)。
[付記A2]
前記第1窒化物絶縁層(513)および前記第2窒化物絶縁層(523)は、同一材料によって形成されており、
前記第1窒化物絶縁層(513)は、前記第1酸化膜(532)よりも大きい熱膨張係数を有し、
前記第2窒化物絶縁層(523)は、前記第1窒化物絶縁層(513)よりも小さい熱膨張係数を有する
付記A1に記載の半導体装置。
[付記A3]
前記第1窒化物絶縁層(513)は、前記第1酸化膜(532)の熱応力が生じる方向とは逆方向の熱応力が生じるように構成されており、
前記第2窒化物絶縁層(523)は、前記第1窒化物絶縁層(513)の熱応力が生じる方向とは逆方向の熱応力が生じるように構成されている
付記A1またはA2に記載の半導体装置。
[付記A4]
前記第2窒化物絶縁層(523)は、前記第1酸化膜(532)の熱膨張係数と前記第1窒化物絶縁層(513)の熱膨張係数との間の熱膨張係数を有する
付記A1~A3のいずれか1つに記載の半導体装置。
[付記A5]
前記第2窒化物絶縁層(523)は、前記第1窒化物絶縁層(513)上に設けられ、前記第1窒化物絶縁層(513)よりも高い破壊靭性を有する
付記A1~A4のいずれか1つに記載の半導体装置。
[付記A6]
前記第2窒化物絶縁層(523)は、前記第1窒化物絶縁層(513)よりも薄い厚さを有する
付記A1~A5のいずれか1つに記載の半導体装置。
[付記A7]
前記第1窒化物絶縁層(513)は、前記基板側絶縁層(50)の厚さ方向(Z方向)において互いに反対側を向く上面(51A)および下面(51B)を有し、
前記第2窒化物絶縁層(523)は、前記第1窒化物絶縁層(513)上に設けられ、
前記基板側絶縁層(50)は、前記第1窒化物絶縁層(513)の前記下面(51B)に接し、前記第1窒化物絶縁層(513)よりも高い膜密度を有する第3窒化物絶縁層(563)をさらに含む
付記A1~A6のいずれか1つに記載の半導体装置。
[付記A8]
前記基板側絶縁層(50)は、前記第2酸化膜(533)と前記第1窒化物絶縁層(513)と前記第2窒化物絶縁層(523)とを含む絶縁ユニット(54/543)が複数積層されることによって構成されている
付記A1~A7のいずれか1つに記載の半導体装置。
[付記A9]
前記基板側絶縁層(50)は、
前記第2酸化膜(53M)と前記第1窒化物絶縁層(51)と前記第2窒化物絶縁層(52)とを含む第1絶縁ユニット(54M)と、
前記第1窒化物絶縁層(51)と同じ材料によって形成された第4窒化物絶縁層(57)と前記第4窒化物絶縁層(57)上に設けられた第3酸化膜(57N)とを含む第2絶縁ユニット(54N)と、
を含む
付記A1~A6のいずれか1つに記載の半導体装置。
[付記A10]
前記基板側絶縁層(50)上に設けられた半導体抵抗層(20)と、
前記半導体抵抗層(20)を覆う表面側絶縁層(60)と、
をさらに備える
付記A1~A9のいずれか1つに記載の半導体装置。
[付記A11]
前記基板側絶縁層(50)内に埋め込まれた第1コイル(133)と、
前記基板側絶縁層(50)内に埋め込まれ、前記第1コイル(133)と離隔して対向配置された第2コイル(134)と、
をさらに備える
付記A1~A9のいずれか1つに記載の半導体装置。
[付記A12]
請求項1~11のいずれか1つに記載の半導体装置(14)と、
前記半導体装置(14)を支持する支持部材(150)と、
前記半導体装置(14)および前記支持部材(150)を封止する封止樹脂(160)と、
を備える、半導体モジュール(100)。
[付記A13]
前記第1窒化物絶縁層(513)は、前記第1酸化膜(532)上に設けられ、
前記第2窒化物絶縁層(523)は、前記第1窒化物絶縁層(513)上に設けられ、
前記第2酸化膜(533)は、前記第2窒化物絶縁層(523)上に設けられている
付記A1~A11のいずれか1つに記載の半導体装置。
[付記A14]
前記第2窒化物絶縁層(523)は、前記第1酸化膜(532)上に設けられ、
前記第1窒化物絶縁層(513)は、前記第2窒化物絶縁層(523)上に設けられ、
前記第2酸化膜(533)は、前記第1窒化物絶縁層(513)上に設けられている
付記A1~A4のいずれか1つに記載の半導体装置。
[付記A15]
前記基板側絶縁層(50)は、
前記第2酸化膜(53P)と前記第1窒化物絶縁層(51)と前記第2窒化物絶縁層(52)と前記第3窒化物絶縁層(56)とを含む第1絶縁ユニット(54P)と、
前記第1窒化物絶縁層(51)と同じ材料によって形成された第4窒化物絶縁層(57)と前記第4窒化物絶縁層(57)上に設けられた第4酸化膜(53Q)とを含む第2絶縁ユニット(54Q)と、
を含む
付記A7に記載の半導体装置。
[付記A16]
前記基板側絶縁層(50)は、
前記第2酸化膜(53P)と前記第1窒化物絶縁層(51)と前記第2窒化物絶縁層(52)と前記第3窒化物絶縁層(56)とを含む第1絶縁ユニット(54P)と、
前記第1窒化物絶縁層(51)と同じ材料によって形成された第5窒化物絶縁層(58)と前記第5窒化物絶縁層(58)上に設けられた第6窒化物絶縁層(59)と前記第6窒化物絶縁層(59)上に設けられた第5酸化膜(53R)とを含む第3絶縁ユニット(54R)と、
を含む
付記A7に記載の半導体装置。
[付記A17]
前記基板側絶縁層(50)は、
前記第2酸化膜(53P)と前記第1窒化物絶縁層(51)と前記第2窒化物絶縁層(52)と前記第3窒化物絶縁層(56)とを含む第1絶縁ユニット(54P)と、
前記第1窒化物絶縁層(51)と同じ材料によって形成された第4窒化物絶縁層(57)と前記第4窒化物絶縁層(57)上に設けられた第4酸化膜(53Q)とを含む第2絶縁ユニット(53Q)と、
前記第1窒化物絶縁層(51)と同じ材料によって形成された第5窒化物絶縁層(58)と前記第5窒化物絶縁層(58)上に設けられた第6窒化物絶縁層(59)と前記第6窒化物絶縁層(59)上に設けられた第5酸化膜(53R)とを含む第3絶縁ユニット(54R)と、
を含む
付記A7に記載の半導体装置。
[付記A18]
前記基板側絶縁層(50)内に埋め込まれた第1電極板と、
前記基板側絶縁層(50)内に埋め込まれ、前記第1電極板と離隔して対向配置された第2電極板と、
をさらに備える
付記A1~A9のいずれか1つに記載の半導体装置。
[付記A19]
前記基板側絶縁層(50)内に埋め込まれた第1電極板と、
前記基板側絶縁層(50)上に設けられ、前記第1電極板と離隔して対向配置された第2電極板と、
をさらに備える
付記A1~A9のいずれか1つに記載の半導体装置。
[付記B1]
半導体基板(830)を用意する工程と、
前記半導体基板(830)上に基板側絶縁層(850)を形成する工程と、
を備え、
前記基板側絶縁層(850)を形成する工程は、
前記半導体基板(830)上に第1酸化膜(855)を形成する工程と、
前記第1酸化膜(855)上に第1窒化物絶縁層(851)を形成する工程と、
前記第1窒化物絶縁層(851)上に第2窒化物絶縁層(852)を形成する工程と、
前記第2窒化物絶縁層(852)上に第2酸化膜(853)を形成する工程と、
を含み、
前記第2窒化物絶縁層(852)は、前記第1窒化物絶縁層(851)よりも高い膜密度となるように形成される
半導体装置(14)の製造方法。
[付記B2]
半導体基板(830)を用意する工程と、
前記半導体基板(830)上に基板側絶縁層(850)を形成する工程と、
を備え、
前記基板側絶縁層(850)を形成する工程は、
前記半導体基板(830)上に第1酸化膜(855)を形成する工程と、
前記第1酸化膜(855)上に第2窒化物絶縁層(852)を形成する工程と、
前記第2窒化物絶縁層(852)上に第1窒化物絶縁層(851)を形成する工程と、
前記第1窒化物絶縁層(851)上に第2酸化膜(853)を形成する工程と、
を含み、
前記第2窒化物絶縁層(852)は、前記第1窒化物絶縁層(851)よりも高い膜密度となるように形成される
半導体装置(14)の製造方法。
[付記B3]
半導体基板(830)を用意する工程と、
前記半導体基板(830)上に基板側絶縁層(850)を形成する工程と、
を備え、
前記基板側絶縁層(850)を形成する工程は、
前記半導体基板(830)上に第1酸化膜(855)を形成する工程と、
前記第1酸化膜(855)上に第3窒化物絶縁層(856)を形成する工程と、
前記第3窒化物絶縁層(856)上に第1窒化物絶縁層(851)を形成する工程と、
前記第1窒化物絶縁層(851)上に第2窒化物絶縁層(852)を形成する工程と、
前記第2窒化物絶縁層(852)上に第2酸化膜(853)を形成する工程と、
を含み、
前記第2窒化物絶縁層(852)および前記第3窒化物絶縁層(856)の双方は、前記第1窒化物絶縁層(851)よりも高い膜密度となるように形成される
半導体装置(14)の製造方法。
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法(製造プロセス)以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
10…半導体モジュール
11…フレーム
11A…ダイパッド部
11B…リード部
12…ダイパッド
13A~13G…リード
14…第1チップ(半導体装置)
14A~14D…第1~第4抵抗回路
15…第2チップ
15A…電圧検出回路
16…封止樹脂
16A~16D…第1~第4封止側面
20…半導体抵抗層
21~25…配線
30…半導体基板
40…素子絶縁層
41…素子表面
42…素子裏面
43…パッシベーション膜
43X…開口部
50…基板側絶縁層
51,512~516…第1窒化物絶縁層
51A…上面
51B…下面
52,522~526…第2窒化物絶縁層
52A…上面
52B…下面
53,532~536,53N,53Q,53R…酸化膜
53A,53NA,53QA,53RA…上面
53B,53NB,53QB,53RB…下面
54,542~546…絶縁ユニット
54M,54P…第1絶縁ユニット
54N,54Q…第2絶縁ユニット
54R…第3絶縁ユニット
55…下層酸化膜
55A…上面
56,562,563…第3窒化物絶縁層
57…第4窒化物絶縁層
57A…上面
58…第5窒化物絶縁層
59…第6窒化物絶縁層
59A…上面
60…表面側絶縁層
70…配線層
80,81…ビア
100…半導体モジュール
100A…信号伝達回路
101…1次側端子
102…2次側端子
103…1次側回路
104…2次側回路
105…トランス
105A…第1トランス
105B…第2トランス
106A,106B…低電圧コイル
107A,107B…高電圧コイル
110…第1チップ
111…第1電極パッド
112…第2電極パッド
120…第2チップ
121…第1電極パッド
122…第2電極パッド
130…トランスチップ
131,131A,131B…第1電極パッド
132,132A,132B…第2電極パッド
133…第1コイル
134…第2コイル
135,136…低圧側接続配線
137,138…高圧側接続配線
140…1次側ダイパッド
150…2次側ダイパッド
160…封止樹脂
830…半導体基板
831…基板表面
840…素子絶縁層
850…基板側絶縁層
851…第1窒化物絶縁層
851A…上面
852…第2窒化物絶縁層
852A…上面
853…酸化膜
853A…上面
854…絶縁ユニット
855…下層酸化膜
855A…上面
856…第3窒化物絶縁層
856A…上面
860…表面側絶縁層
860A…上面
W1~W11,WA1~WA4…ワイヤ
P1~P5…端子
Q1~Q9…端子
R1~R4…第1~第4抵抗領域
RA,RB,RC,RD…抵抗値
VT…高電圧発生部

Claims (12)

  1. 半導体基板と、
    前記半導体基板上に設けられた基板側絶縁層と、
    を備え、
    前記基板側絶縁層は、
    第1酸化膜と、
    前記第1酸化膜の上に前記第1酸化膜に対して離隔して設けられた第2酸化膜と、
    前記第1酸化膜と前記第2酸化膜との間に設けられた第1窒化物絶縁層および第2窒化物絶縁層と、
    を含み、
    前記第2窒化物絶縁層は、前記第1窒化物絶縁層よりも高い膜密度を有する
    半導体装置。
  2. 前記第1窒化物絶縁層および前記第2窒化物絶縁層は、同一材料によって形成されており、
    前記第1窒化物絶縁層は、前記第1酸化膜よりも大きい熱膨張係数を有し、
    前記第2窒化物絶縁層は、前記第1窒化物絶縁層よりも小さい熱膨張係数を有する
    請求項1に記載の半導体装置。
  3. 前記第1窒化物絶縁層は、前記第1酸化膜の熱応力が生じる方向とは逆方向の熱応力が生じるように構成されており、
    前記第2窒化物絶縁層は、前記第1窒化物絶縁層の熱応力が生じる方向とは逆方向の熱応力が生じるように構成されている
    請求項1に記載の半導体装置。
  4. 前記第2窒化物絶縁層は、前記第1酸化膜の熱膨張係数と前記第1窒化物絶縁層の熱膨張係数との間の熱膨張係数を有する
    請求項1に記載の半導体装置。
  5. 前記第2窒化物絶縁層は、前記第1窒化物絶縁層上に設けられ、前記第1窒化物絶縁層よりも高い破壊靭性を有する
    請求項1に記載の半導体装置。
  6. 前記第2窒化物絶縁層は、前記第1窒化物絶縁層よりも薄い厚さを有する
    請求項1に記載の半導体装置。
  7. 前記第1窒化物絶縁層は、前記基板側絶縁層の厚さ方向において互いに反対側を向く上面および下面を有し、
    前記第2窒化物絶縁層は、前記第1窒化物絶縁層上に設けられ、
    前記基板側絶縁層は、前記第1窒化物絶縁層の前記下面に接し、前記第1窒化物絶縁層よりも高い膜密度を有する第3窒化物絶縁層をさらに含む
    請求項1に記載の半導体装置。
  8. 前記基板側絶縁層は、前記第2酸化膜と前記第1窒化物絶縁層と前記第2窒化物絶縁層とを含む絶縁ユニットが複数積層されることによって構成されている
    請求項1に記載の半導体装置。
  9. 前記基板側絶縁層は、
    前記第2酸化膜と前記第1窒化物絶縁層と前記第2窒化物絶縁層とを含む第1絶縁ユニットと、
    前記第1窒化物絶縁層と同じ材料によって形成された第4窒化物絶縁層と前記第4窒化物絶縁層上に設けられた第3酸化膜とを含む第2絶縁ユニットと、
    を含む
    請求項1に記載の半導体装置。
  10. 前記基板側絶縁層上に設けられた半導体抵抗層と、
    前記半導体抵抗層を覆う表面側絶縁層と、
    をさらに備える
    請求項1に記載の半導体装置。
  11. 前記基板側絶縁層内に埋め込まれた第1コイルと、
    前記基板側絶縁層内に埋め込まれ、前記第1コイルと離隔して対向配置された第2コイルと、
    をさらに備える
    請求項1に記載の半導体装置。
  12. 請求項1~11のいずれか一項に記載の半導体装置と、
    前記半導体装置を支持する支持部材と、
    前記半導体装置および前記支持部材を封止する封止樹脂と、
    を備える、半導体モジュール。
JP2022192908A 2022-12-01 2022-12-01 半導体装置および半導体モジュール Pending JP2024080049A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022192908A JP2024080049A (ja) 2022-12-01 2022-12-01 半導体装置および半導体モジュール
CN202311583673.XA CN118136587A (zh) 2022-12-01 2023-11-24 半导体装置及半导体模块
US18/522,590 US20240186366A1 (en) 2022-12-01 2023-11-29 Semiconductor device and semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022192908A JP2024080049A (ja) 2022-12-01 2022-12-01 半導体装置および半導体モジュール

Publications (1)

Publication Number Publication Date
JP2024080049A true JP2024080049A (ja) 2024-06-13

Family

ID=91238331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022192908A Pending JP2024080049A (ja) 2022-12-01 2022-12-01 半導体装置および半導体モジュール

Country Status (3)

Country Link
US (1) US20240186366A1 (ja)
JP (1) JP2024080049A (ja)
CN (1) CN118136587A (ja)

Also Published As

Publication number Publication date
US20240186366A1 (en) 2024-06-06
CN118136587A (zh) 2024-06-04

Similar Documents

Publication Publication Date Title
US7466020B2 (en) Power module
WO2018135239A1 (ja) 半導体装置および電力変換装置
US11398450B2 (en) Semiconductor module
US20220208674A1 (en) Insulating chip
JPWO2018131144A1 (ja) 半導体装置及びその製造方法
CN115004364A (zh) 具有加强隔离的多芯片封装
US20180158762A1 (en) Semiconductor device
US20230238307A1 (en) Dual-side cooling semiconductor packages and related methods
JP2024080049A (ja) 半導体装置および半導体モジュール
US11948878B2 (en) Semiconductor chip package and method of assembly
TWI487075B (zh) 半導體裝置及半導體裝置之製造方法
TW200843063A (en) Structure of semiconductor chip and package structure having semiconductor chip embedded therein
JP2023530301A (ja) リードフレームコンデンサ
WO2024070312A1 (ja) 半導体装置および半導体モジュール
WO2024043105A1 (ja) トランスチップ、信号伝達装置
WO2023100807A1 (ja) 絶縁チップおよび信号伝達装置
US20240186310A1 (en) Signal transmission device and insulation chip
WO2023100808A1 (ja) 絶縁チップおよび信号伝達装置
US20240186309A1 (en) Signal transmitting device and insulating chip
WO2020184383A1 (ja) 半導体装置
WO2024014473A1 (ja) 半導体装置
US20230275073A1 (en) Package structure
US20240021598A1 (en) Isolation transformer
US20230352361A1 (en) Power module and manufacturing method thereof
US20240072031A1 (en) Signal transmission device and insulated module