JP2024075223A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】従来技術に比較して、変質したレジストの除去性を向上させることができる半導体装置の製造方法を提供する。【解決手段】本発明の半導体装置の製造方法は、プラズマガスを利用してレジスト膜を除去する半導体装置の製造方法において、フッ素系のガスを含まずに酸素系ガスのプラズマガスのみを用いて、不純物イオンが注入されたレジスト膜を除去するレジスト膜除去処理を実行する工程と、前記レジスト膜除去処理において、ウェハリフト昇降装置を用いて、前記半導体装置と加熱装置との距離を離隔することで、前記半導体装置のウェハ温度を下げて、変質したレジストの除去量を増大させる工程と、純水スクラブ洗浄法を用いて残存する前記レジスト膜を除去する工程と、含む。【選択図】図１Ｃ

Description

本発明は、例えばＭＯＳ型電界効果トランジスタなどの半導体装置の製造方法に関する。

半導体基板等の試料面のレジストをガスプラズマにより除去する技術としては、例えば、高周波放電により酸素ガスをプラズマ化し該ガスプラズマ中で試料面のレジストを灰化除去する技術や、マイクロ波放電による酸素ガスプラズマから活性粒子（ラジカル）を別室に輸送してレジストを灰化除去する技術や、更に、酸素ガスにフッ素を含むガス、例えば、四フッ化炭素ガスを添加したガスをプラズマ化して該ガスプラズマ中で、イオン注入等で硬化したレジストのアッシング速度を速めレジストを除去する技術が、既に知られている。

例えば、特許文献１では、以下のレジスト除去方法が開示されている。当該レジスト除去方法は、
（１）試料面のレジスト除去用のガスと前記レジストの除去を促進させると共に前記試料をエッチング可能なガスとを減圧下でプラズマ化する工程と、
（２）当該ガスプラズマで前記レジストを途中まで除去する工程と、
（３）前記レジスト除去促進用のガスのプラズマ化を停止し、前記レジスト除去用のガスのガスプラズマで前記残りのレジストを除去する工程と、
を有することを特徴としている。

また、例えば、特許文献２では、レジストパターンの下地層への悪影響を及ぼすことなくスカムを最適に除去する半導体装置の製造方法が開示されている。当該半導体装置の製造方法は、
（１）半導体基板の上に酸化膜を形成し、前記酸化膜上にフォトレジストを塗布し、前記フォトレジストを露光し、露光された前記フォトレジストを現像することにより前記フォトレジストに開口部を形成する工程と、
（２）前記フォトレジストをマスクとして、前記酸化膜を酸素プラズマ処理し、前記酸素プラズマ処理の後、前記酸化膜と前記フォトレジスト８に希釈フッ酸を供給する工程と、
（３）前記希釈フッ酸を供給する工程の後、前記フォトレジストをマスクとして前記酸化膜を通して前記半導体基板に一導電型不純物をイオン注入する工程と、
を有することを特徴としている。

特許第２６４４７５８号公報 特開２０１３－６５５９４号公報

しかし、今までのＭＯＳ型電界効果トランジスタ形成を目的としたレジスト除去において、イオン注入等で硬化した除去の困難なレジストの除去を目的とした「酸素ガスにフッ素を含むガス、例えば、四フッ化炭素ガスを添加したレジストを除去する技術」では、以下の問題点があった。すなわち、ガスプラズマに露呈される試料面がシリコンあるいは酸化シリコンである場合、該当するシリコン基板やゲートのポリシリコン膜及びサイドウォールの酸化シリコン膜もフッ素を含むガスにてエッチングされるため、所望のトランジスタ構造が得られなくなる。

とりわけ、基板表面付近の不純物拡散を利用するトランジスタでは、ソース／ドレイン領域上の酸化シリコン膜がなくなると、熱処理時にアウトディフュージョン（外側への拡散）することで、所望のトランジスタ特性が得られなくなるという問題があった。また、一方で、試料面のエッチング量を低減させるようなプロセス条件にすると、高濃度注入時にレジストが変性することで除去性が低下し、残渣が発生するという問題があった。

本発明の目的は、従来技術に比較して、変質したレジストの除去性を向上させることができる半導体装置の製造方法を提供することにある。

また、本発明の別の目的は、試料面のシリコンあるいは酸化シリコンをエッチングせずに、高濃度注入によって変性したレジストでも完全に除去することができる半導体装置の製造方法を提供することにある。

本発明の一態様に係る半導体装置の製造方法は、
プラズマガスを利用してレジスト膜を除去する半導体装置の製造方法において、
フッ素系のガスを含まずに酸素系ガスのプラズマガスのみを用いて、不純物イオンが注入されたレジスト膜を除去するレジスト膜除去処理を実行する工程と、
前記レジスト膜除去処理において、ウェハリフト昇降装置を用いて、前記半導体装置と加熱装置との距離を離隔することで、前記半導体装置のウェハ温度を下げて、変質したレジストの除去量を増大させる工程と、
純水スクラブ洗浄法を用いて残存する前記レジスト膜を除去する工程と、
含む。

従って、本発明の一態様に係る半導体装置の製造方法によれば、変質したレジストの除去性を向上させることができる。また、試料面のシリコンあるいは酸化シリコンをエッチングせずに、高濃度注入によって変性したレジストでも完全に除去することができる。

実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を示す第１の工程の縦断面図である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を示す第２の工程の縦断面図である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を示す第３の工程の縦断面図である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を示す第４の工程の縦断面図である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を示す第５の工程の縦断面図である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を示す第６の工程の縦断面図である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を示す第７の工程の縦断面図である。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法を示す第１の工程の縦断面図である。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法を示す第２の工程の縦断面図である。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法を示す第３の工程の縦断面図である。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法を示す第４の工程の縦断面図である。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法を示す第５の工程の縦断面図である。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法を示す第６の工程の縦断面図である。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのＭＯＳ型電界効果トランジスタの縦断面の写真である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのＭＯＳ型電界効果トランジスタの縦断面の写真である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのＭＯＳ型電界効果トランジスタの電気的特性の改善結果を示すドレイン電圧対ドレイン電流特性を示すグラフである。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法であるレジスト膜除去処理による酸化シリコン膜（ＯＸ）及び窒化シリコン膜（ＳｉＮ）の膜減少量を示すグラフである。 従来例に係るＭＯＳ型電界効果トランジスタの製造方法であるレジスト膜除去処理による酸化シリコン膜（ＯＸ）及び窒化シリコン膜（ＳｉＮ）の膜減少量を示す表である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法で用いる３点支持ピンによるウェハリフト昇降装置を示す写真である。 図７のウェハリフト昇降装置を用いたときのリフトアップ時のレジスト膜の膜減少量を示すグラフである。 図７のウェハリフト昇降装置を用いたときのリフトアップ時のレジスト膜の膜減少量を示す表である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのレジスト除去後の水洗による効果を示す水洗前の平面の写真である。 実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのレジスト除去後の水洗による効果を示す水洗後の平面の写真である。

以下、本発明に係る実施形態及び変形例について図面を参照して説明する。なお、同一又は同様の構成要素については同一の符号を付している。

（発明者の知見）
図２Ａ～図２Ｆは、従来例に係るＭＯＳ型電界効果トランジスタの製造方法を示す縦断面図であり、四フッ化炭素ガス（ＣＦ₄）を含むプラズマを用いたプロセスガスを用いたレジスト除去について説明する図である。

図２Ａのサイドウォール（ＳＷ）を形成する前において、半導体基板１０上にゲート酸化シリコン膜１３を形成した後、ポリシリコン電極１４を形成し、レジスト膜１６を形成する。次いで、図２Ｂにおいて、四フッ化炭素ガス（ＣＦ₄）を含むプロセスガスを用いて半導体基板１０の上側からレジスト膜１６を等方性エッチングすると、図２Ｃに示すように、ポリシリコン電極１４の側面がテーパー面１４ｔとなる。

一方、図２Ｄに示すように、ポリシリコン電極１４の側面の高温酸化シリコン膜（ＨＴＯ）３１及び窒化シリコン膜３２のサイドウォール（ＳＷ）を形成した後において、図２Ｅのように、四フッ化炭素ガス（ＣＦ₄）を含むプロセスガスを用いて半導体基板１０の上側からレジスト膜３３を等方性エッチングする。さらに、サイドウォール（ＳＷ）をエッチングし、半導体基板１０をステップ形状でエッチングすると図２Ｆのようになる。

すなわち、図２Ａ～図２Ｃのように、従来例に係る四フッ化炭素ガス（ＣＦ₄）を添加したプロセスガスを使用してレジスト膜１６の除去を行うと、レジスト膜１６を等方性エッチングされることから、サイドウォール（ＳＷ）の形成前では、ポリシリコン電極１４の電極上部も一部がエッチングされ、テーパー面１４ｔが形成される。これに対して、サイドウォール（ＳＷ）の形成時には、図２Ｄ～図２Ｆのように、ゲート酸化シリコン膜１３がエッチングされ、例えばＳｉ基板である半導体基板１０が露出した箇所１０ｅについて、一部がエッチングされることや、レジスト膜３３を等方性エッチングされることにより、サイドウォール（ＳＷ）の上部もエッチングされ細くなることがわかる。

図３は従来例に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのＭＯＳ型電界効果トランジスタの縦断面の写真である。図３において、ゲート幅Ｗ／ゲート長Ｌ＝１０μｍ／０．１８μｍのトランジスタの断面図から分かるように、四フッ化炭素ガス（ＣＦ₄）を含むプロセスガスによるレジスト除去によって、トランジスタ形状に影響を与えていることが分かる。

本発明者らは、レジスト除去におけるプロセスガスを、四フッ化炭素ガス（ＣＦ₄）などのフッ素を含まないガスで構成し、レジスト膜除去処理においてウェハリフト昇降装置を用いて、ウェハ温度を下げた状態とすることで変質したレジストの除去性を向上させ、さらにレジスト除去後に水洗処理を施すことで、試料面のシリコンあるいは酸化シリコンをエッチングせずに、高濃度注入によって変性したレジストでも完全に除去することができる知見を得た。

この知見に基づいて、本発明に係る実施形態は、例えば所定の半導体プロセスの、例えば１．８Ｖ系トランジスタ形成におけるレジスト除去工程に際して、以下の特徴を有する。すなわち、本実施形態は、例えば１．８Ｖ、３．３Ｖ、及び５Ｖ系トランジスタ形成プロセスのレジスト除去工程において、使用するプロセスガスを、四フッ化炭素ガス（ＣＦ₄）などのフッ素を含まないガスで構成し、レジスト膜除去処理においてウェハリフトアップ機構を用い、ウェハ温度を下げてレジストの変質を抑制することで、レジスト除去性を向上させる。次いで、水洗処理を施すことで、高濃度注入によって変性したレジストでも完全に除去できる。さらに、レジスト除去時のエッチングダメージを低減することで、ポリシリコンのゲート電極の側部をオーバーエッチさせないことや、ソース／ドレイン領域上の酸化シリコン膜を残せるようになり、熱処理拡散時のアウトディフュージョンを抑制することができる。

（実施形態）
図１Ａ～図１Ｇは実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を示す縦断面図である。実施形態では、図１Ａ～図１Ｇを参照して、１．８Ｖ系半導体トランジスタ形成のための、プラズマガスを用いた製造プロセスについて以下に説明する。

図１Ａにおいて、例えばＳｉ基板などの半導体基板１０において、ＰＭＯＳ型電界効果トランジスタ（以下、ＰＭＯＳＦＥＴという。）とＮＭＯＳ型電界効果トランジスタ（以下、ＮＭＯＳＦＥＴという。）との各形成位置の中央部に、それぞれＮ型不純物イオン（例えばＰ又はＡｓであってドーズ量が例えば２×１０¹²～１×１０¹³ｉｏｎｓ／ｃｍ²）とＰ型不純物イオン（例えばＢ又はＡｒであってドーズ量が例えば１×１０¹³～５×１０¹³ｉｏｎｓ／ｃｍ²）を注入することにより、Ｎ型ウェル（ＮＷ）１１及びＰ型ウェル（ＰＷ）１２を形成する。次いで、半導体基板１０及びＮ型ウェル１１、Ｐ型ウェル１２上に、ゲート酸化シリコン膜１３及びポリシリコン膜を形成した後、所定のエッチングによりポリシリコン電極１４，１５を形成する。

次いで、図１Ｂにおいて、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造を形成するため、ポリシリコン電極上にレジスト膜１６でカバーした後、Ｎ型ウェル１１には、Ｐ型不純物イオン１７（例えばＢ及びＢＦ₂、又はＡｒであってドーズ量が例えば１×１０¹⁵～５×１０¹⁵ｉｏｎｓ／ｃｍ²）を注入し、Ｐ型ウェル１２には、Ｎ型不純物イオン１９（例えばＰ及びＡｓであってドーズ量が例えば１×１０¹⁵～５×１０¹⁵ｉｏｎｓ／ｃｍ²）を注入し、注入後にレジスト膜１６の除去処理（ＮＬＤＤ層２０及びＰＬＤＤ層１８でそれぞれ２回）を行った後、注入した不純物イオンを熱拡散させることで、それぞれＮＬＤＤ層２０及びＰＬＤＤ層１８を形成する。

ここで、レジスト膜１６の除去処理は、図７のウェハリフト昇降装置を用いて実行する。図７は実施形態に係るＭＯＳ型電界効果トランジスタの製造方法で用いる３点支持ピンによるウェハリフト昇降装置を示す写真である。図７に示すように、半導体基板１０は、加熱装置を下面に有する図７のウェハリフト昇降装置の上面に載置され、金属性の３点支持ピン構造（３点支持ピンがウェハの表面に対して垂直な方向（上下方向）で昇降可能な構造）によって、ウェハをリフトアップ（上昇）することにより、加熱装置の温調（加熱）ステージから半導体基板１０のウェハを遠ざけ、半導体基板１０と加熱装置との距離を増大させ離隔させる。これにより温調ステージ自体の温度を下げるよりも、短時間にウェハ温度を下げることが可能となる。また、ウェハをリフトダウン（下降）することにより、温調（加熱）ステージから半導体基板１０のウェハに近づけて半導体基板１０と加熱装置との間の距離を短くすることで、元の位置に戻すことができ、短時間に元のウェハ温度を上げることが可能となる。また、本実施形態では、レジスト膜１６の除去処理を行った後、純水スクラブ洗浄法（図９を参照して後述）を用いて残存するレジスト膜１６を除去する。

次いで、図１Ｃにおいて、Ｐ－構造及びＮ－構造を形成するため、ポリシリコン電極１４，１５上にそれぞれレジスト膜１６Ａでカバーした後、ＰＬＤＤ層１８及びＮ型ウェル１１には、Ｐ型不純物イオン２１（例えばＢＦ₂又はＡｒであってドーズ量が例えば１×１０¹⁵～５×１０¹⁵ｉｏｎｓ／ｃｍ²）を注入し、ＮＬＤＤ層２０及びＰ型ウェル１２には、Ｎ型不純物イオン１９（例えばＰであってドーズ量が例えば１×１０¹⁵～５×１０¹⁵ｉｏｎｓ／ｃｍ²）を注入する。注入後にレジスト膜１６Ａの除去処理（両側で合計２回）を行った後、注入した不純物イオンを熱拡散させることで、それぞれＰ－構造のＰ型拡散層２２，２２及びＮ－構造のＮ型拡散層２４，２４を形成する。

ここで、レジスト膜１６Ａの除去処理は、図７のウェハリフト昇降装置を用いて、図１Ｂのときと同様に実行する。

次いで、図１Ｄにおいて、高温酸化シリコン膜（ＨＴＯ）３１及び窒化シリコン膜（ＳｉＮ）３２を形成させた後、エッチングによってポリシリコン電極１４の側部にサイドウォール（ＳＷ）を形成する。さらに、図１Ｅにおいて、Ｎ＋及びＰ＋構造を形成するため、ポリシリコン電極１４及びＰ型ウェル１２、Ｎ型ウェル１１、Ｐ型拡散層２２，２２、並びにＮ型拡散層２４，２４の領域外側に、レジスト膜３３をカバーした後に、Ｐ型拡散層２２，２２にはそれぞれＰ型不純物イオン３４（例えばＢであってドーズ量が例えば１×１０¹⁵～５×１０¹⁵ｉｏｎｓ／ｃｍ²）を注入し、Ｎ型拡散層２４，２４にはそれぞれＮ型不純物イオン３７，３７（例えばＰ，Ａｓであってドーズ量が例えば１×１０¹⁵～５×１０¹⁵ｉｏｎｓ／ｃｍ²）を注入する。注入後にレジスト膜３３の除去処理（両側の合計２回）を行った後に、注入した不純物イオンを熱拡散させることで、図１Ｆに示すように、
（１）ポリシリコン電極１４にてなるゲート電極、Ｐ型拡散層３５にてなるソース電極、及びＰ型拡散層３６にてなるドレイン電極を有するＰＭＯＳＦＥＴと、
（２）ポリシリコン電極１４にてなるゲート電極、Ｎ型拡散層３８にてなるソース電極、及びＮ型拡散層３９にてなるドレイン電極を有するＮＭＯＳＦＥＴと、
が形成される。

ここで、レジスト膜３３の除去処理は、図７のウェハリフト昇降装置を用いて、図１Ｂのときと同様に実行する。

さらに、図１Ｇにおいて、半導体基板１０上に所定の間隔を有して誘電体基板４０が載置され、誘電体基板４０の裏面に電極４２，５２，６２，７２が例えば並置して形成される一方、誘電体基板４０の表面に電極４４，５４，６４，７４が例えば並置して形成される。ここで、電極４２は接続導体４３を介して電極４４に接続され、電極５２は接続導体５３を介して電極５４に接続され、電極６２は接続導体６３を介して電極６４に接続され、電極７２は接続導体７３を介して電極７４に接続される。

半導体基板１０のＰＭＯＳＦＥＴにおいて、Ｐ型拡散層３５にてなるソース電極は接続導体４１を介して電極４２に接続され、Ｐ型拡散層３６にてなるドレイン電極は接続導体５１を介して電極５２に接続される。また、半導体基板１０のＮＭＯＳＦＥＴにおいて、Ｎ型拡散層３８にてなるソース電極は接続導体６１を介して電極６２に接続され、Ｎ型拡散層３９にてなるドレイン電極は接続導体７１を介して電極７２に接続される。

以上のゲート形成プロセスにおいて、注入されたレジスト膜１６，１６Ａ，３３を除去する工程は、合計６回存在する。不純物イオンの注入によってレジスト膜１６，１６Ａ，３３は変性する。とりわけ、不純物イオンとして例えばＢＦ₂による変性が大きく、従来例では、四フッ化炭素ガス（ＣＦ₄）を添加したプロセスガスを使用することで、レジスト除去性を高めていた。これに対して、実施形態では、四フッ化炭素ガス（ＣＦ₄）を添加しないプロセスガスを使用することで、以下の作用効果を有する。

以下、上述の製造プロセスで製造した実施形態に係るＭＯＳＦＥＴを試作して実施例として示す。

図３は従来例に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのＭＯＳ型電界効果トランジスタの縦断面の写真である。また、図４は実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのＭＯＳ型電界効果トランジスタの縦断面の写真である。

従来例に係る図３の断面図と、実施形態に係る図４の断面図とを比較することで、実施形態では、ゲート幅Ｗ／ゲート長Ｌ＝１０μｍ／０．１８μｍのトランジスタの断面図から、本実施形態が従来例に比較して、トランジスタ形状が改善している。すなわち、図４の実施形態では、従来例の図３のプロセスによるトランジスタ断面形状と比較して、ポリシリコン電極のテーパーが小さくなり、サイドウォール（ＳＷ）幅が厚くなっており、半導体基板の掘れもなくなっていることがわかる。

図５は実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのＭＯＳ型電界効果トランジスタの電気的特性の改善結果を示すドレイン電圧対ドレイン電流特性を示すグラフである。

図４で示したトランジスタ断面形状から明らかなように、サイドウォール（ＳＷ）のテーパーが小さくなったことで、ＭＯＳＦＥＴの実効ゲート長が長くなることから、飽和ドレイン電流Ｉｄｓａｔに影響を与え、図５に示すように、ＲｏｎＡ特性（ＭＯＳＦＥＴのオン時のドレイン電圧に対するドレイン電流特性）が改善し、ドレイン電流を大幅に増大している。

また、サイドウォール（ＳＷ）の幅が厚くなることで、Ｎ型不純物イオン（Ｎ＋）を注入したときにサイドウォール（ＳＷ）の直下のＮ－領域のＮ型拡散層をカバーでき、耐圧や信頼性を向上させることができる。さらに、半導体基板の掘れを無くすことで、リーク源となり得るＳｉ欠陥の発生を抑制できる。その結果、ゲート幅Ｗ／ゲート長Ｌ＝１０μｍ／０．１８μｍのトランジスタのＩｄ－Ｖｄ特性（図５）から分かるように、本実施形態により、ＲｏｎＡ特性が大幅に向上している。

従来例に係る四フッ化炭素ガス（ＣＦ₄）を含むプロセスガスと、本実施形態に係るプロセスガスにより作製したトランジスタのオン時抵抗Ｒｏｎは、Ｖｇ＝１．８Ｖ、Ｖｄ＝０．１Ｖの場合、それぞれ、１１９．５Ωと８２．７Ωであり、本実施形態により、約３１％の低減が得られている。

図６Ａは従来例に係るＭＯＳ型電界効果トランジスタの製造方法であるレジスト膜除去処理による酸化シリコン膜（ＯＸ）及び窒化シリコン膜（ＳｉＮ）の膜減少量を示すグラフである。また、図６Ｂは従来例に係るＭＯＳ型電界効果トランジスタの製造方法であるレジスト膜除去処理による酸化シリコン膜（ＯＸ）及び窒化シリコン膜（ＳｉＮ）の膜減少量を示す表である。

図６Ａ及び図６Ｂから明らかなように、（Ｏ₂＋ＣＦ₄）のプロセスガスを用いた処理時間を１５秒から３６秒まで長くすることで、酸化シリコン膜（ＯＸ）では面内平均で０．９Åから１４．２Åに膜減少量が増加する。これは、ＣＦ₄ガスは、プラズマ中で、フッ素ラジカルが生成され（ＣＦ₄＋ｅ－→ＣＦ₃＋Ｆ）、シリコンと反応することから（Ｓｉ＋４Ｆ→ＳｉＦ₄）、例えばＳｉ基板である半導体基板をエッチングするためである。

また、窒化シリコン膜（ＳｉＮ）は面内平均で３．５Åから１１．７Åに膜減少量が増加する。これは、窒化シリコン膜（ＳｉＮ）は、四フッ化炭素ガス（ＣＦ₄）添加のガスにより、ＳｉとＦが反応することで、エッチングするためである（ＳｉＮ＋ＣＦ_X＋＋Ｈ＋→ＳｉＦ_X↑＋ＮＨ_X↑＋ＨＣＮ↑＋ＮＨ_XＦ↑）。なお、酸素ガス（Ｏ₂）のみでは、酸化シリコン膜（ＯＸ）及び窒化シリコン膜（ＳｉＮ）ともに、２１０秒処理でも膜減りは無い。

図８Ａは図７のウェハリフト昇降装置を用いたときのリフトアップ時のレジスト膜の膜減少量を示すグラフである。また、図８Ｂは図７のウェハリフト昇降装置を用いたときのリフトアップ時のレジスト膜の膜減少量を示す表である。すなわち、図８Ａ及び図８Ｂでは、ウェハリフトアップ時のレジスト膜減少量の処理時間に対する依存について説明する図である。

図８Ａ及び図８Ｂに示すように、ウェハリフト昇降装置を用いて、Ｏ₂のみのプロセスガスで、１０秒及び３０秒間処理すると、レジスト膜減少量の平均は、それぞれ、４１２．０Å及び５７１．３Åであった。この結果より、直線近似を行うと次式（１）で近似できる。

膜減少量ｙ＝８．０×時間ｘ（秒）＋３３２．３ （１）

６０秒では、ｙ＝８×６０＋３３２．３＝８１２．３Å／分となる。

また、ウェハリフト昇降装置を用いてピンダウン時のレジスト膜減少量は、１分間で約６５０００Åであり、エッチングレートは、リフトアップすることによって、約０．４％まで大きく低下する。また、レジスト変性の程度に応じてウェハリフトアップ時間を設定することで、イオン注入等で変質（硬化）した除去の困難なレジスト層の除去が可能となる。

図９Ａは実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのレジスト除去後の水洗による効果を示す水洗前の平面の写真である。また、図９Ｂは実施形態に係るＭＯＳ型電界効果トランジスタの製造方法を用いたときのレジスト除去後の水洗による効果を示す水洗後の平面の写真である。すなわち、図９Ａ及び図９Ｂは、レジスト膜除去後の水洗による効果について説明する図である。

図９Ａに示すように、Ｏ₂ガスのみでのレジスト除去後は、イオン注入時の不純物とレジストとの化合物が一部で残存する。その後、オゾンプラズマ処理や薬液を使用することなく、水洗を追加することのみで、図９Ｂに示すように化合物は容易に除去することができる。

以上説明したように、本実施形態によれば、所定の半導体プロセスにおいて、１．８Ｖ、３．３Ｖ、及び５Ｖ系などのトランジスタ特性の駆動能力を向上することができる。すなわち、例えば１．８Ｖ、３．３Ｖ、及び５Ｖ系トランジスタ形成において、レジスト除去の際に使用しているプロセスガスを、四フッ化炭素ガス（ＣＦ₄）などのフッ素を含まないガスで構成し、レジスト膜除去処理においてウェハリフトアップ機構等を用い、ウェハ温度を下げた状態とすることで変質したレジストの除去性を向上させ、その後に水洗処理を施すことで、レジスト除去以外のエッチングダメージを低減し、ソース／ドレイン領域上の酸化シリコン膜を残せるようになり、熱処理時のアウトディフュージョンを抑制することができるとともに、高濃度注入によって変性したレジストでも完全に除去することができる。

（実施形態のまとめ及び効果）
本発明に係る実施形態の、例えばＭＯＳＦＥＴのための半導体装置の製造方法は、
プラズマガスを利用してレジスト膜を除去する半導体装置の製造方法において、
フッ素系のガスを含まずに酸素系ガスのプラズマガスのみを用いて、不純物イオンが注入されたレジスト膜を除去するレジスト膜除去処理を実行する工程と、
前記レジスト膜除去処理において、ウェハリフト昇降装置を用いて、前記半導体装置と加熱装置との距離を離隔することで、前記半導体装置のウェハ温度を下げて、変質したレジストの除去量を増大させる工程と、
純水スクラブ洗浄法を用いて残存する前記レジスト膜を除去する工程と、
含むことを特徴としている。

これにより、変質したレジストの除去性を向上させることができる。また、試料面のシリコンあるいは酸化シリコンをエッチングせずに、高濃度注入によって変性したレジストでも完全に除去することができる。

また、前記半導体装置の製造方法において、前記レジスト膜除去処理は、ソースまたはドレイン領域上にシリコンを含む酸化膜が残存するように、前記レジスト膜を除去することを含む。これにより、ＮＬＤＤ層、ＰＬＤＤ層、Ｎ－構造のＮ型拡散層、及びＰ－構造のＰ型拡散層の領域への不純物イオンの注入後の熱拡散時のアウトディフュージョンを抑制することができる。

さらに、前記半導体装置の製造方法において、前記酸素系ガスを含むプラズマガスは、酸素系ガス及び窒素系ガスのみを含む。これにより、他の元素を含めず酸素及び窒素元素のプラズマにすることで、不要な反応生成物をなくし、残渣発生を抑制することができる。

またさらに、前記半導体装置の製造方法において、前記純水スクラブ洗浄法を用いて残存する前記レジスト膜を除去する工程は、ＣＯ₂を添加した純水を用いて前記レジスト膜を除去することを含む。これにより、純水スクラブ洗浄法による洗浄時の帯電を抑制し、トランジスタの静電破壊を防ぐことができる。

また、前記半導体装置の製造方法において、前記不純物イオンは、ＢＦ２、Ｐ、Ｂ、Ａｓ、又はＡｒを含む。これにより、上記の不純物イオンの種類は、トランジスタ形成において必要であり、かつ、レジスト膜を変性させるため、本実施形態の作用効果をさらに改善できる。

さらに、前記半導体装置の製造方法において、ウェハリフト昇降装置を用いて、前記半導体装置と加熱装置との距離を離隔する工程は、前記ウェハリフト昇降装置を用いて、前記半導体装置のウェハ温度を下げた状態で、前記酸素系ガスを含むプラズマを利用してレジスト除去した後、前記ウェハリフト昇降装置を用いて、リフトダウンすることで、前記半導体装置と前記加熱装置との間の距離を短くして、前記半導体装置のウェハ温度を上げた状態で、前記プラズマを用いてレジスト膜を除去する。これにより、リフトアップで、ウェハ表面温度を下げるとレジストのエッチングレートが下がり、処理時間が長くなるのを、その後、リフトダウンによりウェハ表面温度を上げることで、エッチングレートを上げて処理時間を短縮することができ、レジスト変性の程度に応じて、処理時間とレジスト除去効率の最適化を行うことができる。

またさらに、前記半導体装置の製造方法において、前記半導体装置は、例えば、ＭＯＳ型電界効果トランジスタである。ここで、好ましい製造条件は以下の通りである。
前記ウェハリフト昇降装置を用いてリフトアップした状態の処理時間は１２０秒であり、
前記リフトダウンした状態の処理時間は９０秒であり、
前記プラズマガスを発生させるプラズマ発生装置のマイクロ波パワーは８４０Ｗであり、
前記加熱装置のステージ温度は２５０°Ｃであり、
前記酸素系ガスを含むプラズマガスのガス流量は３７５０ｓｃｃｍであり、
前記半導体装置の製造装置の処理チャンバー内の圧力は１．１Ｔｏｒｒである。

これにより、良好なＭＯＳ電界効果トランジスタの形状を得ることができる。

（特許文献１との相違点）
特許文献１には、試料面のシリコンあるいは酸化シリコンをエッチングせずに、レジストのみを除去する目的で、試料面のレジスト除去用のガスとレジスト除去を促進させると共に前記試料をエッチング可能なガスとを減圧下でプラズマ化する工程と、ガスプラズマでレジストを除去する工程と、レジストの除去の終点時または除去終点直前にレジスト除去促進用のガスのプラズマ化を停止しレジスト除去用のガスのガスプラズマでオーバーエッチングをする工程を有することを特徴とする製造方法が開示されている。

本実施形態とは確かに試料面のシリコンあるいは酸化シリコンをエッチングせずに、レジストのみを除去するという点では似ている点がある。しかし、上述した高濃度注入により変性したレジスト膜の残渣が発生するという問題は解消できていない。

（特許文献２との相違点）
特許文献２には、レジストパターンの下地層への悪影響を及ぼすことなくレジスト残渣を最適に除去する目的で、レジストをマスクとして酸素プラズマ処理する工程と、酸素プラズマ処理の後、酸化シリコンとレジストを希釈フッ酸で処理した後に、レジストをマスクとして酸化シリコンを通して、半導体基板に不純物をイオン注入することを特徴とする製造方法が開示されている。

本実施形態とは確かにフッ素を含まない酸素系ガスのプラズマをレジスト照射した後、レジスト残渣をウェット処理によって除去するという点では似ている点がある。しかし、希釈フッ酸を用いてウェット処理するため、酸化シリコンがエッチングされるという問題は解消できていない。

以上詳述したように、本発明の一態様に係る半導体装置の製造方法によれば、変質したレジストの除去性を向上させることができる。また、試料面のシリコンあるいは酸化シリコンをエッチングせずに、高濃度注入によって変性したレジストでも完全に除去することができる。

１０ 半導体基板
１１ Ｎ型ウェル
１２ Ｐ型ウェル
１３ ゲート酸化シリコン膜
１４，１５ ポリシリコン電極
１６，１６Ａ レジスト膜
１７ Ｐ型不純物イオン
１９ Ｎ型不純物イオン
１８ ＰＬＤＤ層
２０ ＮＬＤＤ層
２１ Ｐ型不純物イオン
２２ Ｐ型拡散層
２３ Ｎ型不純物イオン
２４ Ｎ型拡散層
３１ 高温酸化シリコン膜（ＨＴＯ）
３２ 窒化シリコン膜
３３ レジスト膜
３４ Ｐ型不純物イオン
３５，３６ Ｐ型拡散層
３７ Ｎ型不純物イオン
３８，３９ Ｎ型拡散層
４０ 誘電体基板
４１，５１，６１，７１ 接続導体
４２，５２，６２，７２ 電極
４３，５３，６３，７３ 接続導体
４４，５４，６４，７４ 電極

Claims (8)

1. プラズマガスを利用してレジスト膜を除去する半導体装置の製造方法において、
   フッ素系のガスを含まずに酸素系ガスのプラズマガスのみを用いて、不純物イオンが注入されたレジスト膜を除去するレジスト膜除去処理を実行する工程と、
   前記レジスト膜除去処理において、ウェハリフト昇降装置を用いて、前記半導体装置と加熱装置との距離を離隔することで、前記半導体装置のウェハ温度を下げて、変質したレジストの除去量を増大させる工程と、
   純水スクラブ洗浄法を用いて残存する前記レジスト膜を除去する工程と、
   含む半導体装置の製造方法。
2. 前記レジスト膜除去処理は、ソースまたはドレイン領域上にシリコンを含む酸化膜が残存するように、前記レジスト膜を除去することを含む、
   請求項１記載の半導体装置の製造方法。
3. 前記酸素系ガスを含むプラズマガスは、酸素系ガス及び窒素系ガスのみを含む、
   請求項１記載の半導体装置の製造方法。
4. 前記純水スクラブ洗浄法を用いて残存する前記レジスト膜を除去する工程は、
   ＣＯ₂を添加した純水を用いて前記レジスト膜を除去することを含む、
   請求項１記載の半導体装置の製造方法。
5. 前記不純物イオンは、ＢＦ₂、Ｐ、Ｂ、Ａｓ、又はＡｒを含む、
   請求項１記載の半導体装置の製造方法。
6. ウェハリフト昇降装置を用いて、前記半導体装置と加熱装置との距離を離隔する工程は、
   前記ウェハリフト昇降装置を用いて、前記半導体装置のウェハ温度を下げた状態で、前記酸素系ガスを含むプラズマを利用してレジスト除去した後、前記ウェハリフト昇降装置を用いて、リフトダウンすることで、前記半導体装置と前記加熱装置との間の距離を短くして、前記半導体装置のウェハ温度を上げた状態で、前記プラズマを用いてレジスト膜を除去する、
   請求項３に記載の半導体装置の製造方法。
7. 前記半導体装置は、ＭＯＳ型電界効果トランジスタである、
   請求項１～６のうちのいずれか１つに記載の半導体装置の製造方法。
8. 前記半導体装置は、ＭＯＳ型電界効果トランジスタであり、
   前記ウェハリフト昇降装置を用いてリフトアップした状態の処理時間は１２０秒であり、
   前記リフトダウンした状態の処理時間は９０秒であり、
   前記プラズマガスを発生させるプラズマ発生装置のマイクロ波パワーは８４０Ｗであり、
   前記加熱装置のステージ温度は２５０°Ｃであり、
   前記酸素系ガスを含むプラズマガスのガス流量は３７５０ｓｃｃｍであり、
   前記半導体装置の製造装置の処理チャンバー内の圧力は１．１Ｔｏｒｒである、
   請求項６記載の半導体装置の製造方法。

Images