JP2024069143A - イメージセンサ及びそれを含む電子装置 - Google Patents

イメージセンサ及びそれを含む電子装置 Download PDF

Info

Publication number
JP2024069143A
JP2024069143A JP2023149128A JP2023149128A JP2024069143A JP 2024069143 A JP2024069143 A JP 2024069143A JP 2023149128 A JP2023149128 A JP 2023149128A JP 2023149128 A JP2023149128 A JP 2023149128A JP 2024069143 A JP2024069143 A JP 2024069143A
Authority
JP
Japan
Prior art keywords
isolation
pixels
sub
color
image sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023149128A
Other languages
English (en)
Inventor
眞碩 許
善玉 金
永斌 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2024069143A publication Critical patent/JP2024069143A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】ピクセルのサイズが減少する場合にも、高画質のイメージが得られるイメージセンサ及び電子装置を提供する。【解決手段】イメージセンサ１００において、行列配置された複数のサブピクセルＳＰ１を含むカラーピクセルＣＰ１は、各サブピクセルを分離するピクセル分離構造物１１０を含み、ピクセル分離構造物は、カラーピクセルを取り囲む外側分離膜１１２、外側分離膜の内側壁からカラーピクセルの中心方向に延びた分離膜連結部１１３、外側分離膜によって限定される領域内で、複数のサブピクセル夫々の一部領域のサイズを限定し、複数のサブピクセルのうち互いに隣接した２つのサブピクセル間に介在された部分を含み、分離膜連結部から垂直下方に延びた内側分離膜と、内側分離膜の両側壁を覆う分離ライナー１１６及び選択した少なくとも２つのサブピクセルに接し、内側分離膜と共に、サブピクセル夫々の一部領域のサイズを限定する分離ピラーを含む。【選択図】図３Ａ

Description

本発明は、イメージセンサ及びそれを含む電子装置に係り、特に、複数のフォトダイオードを含むイメージセンサ及びそれを含む電子装置に関する。
画像を撮影して電気的信号に変換するイメージセンサは、コンピュータ産業と通信産業の発達によって、デジタルカメラ、カムコーダ、ＰＣＳ（Personal Communication System）、ゲーム機器、警備用カメラ、医療用マイクロカメラなど多様な分野で使用されている。イメージセンサは、対象物から反射される光の強度によって反応する光電変換素子を利用して、対象物のイメージを生成する。最近、高解像度の具現化が可能なＣＭＯＳ（Complementary
Metal-Oxide Semiconductor）基盤のイメージセンサが広く使用されている。
本発明が解決しようとする課題は、ピクセルのサイズが減少する場合にも、高画質のイメージが得られるイメージセンサ及びそれを含む電子装置を提供することである。
前述の課題を解決するために、本発明の技術的思想は、基板にｍ×ｎ行列（ｍ及びｎは、それぞれ２ないし１０の自然数）に配列された複数のサブピクセルを含むカラーピクセル（color unit pixel）と、前記カラーピクセルにおいて、前記複数のサブピクセルそれぞれを分離するように構成されたピクセル分離構造物と、を含み、前記ピクセル分離構造物は、前記カラーピクセルを取り囲む外側分離膜と、前記外側分離膜の内側壁から前記カラーピクセルの中心方向に延びた少なくとも１つの分離膜連結部と、前記外側分離膜によって限定される領域内で、前記複数のサブピクセルそれぞれの一部領域のサイズを限定し、前記複数のサブピクセルのうち互いに隣接した２つのサブピクセル間に介在された部分を含み、前記分離膜連結部から垂直下方に延びた少なくとも１つの内側分離膜と、前記少なくとも１つの内側分離膜の両側壁を覆う分離ライナー（isolation liner）と、前記複数のサブピクセルのうち選択された少なくとも２つのサブピクセルに接し、前記少なくとも１つの内側分離膜と共に、前記複数のサブピクセルそれぞれの一部領域のサイズを限定する少なくとも１つの分離ピラー（isolation pillar）と、を含むことを特徴とする、イメージセンサを提供する。
前述の課題を解決するために、本発明の技術的思想は、基板に配置され、それぞれ２×２行列に配列された複数のサブピクセルを含む複数のカラーピクセルを含むピクセルグループと、前記複数のカラーピクセルそれぞれにおいて、前記複数のサブピクセルそれぞれを分離するように構成されたピクセル分離構造物と、を含み、前記複数のカラーピクセルは、それぞれ複数のサブピクセルを含み、前記複数のカラーピクセルのうち選択された１つのカラーピクセルにおいて、前記複数のサブピクセルは、ｍ×ｎ行列（ｍ及びｎは、それぞれ２ないし１０の自然数）に配列され、前記選択された１つのカラーピクセルにおいて、前記複数のサブピクセルは、同一カラーのピクセルからなり、前記ピクセル分離構造物は、前記カラーピクセルを取り囲む外側分離膜と、前記外側分離膜の内側壁から前記カラーピクセルの中心方向に延びた少なくとも１つの分離膜連結部と、前記外側分離膜によって限定される領域内で、前記複数のサブピクセルそれぞれの一部領域のサイズを限定し、前記複数のサブピクセルのうち互いに隣接した２つのサブピクセル間に介在された部分を含み、前記分離膜連結部から垂直下方に延びた複数の内側分離膜と、前記少なくとも１つの内側分離膜の両側壁を覆う分離ライナーと、前記複数のサブピクセルのうち選択された少なくとも２つのサブピクセルに接し、前記複数の内側分離膜と共に、前記複数のサブピクセルそれぞれの一部領域のサイズを限定する複数の分離ピラーと、を含み、前記複数の内側分離膜それぞれは、水平方向に離隔されて配置されることを特徴とする、イメージセンサを提供する。
前述の課題を解決するために、本発明の技術的思想は、イメージセンサを含む少なくとも１つのカメラと、前記少なくとも１つのカメラから提供されたイメージデータを処理するように構成されたプロセッサと、を含み、前記イメージセンサは、基板にｍ×ｎ行列（ｍ及びｎは、それぞれ２ないし１０の自然数）に配列された複数のサブピクセルを含むカラーピクセル（color unit pixel）と、前記カラーピクセルにおいて、前記複数のサブピクセルそれぞれを分離するように構成されたピクセル分離構造物と、を含み、前記ピクセル分離構造物は、前記カラーピクセルを取り囲む外側分離膜と、前記外側分離膜の内側壁から前記カラーピクセルの中心方向に延びた少なくとも１つの分離膜連結部と、前記外側分離膜によって限定される領域内で、前記複数のサブピクセルそれぞれの一部領域のサイズを限定し、前記複数のサブピクセルのうち互いに隣接した２つのサブピクセル間に介在された部分を含み、前記分離膜連結部から垂直下方に延びた少なくとも１つの内側分離膜と、前記少なくとも１つの内側分離膜の両側壁を覆う分離ライナーと、前記複数のサブピクセルのうち選択された少なくとも２つのサブピクセルに接し、前記少なくとも１つの内側分離膜と共に、前記複数のサブピクセルそれぞれの一部領域のサイズを限定する少なくとも１つの分離ピラーと、を含むことを特徴とする、イメージセンサを提供する。
本発明の実施形態によるイメージセンサを説明するためのブロック図である。 本発明の実施形態によるイメージセンサに含まれる例示的なピクセルグループを説明するための図面である。 本発明の実施形態によるイメージセンサの構成をより具体的に説明するための図面であって、図２に示したサブピクセルの例示的な構造を説明するための平面図である。 図３ＡのＩ－Ｉ’線に沿った断面図である。 図３ＡのＩＩ－ＩＩ’線に沿った断面図である。 所定の垂直レベルにおいて、本発明の実施形態によるイメージセンサの一部構成要素を示す平面図である。 本発明の一実施形態によるイメージセンサを説明するための断面図であって、図３ＡのＩＩ－ＩＩ’線に沿った断面図である。 本発明の一実施形態によるイメージセンサを説明するための平面図である。 図５ＡのＩＩ－ＩＩ’線に沿った断面図である。 本発明の一実施形態によるイメージセンサを説明するための平面図である。 図６ＡのＩＩ－ＩＩ’線に沿った断面図である。 本発明の実施形態による電子装置のブロック図である。 図７Ａの電子装置に含まれたカメラの詳細ブロック図である。 本発明の実施形態によるイメージセンサの製造方法を説明するために、工程順序によって示す断面図であって、図３ＡのＩＩ－ＩＩ’線に沿った断面に対応する部分の工程順序による断面図である。 図３ＡのＩＩ－ＩＩ’線に沿った断面に対応する部分の工程順序による断面図である。 図３ＡのＩＩ－ＩＩ’線に沿った断面に対応する部分の工程順序による断面図である。 図３ＡのＩＩ－ＩＩ’線に沿った断面に対応する部分の工程順序による断面図である。 図３ＡのＩＩ－ＩＩ’線に沿った断面に対応する部分の工程順序による断面図である。 図３ＡのＩＩ－ＩＩ’線に沿った断面に対応する部分の工程順序による断面図である。 図３ＡのＩＩ－ＩＩ’線に沿った断面に対応する部分の工程順序による断面図である。
以下、添付した図面を参照して、本発明の実施形態について詳細に説明する。図面上の同一構成要素に対しては同一参照符号を使用し、それらに係わる重複説明は省略する。
図１は、本発明の実施形態によるイメージセンサを説明するためのブロック図である。
図１を参照すれば、イメージセンサ１００は、ピクセルアレイ１０と、ピクセルアレイ１０を制御するための回路とを含むものでもある。例示的な実施形態において、ピクセルアレイ１０を制御するための回路は、カラムドライバ２０、ロウドライバ３０、タイミングコントローラ４０及びリードアウト回路５０を含んでもよい。
イメージセンサ１００は、イメージプロセッサ７０から受信する制御命令によって動作することができ、外部のオブジェクト（object）から伝達される光を電気信号に変換し、イメージプロセッサ７０に出力することができる。イメージセンサ１００は、ＣＭＯＳイメージセンサでもある。
ピクセルアレイ１０は、複数のロウ（row）ライン及び複数のカラム（column）ラインに沿ってマトリックス形態に配列された二次元アレイ構造を有する複数のピクセルグループＰＧを含むこともできる。本明細書で使用される用語「ロウ」は、ピクセルアレイ３４に含まれた複数の単位ピクセルのうち、横方向に配置された複数の単位ピクセルの集合を意味し、「カラム」は、ピクセルアレイ３４に含まれた複数の単位ピクセルのうち、縦方向に配置された複数の単位ピクセルの集合を意味する。
複数のピクセルグループＰＧは、それぞれ複数のフォトダイオードを含むマルチピクセル構造を有することができる。複数のピクセルグループＰＧそれぞれにおいて、複数のフォトダイオードは、オブジェクトから伝達される光を受光し、電荷を生成することができる。イメージセンサ１００は、複数のピクセルグループＰＧそれぞれに含まれた複数のフォトダイオードから生成されるピクセル信号の位相差を利用して、自動焦点（autofocus）機能を行うことができる。複数のピクセルグループＰＧそれぞれは、複数のフォトダイオードで生成される電荷からピクセル信号を生成するためのピクセル回路を含むこともできる。
複数のピクセルグループＰＧは、レッド（赤）ピクセル、グリーン（緑）ピクセル、及び／またはブルー（青）ピクセルの組み合わせにより、オブジェクトを再現することができる。例示的な実施形態において、ピクセルグループＰＧは、レッド、グリーン、ブルーカラーを含むベイヤー（bayer）パターンからなる複数のカラーピクセル（color unit pixel）を含むものでもある。ピクセルグループＰＧに含まれた複数のカラーピクセルは、それぞれｍ×ｎ行列に配列された複数のサブピクセルを含むこともできる。ここで、ｍ及びｎは、それぞれ２以上の自然数、例えば、２ないし１０の自然数でもある。複数のピクセルグループＰＧに含まれた複数のサブピクセルは、それぞれ同一カラーのカラーフィルタを通過した光を受光することができる。
カラムドライバ２０は、相関二重サンプラー（Correlated Double Sampler: CDS）、アナログ・デジタルコンバータ（Analog-to-Digital
Converter: ADC）などを含んでもよい。前記相関二重サンプラーは、ロウドライバ３０が供給するロウ選択信号によって選択されるロウに含まれるサブピクセルとカラムラインを介して連結され、相関二重サンプリングを遂行し、リセット電圧及びピクセル電圧を検出することができる。前記アナログ・デジタルコンバータは、前記相関二重サンプラーが検出したリセット電圧及びピクセル電圧をデジタル信号に変換し、リードアウト回路５０に伝達することができる。
リードアウト回路５０は、デジタル信号を一時保存可能なラッチまたはバッファ回路、増幅回路などを含み、カラムドライバ２０から受信したデジタル信号を一時保存または増幅し、イメージデータを生成することができる。カラムドライバ２０、ロウドライバ３０及びリードアウト回路５０の動作タイミングは、タイミングコントローラ４０によって決定され、タイミングコントローラ４０は、イメージプロセッサ７０が伝送する制御命令によって動作することができる。
イメージプロセッサ７０は、リードアウト回路５０が出力するイメージデータを信号処理し、ディスプレイ装置に出力するか、あるいはメモリのような保存装置に保存することができる。イメージセンサ１００が自律走行車両に搭載される場合、イメージプロセッサ７０は、イメージデータを信号処理し、前記自律走行車両を制御するメインコントローラなどへ伝送することができる。
図２は、イメージセンサ１００に含まれる例示的なピクセルグループＰＧ１を説明するための図面である。
図２を参照すれば、ピクセルグループＰＧ１は、図１を参照して説明した複数のピクセルグループＰＧのうち少なくとも１つを構成することができる。ピクセルグループＰＧ１は、レッドカラー、グリーンカラー及びブルーカラーからなるベイヤーパターンを構成する４つのカラーピクセルＣＰ１を含むものでもある。複数のカラーピクセルＣＰ１は、それぞれ２×２行列に配列された４つのサブピクセルＳＰ１を含むこともできる。ピクセルグループＰＧ１は、２×２行列に配列された４つの第１グリーンサブピクセルＧａ１、Ｇａ２、Ｇａ３、Ｇａ４を含む第１グリーンカラーピクセル、２×２行列に配列された４つのレッドサブピクセルＲ１、Ｒ２、Ｒ３、Ｒ４を含むレッドカラーピクセル、２×２行列に配列された４つのブルーサブピクセルＢ１、Ｂ２、Ｂ３、Ｂ４を含むブルーカラーピクセル、及び２×２行列に配列された４つの第２グリーンサブピクセルＧｂ１、Ｇｂ２、Ｇｂ３、Ｇｂ４を含む第２グリーンカラーピクセルを含むものでもある。１つのカラーピクセルＣＰ１は、４つのサブピクセルＳＰ１を覆う１つのマイクロレンズＭＬを含む。４つのマイクロレンズＭＬは、４つのカラーピクセルＣＰ１に対応して配置されうる。図２に示した配列によって構成されたピクセルグループＰＧ１は、テトラセル（tetra cell）とも称される。
ピクセルグループＰＧ１は、２つのグリーンカラーピクセルと、１つのレッドカラーピクセルと、１つのブルーカラーピクセルとを含むものでもある。１つのカラーピクセルＣＰ１は、同一カラー情報を有する４つのサブピクセルＳＰ１を含むこともできる。
図３Ａないし図３Ｄは、イメージセンサ１００の構成をより具体的に説明するための図面であって、図３Ａは、図２に示したサブピクセルＳＰ１の例示的な構造を説明するための平面図であり、図３Ｂは、図３ＡのＩ－Ｉ’線に沿った断面図であり、図３Ｃは、図３ＡのＩＩ－ＩＩ’線に沿った断面図であり、図３Ｄは、図３Ｂ及び図３Ｃに示した垂直レベルＬＶ１において、イメージセンサ１００の一部構成要素を示す平面図である。図３Ａないし図３Ｄを参照して、イメージセンサ１００に含まれたカラーピクセルＣＰ１の例示的な構成について説明する。
図３Ａないし図３Ｄを参照すれば、イメージセンサ１００は、基板１０２に２×２行列に配列された４つのサブピクセルＳＰ１を含むカラーピクセルＣＰ１と、カラーピクセルＣＰ１において、４つのサブピクセルＳＰ１それぞれを分離するように構成されたピクセル分離構造物１１０とを含むものでもある。４つのサブピクセルＳＰ１は、外側分離膜１１２によって限定されるセンシング領域ＳＡを含むこともできる。センシング領域ＳＡは、カラーピクセルＣＰ１の外部から入射される光をセンシングする領域でもある。例えば、１つのカラーピクセルＣＰ１に含まれた４つのサブピクセルＳＰ１は、同一カラーのピクセルを含んでもよい。図３Ａないし図３Ｄには、カラーピクセルＣＰ１が、ピクセル分離構造物１１０によって限定される４つのサブピクセルＳＰ１を含む構成が示されているが、本発明の技術的思想の範囲内で多様な変形及び変更が可能である。カラーピクセルＣＰ１は、ｍ×ｎ行列に配列された複数のサブピクセルを含み、ここで、ｍ及びｎは、それぞれ２以上の自然数、例えば、２ないし１０の自然数でもある。
基板１０２は、半導体層を含むものでもある。例示的な実施形態において、基板１０２は、Ｐ型不純物でドーピングされた半導体層を含むものでもある。例えば、基板１０２は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＩＩ－ＶＩ族化合物半導体、ＩＩＩ－Ｖ族化合物半導体、またはそれらの組み合わせからなる半導体層を含んでもよい。例示的な実施形態において、基板１０２は、Ｐ型バルク（bulk）シリコン基板からエピタキシャル成長されたＰ型エピタキシャル半導体層を含んでもよい。基板１０２は、互いに反対側の表面であるフロントサイド面１０２Ａ及びバックサイド面１０２Ｂを含むこともできる。
カラーピクセルＣＰ１は、複数のサブピクセルＳＰ１それぞれの内部に１つずつ配置された複数のフォトダイオードを含むものでもある。前記複数のフォトダイオードは、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４を含んでもよい。１つのサブピクセルＳＰ１は、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４のうち選択された１つのフォトダイオードを含んでもよい。カラーピクセルＣＰ１は、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４が１つのフローティングディフュージョン（diffusion：拡散）領域ＦＤを共有する構造を有することができる。第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４は、それぞれセンシング領域ＳＡ内でフローティングディフュージョン領域ＦＤの周囲に配置されうる。第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４は、フローティングディフュージョン領域ＦＤを取り囲むように、フローティングディフュージョン領域ＦＤを中心に放射方向外側に配置されうる。
１つのカラーピクセルＣＰ１に含まれた４つのサブピクセルＳＰ１それぞれのトランスファートランジスタＴＸは、１つのフローティングディフュージョン領域ＦＤを共通ドレイン領域として共有することができる。図３Ａないし図３Ｄには、１つのカラーピクセルＣＰ１に含まれた４つのサブピクセルＳＰ１が１つのフローティングディフュージョン領域ＦＤを共有する場合を示しているが、本発明は、それに限定されない。本発明によれば、１つのカラーピクセルＣＰ１に含まれた４つのサブピクセルＳＰ１が、それぞれ別途のフローティングディフュージョン領域ＦＤを含んでもよく、４つのサブピクセルＳＰ１のうち少なくとも２つのサブピクセルＳＰ１が、１つのフローティングディフュージョン領域を共有する構造を有してもよい。
図３Ａないし図３Ｄに示したように、イメージセンサ１００は、カラーピクセルＣＰ１において、複数のサブピクセルＳＰ１それぞれを分離するように構成されたピクセル分離構造物１１０を含むものでもある。ピクセル分離構造物１１０は、外側分離膜１１２、複数の分離膜連結部１１３、複数の内側分離膜１１４、分離ライナー（isolation liner）１１６及び分離ピラー（isolation pillar）１１８を含むこともできる。
ピクセル分離構造物１１０において、外側分離膜１１２は、カラーピクセルＣＰ１のサイズを限定するように、カラーピクセルＣＰ１を取り囲むことができる。複数の分離膜連結部１１３及び複数の内側分離膜１１４は、外側分離膜１１２によって限定される領域内で、複数のサブピクセルＳＰ１それぞれの一部領域のサイズを限定することができる。複数の分離膜連結部１１３及び複数の内側分離膜１１４は、それぞれ複数のサブピクセルＳＰ１のうち互いに隣接した２つのサブピクセルＳＰ１間に介在された部分を含むこともできる。分離ライナー１１６は、センシング領域ＳＡに対面する外側分離膜１１２の側壁と、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４に対面する複数の分離膜連結部１１３及び複数の内側分離膜１１４それぞれの両側壁とを覆うことができる。
複数の分離膜連結部１１３それぞれは、外側分離膜１１２の内側壁から、カラーピクセルＣＰ１の内側に延びる。また、複数の分離膜連結部１１３それぞれの上面は、基板１０２のフロントサイド面１０２Ａに接することができる。例えば、イメージセンサ１００は、４つの分離膜連結部１１３を含んでもよい。また、複数の内側分離膜１１４それぞれは、互いに水平方向（Ｘ方向及び／またはＹ方向）に離隔され、複数の分離膜連結部１１３それぞれの下部から垂直下方に延びる。複数の内側分離膜１１４のうち少なくとも１つの内側分離膜１１４の一側面全体は、外側分離膜１１２の内側面に接することができる。
本明細書において、ある構成要素の下面は、垂直方向（Ｚ方向）に離隔された２つの面のうち、マイクロレンズＭＬにさらに近い面を意味し、ある構成要素の上面は、前記２つの面のうち、下面に反対になる面を意味する。
外側分離膜１１２及び複数の内側分離膜１１４それぞれは、複数の分離膜連結部１１３を通じて互いに連結されうる。例えば、外側分離膜１１２及び複数の内側分離膜１１４それぞれは、複数の分離膜連結部１１３を通じて互いに電気的に連結されうる。例えば、外側分離膜１１２にバイアス電圧Ｖｂｉａｓが印加される場合、バイアス電圧Ｖｂｉａｓは、複数の内側分離膜１１４それぞれにも印加される。複数の内側分離膜１１４それぞれの下面に隣接した部分には、第２分離ピラー１１８Ｂが介在されうる。
バイアス電圧Ｖｂｉａｓは、外部配線層を通じて、電圧印加配線層１９０にも印加される。イメージセンサ１００は、電圧印加配線層１９０とピクセル分離構造物１１０とを電気的に連結する複数のコンタクト１９２を含むこともできる。
分離ピラー１１８は、カラーピクセルＣＰ１の中心に隣接して配置される１つの第１分離ピラー１１８Ａ、及び前記第１分離ピラー１１８Ａと水平方向（Ｘ方向及び／またはＹ方向）に離隔されて配置される複数の第２分離ピラー１１８Ｂを含むこともできる。
第１分離ピラー１１８Ａは、１つのカラーピクセルＣＰ１に含まれた４つのサブピクセルＳＰ１に接することができ、複数の内側分離膜１１４と共に、複数のサブピクセルＳＰ１それぞれの一部領域のサイズを限定することができる。第２分離ピラー１１８Ｂは、２つのサブピクセルＳＰ１及び内側分離膜１１４に接することができる。第２分離ピラー１１８Ｂは、内側分離膜１１４の少なくとも一部が水平方向（Ｘ方向及び／またはＹ方向）に離隔されて配置されうる。
基板１０２の高さである第１高さＨ１の範囲は、約０．５μｍないし３μｍでもある。また、第２分離ピラー１１８Ｂの高さである第２高さＨ２の範囲は、約０．４μｍないし約２．４μｍでもある。第１高さＨ１は、第２高さＨ２よりも高い。また、第１高さＨ１は、分離膜連結部１１３の高さである第３高さＨ３の約５００％以内でもある。第３高さＨ３は、約０．１μｍないし約０．６μｍでもある。
複数の内側分離膜１１４の下面それぞれの水平幅である第１幅Ｗ１の範囲は、約５０ｎｍないし約４００ｎｍでもある。また、第２分離ピラー１１８Ｂそれぞれの水平幅である第２幅Ｗ２の範囲は、約５０ｎｍないし約４００ｎｍである。但し、第１幅Ｗ１及び第２幅Ｗ２の範囲は、それに限定されず、多様に変形可能である。
図３Ｂ及び図３Ｃに示したように、ピクセル分離構造物１１０の外側分離膜１１２及び複数の内側分離膜１１４それぞれにおいて、基板１０２のフロントサイド面１０２Ａに隣接した上部側壁は、局部分離膜１０４によっても覆われる。局部分離膜１０４は、シリコン酸化膜からなるが、それに限定されるものではない。
図３Ｄに示したように、ピクセル分離構造物１１０において、外側分離膜１１２及び複数の内側分離膜１１４は、分離膜連結部１１３を通じて一体に連結され、分離ライナー１１６及び分離ピラー１１８は、一体に連結されうる。例えば、複数の内側分離膜１１４それぞれの一側壁は、外側分離膜１１２に接することができる。また、複数の内側分離膜１１４のうち少なくとも一部の内側分離膜１１４の側壁は、第１分離ピラー１１８Ａに接することができる。
図３Ｂに示したように、ピクセル分離構造物１１０において、分離ライナー１１６の最上面の高さと、分離ピラー１１８の最上面の高さとは、外側分離膜１１２及び複数の内側分離膜１１４それぞれの最上面の高さよりも低い。例示的な実施形態において、分離ライナー１１６の最上面の高さと、分離ピラー１１８の最上面の高さとは、互いに異なってもいる。分離ライナー１１６は、基板１０２のフロントサイド面１０２Ａから垂直方向（Ｚ方向）に沿って第１深さＤ６ほど離隔され、分離ピラー１１８は、基板１０２のフロントサイド面１０２Ａから垂直方向（Ｚ方向）に沿って第２深さＤ８ほど離隔されうる。例示的な実施形態において、第１深さＤ６は、第２深さＤ８よりも深い。他の例示的な実施形態において、第１深さＤ６は、第２深さＤ８よりも浅い。さらに他の例示的な実施形態において、第１深さＤ６及び第２深さＤ８は、同一または類似している。
外側分離膜１１２及び内側分離膜１１４それぞれの水平方向（Ｘ方向及び／またはＹ方向）の幅は、基板１０２のフロントサイド面１０２Ａに隣接した領域において最も大きく、バックサイド面１０２Ｂに近くなるほど次第に小さくなる。
図３Ｂに示したように、フローティングディフュージョン領域ＦＤは、第１分離ピラー１１８Ａと垂直方向（Ｚ方向）にオーバーラップされるように配置されうる。フローティングディフュージョン領域ＦＤは、第１分離ピラー１１８Ａの上面を覆うことができる。局部分離膜１０４は、分離ライナー１１６と垂直方向（Ｚ方向）にオーバーラップされるように配置されうる。局部分離膜１０４は、分離ライナー１１６の上面を覆うことができる。分離ライナー１１６及び第１分離ピラー１１８Ａは、それぞれ垂直方向（Ｚ方向）に外側分離膜１１２及び内側分離膜１１４それぞれの長さよりさらに短い長さを有することができる。
第１分離ピラー１１８Ａは、フローティングディフュージョン領域ＦＤを挟んで、基板１０２のフロントサイド面１０２Ａから垂直方向（Ｚ方向）に離隔されうる。第１分離ピラー１１８Ａは、フローティングディフュージョン領域ＦＤの底面から、基板１０２のバックサイド面１０２Ｂまで、垂直方向（Ｚ方向）に沿って長く延びた柱状を有することができる。
第２分離ピラー１１８Ｂは、分離膜連結部１１３の内側から、基板１０２のバックサイド面１０２Ｂまで、垂直方向（Ｚ方向）に沿って長く延びた柱状を有することができる。１つの内側分離膜１１４の内部に、１以上の第２分離ピラー１１８Ｂが配置されうる。第２分離ピラー１１８Ｂは、内側分離膜１１４の少なくとも一部を互いに水平方向（Ｘ方向及び／またはＹ方向）に離隔させることができる。
例示的な実施形態において、外側分離膜１１２、分離膜連結部１１３及び複数の内側分離膜１１４それぞれは、シリコン酸化物、シリコン窒化物、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯ２、ポリシリコン、金属、金属窒化物、金属酸化物、ＢＳＧ（borosilicate glass）、ＰＳＧ（phosphosilicate glass）、ＢＰＳＧ（borophosphosilicate glass）、ＰＥ－ＴＥＯＳ（plasma enhanced tetraethyl orthosilicate）、ＦＳＧ（fluoride silicate
glass）、ＣＤＯ（carbon doped silicon oxide）、ＯＳＧ（organosilicate glass）、エア（air）またはそれらの組み合わせを含むが、それらに限定されるものではない。本明細書において、用語「エア」は、大気、または製造工程中に存在する他のガスを意味する。外側分離膜１１２、分離膜連結部１１３及び複数の内側分離膜１１４のうち少なくとも１つが金属を含む場合、前記金属は、タングステン（Ｗ）、銅（Ｃｕ）またはそれらの組み合わせを含んでもよい。外側分離膜１１２、分離膜連結部１１３及び複数の内側分離膜１１４のうち少なくとも１つが金属窒化物を含む場合、前記金属窒化物は、ＴｉＮ、ＴａＮまたはそれらの組み合わせを含んでもよい。外側分離膜１１２、分離膜連結部１１３及び複数の内側分離膜１１４のうち少なくとも１つが金属酸化物を含む場合、前記金属酸化物は、ＩＴＯ（indium tin oxide）、酸化アルミニウム（Ａｌ２Ｏ３）またはそれらの組み合わせを含んでもよい。
例示的な実施形態において、外側分離膜１１２、分離膜連結部１１３及び複数の内側分離膜１１４それぞれは、ポリシリコンで充填され、ＳｉＯ２によって覆われた構造でもある。
例示的な実施形態において、分離ライナー１１６は、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうち少なくとも１つを含み、ハフニウム酸化物、アルミニウム酸化物、タンタル酸化物のような金属酸化物を含むこともできる。例示的な実施形態において、分離ピラー１１８は、ドーピングされないシリコンを含むものでもある。
例示的な実施形態において、分離ライナー１１６及び／または分離ピラー１１８は、それぞれＰ＋型不純物でドーピングされたシリコン領域からなるものでもある。例えば、分離ライナー１１６及び／または分離ピラー１１８は、それぞれボロン（Ｂ）イオンでドーピングされたシリコン領域からなるが、それに限定されるものではない。
例示的な実施形態において、分離ライナー１１６及び分離ピラー１１８は、それぞれサブピクセルＳＰ１内での暗電流（dark current）を減少させ、イメージセンサ１００の品質を向上させることができる。分離ライナー１１６は、外側分離膜１１２と分離ライナー１１６との間、及び複数の内側分離膜１１４と分離ライナー１１６との間の表面欠陥から生成された電子・正孔対（electron-hole pair）による暗電流の発生を減少させることができる。
図３Ｂ及び図３Ｃに示したように、基板１０２のフロントサイド面１０２Ａ上には、配線構造物ＭＳが配置されうる。配線構造物ＭＳは、複数のトランスファートランジスタＴＸを覆う複数層構造の第１ないし第４層間絶縁膜１８２Ａ、１８２Ｂ、１８２Ｃ、１８２Ｄと、第１ないし第４層間絶縁膜１８２Ａ、１８２Ｂ、１８２Ｃ、１８２Ｄそれぞれの上に形成された複数層構造の複数の配線層１８４とを含むこともできる。第１ないし第４層間絶縁膜１８２Ａ、１８２Ｂ、１８２Ｃ、１８２Ｄ及び複数の配線層１８４それぞれの層数及び配置は、図３Ｂ及び図３Ｃに示したものに限定されず、必要に応じて多様な変更及び変形が可能である。
配線構造物ＭＳに含まれた複数の配線層１８４は、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４と電気的に連結される複数のトランジスタと、前記複数のトランジスタに連結される配線とを含むこともできる。複数の配線層１８４の配置は、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４の配置と関係なく、自由に配置可能である。
基板１０２のバックサイド面１０２Ｂ下には、光透過構造物ＬＴＳが配置されうる。光透過構造物ＬＴＳは、バックサイド面１０２Ｂ上に順に積層された第１平坦化膜１２２、複数のカラーフィルタＣＦ、第２平坦化膜１２４及びマイクロレンズＭＬを含むこともできる。光透過構造物ＬＴＳは、外部から入射される光を集光及びフィルタリングし、センシング領域ＳＡに提供することができる。
複数のカラーフィルタＣＦは、複数のサブピクセルＳＰ１それぞれに１つずつ対応して配置されうる。複数のカラーフィルタＣＦは、それぞれ基板１０２のバックサイド面１０２Ｂ上でサブピクセルＳＰ１のセンシング領域ＳＡを覆うことができる。１つのカラーピクセルＣＰ１に含まれた複数のカラーフィルタＣＦは、同一色のカラーフィルタからなるものでもある。
マイクロレンズＭＬは、カラーピクセルＣＰ１に対応して配置されうる。マイクロレンズＭＬは、複数のカラーフィルタＣＦを挟んで、複数のサブピクセルＳＰ１を覆うことができる。第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４は、共通の１つのマイクロレンズＭＬによっても覆われる。複数のサブピクセルＳＰ１は、それぞれ基板１０２のバックサイド面１０２Ｂ側から光を受信するＢＳＩ（backside illumination）構造を有することができる。マイクロレンズＭＬは、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４に入射される光を集光できるように、外側に凸状を有することができる。
光透過構造物ＬＴＳにおいて、第１平坦化膜１２２は、イメージセンサ１００の製造工程中に基板１０２の損傷を防止するためのバッファ膜としても使用される。第１平坦化膜１２２及び第２平坦化膜１２４は、それぞれシリコン酸化膜、シリコン窒化膜、樹脂またはそれらの組み合わせを含むが、それに限定されるものではない。
例示的な実施形態において、複数のカラーフィルタＣＦは、それぞれグリーンカラーフィルタ、レッドカラーフィルタ、またはブルーカラーフィルタからなるものでもある。他の例示的な実施形態において、複数のカラーフィルタＣＦは、シアンカラーフィルタ、マゼンタカラーフィルタ、またはイエローカラーフィルタのような他のカラーフィルタを含むこともできる。
例示的な実施形態において、光透過構造物ＬＴＳは、第１平坦化膜１２２上に配置された隔壁１２６をさらに含んでもよい。隔壁１２６は、ピクセル分離構造物１１０と垂直方向（Ｚ方向）にオーバーラップされる位置に配置されうる。隔壁１２６の上面及び側壁は、カラーフィルタＣＦによっても覆われる。隔壁１２６は、カラーフィルタＣＦを通過する入射光が側面に反射または散乱されることを防止する役割を担うことができる。例えば、隔壁１２６は、カラーフィルタＣＦと第１平坦化膜１２２との界面で反射または散乱される光子が他のセンシング領域ＳＡに移動することを防止する役割を担うことができる。例示的な実施形態において、隔壁１２６は、金属を含むものでもある。例えば、隔壁１２６は、タングステン（Ｗ）、アルミニウム（Ａｌ）、銅（Ｃｕ）またはそれらの組み合わせを含むが、それらに限定されるものではない。
図３Ｂ及び図３Ｃに示したように、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４それぞれは、第１半導体領域１３２、第２半導体領域１３４、及び第１半導体領域１３２と第２半導体領域１３４との接合面（junction）を含むこともできる。第１半導体領域１３２は、Ｐ型不純物でドーピングされた半導体領域であって、基板１０２のフロントサイド面１０２Ａに隣接して配置されうる。第１半導体領域１３２は、ＨＡＤ（hole accumulated device）領域としても利用される。第１半導体領域１３２の不純物濃度は、基板１０２を構成するＰ型半導体層の不純物濃度よりもさらに高い。第２半導体領域１３４は、Ｎ型不純物でドーピングされた半導体領域であって、第１半導体領域１３２を挟んで、基板１０２のフロントサイド面１０２Ａから離隔された位置で第１半導体領域１３２に接することができる。
図３Ｂに示したように、１つのサブピクセルＳＰ１に含まれたトランスファートランジスタＴＸは、ゲート誘電膜１４２、トランスファーゲート１４４及びチャネル領域ＣＨを含むこともできる。チャネル領域ＣＨは、基板１０２のうち、ゲート誘電膜１４２に隣接した位置に配置されうる。基板１０２のフロントサイド面１０２Ａ上で、ゲート誘電膜１４２及びトランスファーゲート１４４それぞれの側壁は、絶縁スペーサ１４６によっても覆われる。例示的な実施形態において、ゲート誘電膜１４２は、シリコン酸化膜からなるものでもある。例示的な実施形態において、トランスファーゲート１４４は、ドーピングされたポリシリコン、金属、金属シリサイド、金属窒化物または金属含有膜のうち少なくとも１つを含むものでもある。例えば、トランスファーゲート１４４は、リン（Ｐ）または砒素（Ａｓ）のようなＮ型不純物でドーピングされたポリシリコンを含んでもよい。例示的な実施形態において、絶縁スペーサ１４６は、それぞれシリコン酸化膜、シリコン窒化膜、シリコン酸窒化膜またはそれらの組み合わせを含むものでもある。しかし、ゲート誘電膜１４２、トランスファーゲート１４４及び絶縁スペーサ１４６それぞれの構成物質は、前述のところに限定されるものではなく、本発明の技術的思想の範囲内で多様に変形可能である。
複数のトランスファートランジスタＴＸそれぞれのトランスファーゲート１４４は、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４のうち選択された１つのフォトダイオードで生成される光電荷を、フローティングディフュージョン領域ＦＤへ伝送することができる。本例では、複数のトランスファートランジスタＴＸが、それぞれのトランスファーゲート１４４の一部が基板１０２のフロントサイド面１０２Ａから基板１０２内に埋め込まれた構造を有するリセスチャネルトランジスタ構造を有する場合を示している。しかし、本発明の技術的思想がそれに限定されるものではなく、本発明の技術的思想の範囲内で、多様な構造を有するトランスファートランジスタを採用することができる。
複数のサブピクセルＳＰ１それぞれにおいて、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４は、基板１０２のバックサイド面１０２Ｂを覆う１つのマイクロレンズＭＬを通過した光を受光して、光電荷を生成し、このように生成された光電荷が第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４に蓄積されることにより、前記第１ないし第４ピクセル信号が生成されうる。複数のサブピクセルＳＰ１において、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４から出力される前記第１ないし第４ピクセル信号から、オートフォーカシング（auto-focusing）情報を抽出することができる。
図１ないし図３Ｄを参照して説明したイメージセンサ１００は、カラーピクセルＣＰ１に含まれた複数のサブピクセルＳＰ１それぞれを分離するように構成されたピクセル分離構造物１１０を含む。ピクセル分離構造物１１０は、外側分離膜１１２、複数の分離膜連結部１１３、複数の内側分離膜１１４、分離ライナー１１６及び分離ピラー１１８を含む。外側分離膜１１２は、カラーピクセルＣＰ１を取り囲む。複数の分離膜連結部１１３は、外側分離膜１１２と内側分離膜１１４とを互いに連結させるように構成される。複数の内側分離膜１１４は、外側分離膜１１２によって限定される領域内で、複数のサブピクセルＳＰ１のうち互いに隣接した２つのサブピクセルＳＰ１間に介在された部分を含む。分離ライナー１１６は、複数の内側分離膜１１４それぞれの両側壁を覆う。分離ピラー１１８は、１つのカラーピクセルＣＰ１に含まれた複数のサブピクセルＳＰ１に接し、複数の内側分離膜１１４と共に、複数のサブピクセルＳＰ１それぞれの一部領域のサイズを限定する。
例示的な実施形態において、分離ピラー１１８は、ドーピングされないシリコンを含むものでもある。例示的な実施形態において、分離ピラー１１８は、Ｐ＋型不純物でドーピングされたシリコン領域からなるものでもある。イメージセンサ１００の製造過程において、外側分離膜１１２、分離膜連結部１１３及び複数の内側分離膜１１４の形成工程は、分離ピラー１１８の形成工程と別途に遂行されうる。また、本発明のイメージセンサ１００は、複数の内側分離膜１１４それぞれの少なくとも一部を水平方向（Ｘ方向及び／またはＹ方向）に離隔させる第２分離ピラー１１８Ｂを含むので、ピクセルの電荷が飽和水準を超えるブルーミング（blooming）効果が減少しうる。
また、外側分離膜１１２及び複数の内側分離膜１１４が分離膜連結部１１３を通じて電気的に連結されるので、外側分離膜１１２にバイアス電圧Ｖｂｉａｓが印加された場合にも、複数の内側分離膜１１４それぞれにバイアス電圧Ｖｂｉａｓが印加されうる。
図４は、本発明の一実施形態によるイメージセンサを説明するための断面図であって、図３ＡのＩＩ－ＩＩ’線に沿った断面図である。図４を参照して、イメージセンサ１００ａに含まれたカラーピクセルＣＰ１ａの例示的な構成について説明する。図４において、図３Ａないし図３Ｄと同一参照符号は同一部材を示し、ここで、それらに係わる詳細な説明を省略する。
図４を参照すれば、ピクセル分離構造物１１０ａは、外側分離膜１１２ａ、分離膜連結部１１３ａ、内側分離膜１１４ａ及び分離ピラー１１８ａを含むものでもある。ピクセル分離構造物１１０ａにおいて、外側分離膜１１２ａ及び内側分離膜１１４ａは、基板１０２のフロントサイド面１０２Ａからバックサイド面１０２Ｂまで、基板１０２を垂直方向（Ｚ方向）に貫通することができる。外側分離膜１１２ａ及び内側分離膜１１４ａそれぞれは、それぞれの水平方向（Ｘ方向及び／またはＹ方向）の幅を一定に維持しながら、基板１０２の少なくとも一部を垂直方向（Ｚ方向）に貫通することができる。また、分離膜連結部１１３ａ及び分離ピラー１１８ａも、それぞれの水平方向（Ｘ方向及び／またはＹ方向）の幅を一定に維持しながら、基板１０２の少なくとも一部を垂直方向（Ｚ方向）に貫通することができる。
図５Ａは、本発明の一実施形態によるイメージセンサを説明するための平面図であり、図５Ｂは、図５ＡのＩＩ－ＩＩ’線に沿った断面図である。図５Ａ及び図５Ｂには、イメージセンサ２００のうち、図３Ｂ及び図３Ｃに示した垂直レベルＬＶ１に対応する垂直レベルにおけるイメージセンサ２００の一部構成要素が示されている。図５Ａ及び図５Ｂを参照して、イメージセンサ２００に含まれたカラーピクセルＣＰ２の例示的な構成について説明する。図５Ａ及び図５Ｂにおいて、図３Ａないし図３Ｄと同一参照符号は同一部材を示し、ここで、それらに係わる詳細な説明を省略する。
図５Ａ及び図５Ｂを参照すれば、イメージセンサ２００は、図３Ａないし図３Ｄを参照して説明したイメージセンサ１００とほぼ同様な構成を有することができる。但し、イメージセンサ２００は、２×２行列に配列された４つのサブピクセルＳＰ２を含むカラーピクセルＣＰ２と、カラーピクセルＣＰ２において、４つのサブピクセルＳＰ２それぞれを分離するように構成されたピクセル分離構造物２１０とを含むものでもある。
１つのカラーピクセルＣＰ２に含まれた４つのサブピクセルＳＰ２は、外側分離膜２１２によって限定されるセンシング領域ＳＡを含むこともできる。例えば、外側分離膜２１２は、センシング領域ＳＡを取り囲んで限定することができる。したがって、センシング領域ＳＡは、カラーピクセルＣＰ２の外部に延びないのである。センシング領域ＳＡは、サブピクセルＳＰ２の外部から入射される光をセンシングする領域でもある。１つのカラーピクセルＣＰ２に含まれた４つのサブピクセルＳＰ２は、同一カラーのピクセルからなるものでもある。
ピクセル分離構造物２１０は、カラーピクセルＣＰ２において、複数のサブピクセルＳＰ２それぞれを分離するように構成されうる。ピクセル分離構造物２１０は、外側分離膜２１２、分離膜連結部２１３、複数の内側分離膜２１４、分離ライナー２１６及び複数の分離ピラー２１８を含むこともできる。
ピクセル分離構造物２１０を構成する外側分離膜２１２、分離膜連結部２１３、複数の内側分離膜２１４、分離ライナー２１６及び複数の分離ピラー２１８は、図３Ａないし図３Ｄを参照して、外側分離膜１１２、複数の分離膜連結部１１３、複数の内側分離膜１１４、分離ライナー１１６及び分離ピラー１１８について説明したところとほぼ同様な構成を有することができる。但し、複数の内側分離膜２１４は、外側分離膜２１２に隣接して配置された複数の第１内側分離膜２１４Ａ、及びカラーピクセルＣＰ２の中心に隣接して配置された第２内側分離膜２１４Ｂを含むものでもある。第１内側分離膜２１４Ａの少なくとも一部と、第２内側分離膜２１４Ｂの少なくとも一部とは、水平方向（Ｘ方向及び／またはＹ方向）に離隔されうる。
分離膜連結部２１３は、外側分離膜２１２の内側面から、カラーピクセルＣＰ２の中心に向かって延びる。分離膜連結部２１３は、平面視において十字状（cross shape）を有することができる。本明細書において、分離膜連結部２１３は、十字状の分離膜連結部とも称される。
複数の第１内側分離膜２１４Ａ及び第２内側分離膜２１４Ｂそれぞれは、分離膜連結部２１３の下面から垂直下方に延びた柱状を有することができる。複数の第１内側分離膜２１４Ａ及び第２内側分離膜２１４Ｂそれぞれの下面に隣接した部分は、互いに水平方向（Ｘ方向及び／またはＹ方向）に離隔されうる。
外側分離膜２１２、複数の第１内側分離膜２１４Ａ及び第２内側分離膜２１４Ｂそれぞれは、分離膜連結部２１３を通じて互いに連結されうる。例えば、外側分離膜２１２、複数の第１内側分離膜２１４Ａ及び第２内側分離膜２１４Ｂそれぞれは、分離膜連結部２１３を通じて互いに電気的に連結されうる。例えば、外側分離膜２１２にバイアス電圧Ｖｂｉａｓが印加される場合、バイアス電圧Ｖｂｉａｓは、複数の第１内側分離膜２１４Ａ及び第２内側分離膜２１４Ｂそれぞれにも印加される。
また、外側分離膜２１２及び複数の内側分離膜２１４が分離膜連結部２１３を通じて電気的に連結されるので、外側分離膜２１２にバイアス電圧Ｖｂｉａｓが印加された場合にも、複数の内側分離膜２１４それぞれにバイアス電圧Ｖｂｉａｓが印加されうる。特に、外側分離膜２１２にバイアス電圧Ｖｂｉａｓが印加された場合にも、分離膜連結部２１３を通じて、第２内側分離膜２１４Ｂにバイアス電圧Ｖｂｉａｓが印加されうる。
ピクセル分離構造物２１０は、互いに離隔された複数の分離ピラー２１８を含むものでもある。前記複数の分離ピラー２１８は、第１内側分離膜２１４Ａと第２内側分離膜２１４Ｂとの間に配置される複数の第１分離ピラー２１８Ａ、及び複数の第１内側分離膜２１４Ａそれぞれの間に配置される複数の第２分離ピラー２１８Ｂを含むこともできる。
複数の内側分離膜２１４は、１２個の第１内側分離膜２１４Ａと、１つの第２内側分離膜２１４Ｂとを含むこともできる。第２内側分離膜２１４Ｂは、カラーピクセルＣＰ２のほぼ中央部に配置されうる。第２内側分離膜２１４Ｂは、Ｘ－Ｙ平面視において十字状を有することができる。本明細書において、第２内側分離膜２１４Ｂは、十字状の内側分離膜とも称される。
ピクセル分離構造物２１０において、複数の分離ピラー２１８は、それぞれ１つのカラーピクセルＣＰ２に含まれた４つのサブピクセルＳＰ２のうち選択された２つのサブピクセルＳＰ２それぞれのフォトダイオードに接することができる。複数の第１内側分離膜２１４Ａは、１つのカラーピクセルＣＰ２に含まれた４つのサブピクセルＳＰ２のうち選択された２つのサブピクセルＳＰ２間に介在され、外側分離膜２１２と一体に連結されうる。複数の第１内側分離膜２１４Ａは、４つのサブピクセルＳＰ２のうち選択された２つのサブピクセルＳＰ２間に介在される部分を含み、分離膜連結部２１３と一体に連結されうる。第２内側分離膜２１４Ｂの少なくとも一部は、第１分離ピラー２１８Ａを挟んで、第１内側分離膜２１４Ａの少なくとも一部から水平方向（Ｘ方向及び／またはＹ方向）に離隔されうる。
分離ライナー２１６及び分離ピラー２１８は、一体に連結されうる。分離ピラー２１８は、それぞれ図３Ｂを参照して分離ピラー１１８について説明したように、基板１０２の一部を貫通して、基板１０２のバックサイド面１０２Ｂまで垂直方向（Ｚ方向）に沿って長く延びた柱状を有することができる。イメージセンサ２００は、第２内側分離膜２１４Ｂと垂直方向（Ｚ方向）にオーバーラップされるように配置されたフローティングディフュージョン領域ＦＤをさらに含んでもよい。例えば、フローティングディフュージョン領域ＦＤは、配線構造物ＭＳ上に配置されうる。図示していないが、他の実施形態において、フローティングディフュージョン領域ＦＤは、分離膜連結部２１３の内部に配置されることも可能である。
例示的な実施形態において、分離ライナー２１６は、シリコン酸化物、シリコン窒化物及びシリコン酸窒化物のうち少なくとも１つを含み、ハフニウム酸化物、アルミニウム酸化物、タンタル酸化物のような金属酸化物を含むこともできる。例示的な実施形態において、分離ピラー２１８は、ドーピングされないシリコンを含むものでもある。
例示的な実施形態において、分離ライナー２１６及び／または複数の分離ピラー２１８は、それぞれＰ＋型不純物でドーピングされたシリコン領域からなるものでもある。例えば、分離ライナー２１６及び／または複数の分離ピラー２１８は、それぞれボロン（Ｂ）イオンでドーピングされたシリコン領域からなるが、それに限定されるものではない。
例示的な実施形態において、分離ライナー２１６及び複数の分離ピラー２１８は、それぞれサブピクセルＳＰ２内での暗電流を減少させ、イメージセンサ２００の品質を向上させることができる。分離ライナー２１６は、外側分離膜２１２と分離ライナー２１６との間、及び複数の内側分離膜２１４と分離ライナー２１６との間の表面欠陥から生成された電子・正孔対による暗電流の発生を減少させることができる。
図６Ａは、本発明の一実施形態によるイメージセンサを説明するための平面図であり、図６Ｂは、図６ＡのＩＩ－ＩＩ’線に沿った断面図である。図６Ａ及び図６Ｂには、イメージセンサ３００のうち、図３Ｂ及び図３Ｃに示した垂直レベルＬＶ１に対応する垂直レベルにおけるイメージセンサ３００の一部構成要素が示されている。図６Ａ及び図６Ｂを参照して、イメージセンサ３００に含まれたカラーピクセルＣＰ３の例示的な構成について説明する。図６Ａ及び図６Ｂにおいて、図３Ａないし図３Ｄと同一参照符号は同一部材を示し、ここで、それらに係わる詳細な説明を省略する。
図６Ａ及び図６Ｂを参照すれば、イメージセンサ３００は、図３Ａないし図３Ｄを参照して説明したイメージセンサ１００とほぼ同様な構成を有することができる。但し、イメージセンサ３００は、２×２行列に配列された４つのサブピクセルＳＰ３を含むカラーピクセルＣＰ３と、カラーピクセルＣＰ３において、４つのサブピクセルＳＰ３それぞれを分離するように構成されたピクセル分離構造物３１０とを含むものでもある。
図６Ａ及び図６Ｂを参照すれば、ピクセル分離構造物３１０は、外側分離膜３１２、分離膜連結部３１３、内側分離膜３１４、分離ライナー３１６及び分離ピラー３１８を含むこともできる。
分離ピラー３１８は、カラーピクセルＣＰ３の中心に隣接して配置された第１分離ピラー３１８Ａ、及び第１分離ピラー３１８Ａから水平方向（Ｘ方向及び／またはＹ方向）に離隔された第２分離ピラー３１８Ｂを含むこともできる。第１分離ピラー３１８Ａは、１つのカラーピクセルＣＰ３に含まれた４つのサブピクセルＳＰ３と接することができ、複数の内側分離膜３１４と共に、４つのサブピクセルＳＰ３それぞれの領域のサイズを制限することができる。第２分離ピラー３１８Ｂは、外側分離膜３１２と内側分離膜３１４との間に配置されうる。
また、外側分離膜３１２と複数の内側分離膜３１４それぞれは、分離膜連結部３１３を通じて、互いに連結されうる。例えば、外側分離膜３１２と複数の内側分離膜３１４それぞれは、分離膜連結部３１３を通じて、互いに電気的に連結されうる。外側分離膜３１２及び複数の内側分離膜３１４は、一体に形成されうる。複数の内側分離膜３１４それぞれは、外側分離膜３１２と水平方向（Ｘ方向及び／またはＹ方向）に離隔されて配置されうる。
外側分離膜３１２の上面及び複数の内側分離膜３１４の上面は、分離膜連結部３１３を通じて、互いに連結されうる。例えば、外側分離膜３１２の上面及び複数の内側分離膜３１４の上面は、分離膜連結部３１３を通じて、互いに電気的に連結されうる。例えば、外側分離膜３１２にバイアス電圧Ｖｂｉａｓが印加される場合、バイアス電圧Ｖｂｉａｓは、複数の内側分離膜３１４それぞれにも印加される。
また、外側分離膜３１２及び複数の内側分離膜３１４が分離膜連結部３１３を通じて電気的に連結されるので、外側分離膜３１２にバイアス電圧Ｖｂｉａｓが印加された場合にも、複数の内側分離膜３１４それぞれにバイアス電圧Ｖｂｉａｓが印加されうる。
イメージセンサ３００は、複数の分離ピラー３１８のうち少なくとも一部と垂直方向（Ｚ方向）にオーバーラップされるように配置されたフローティングディフュージョン領域ＦＤをさらに含んでもよい。
図７Ａは、本発明の実施形態による電子装置のブロック図であり、図７Ｂは、図７Ａの電子装置に含まれたカメラの詳細ブロック図である。
図７Ａを参照すれば、電子装置１０００は、カメラグループ１１００、アプリケーションプロセッサ１２００、ＰＭＩＣ（power management
integrated circuit）１３００及び外部メモリ１４００を含むものでもある。
カメラグループ１１００は、複数のカメラ１１００ａ、１１００ｂ、１１００ｃを含むものでもある。たとえ、図面には、３つのカメラ１１００ａ、１１００ｂ、１１００ｃが配置された実施形態が示されているとしても、本発明の技術的思想がそれに限定されるものではない。一部実施形態において、カメラグループ１１００は、２つのカメラのみを含むように変形されて実施されることも可能である。また、一部実施形態において、カメラグループ１１００は、ｎ個（ｎは、４以上の自然数）のカメラを含むように変形されて実施されることも可能である。
以下、図７Ｂを参照して、カメラ１１００ｂの詳細構成についてより具体的に説明するが、以下の説明は、実施形態によって、他のカメラ１１００ａ、１１００ｃについても同様に適用可能である。
図７Ｂを参照すれば、カメラ１１００ｂは、プリズム１１０５、ＯＰＦＥ（Optical Path Folding Element）１１１０、アクチュエータ１１３０、イメージセンシング装置１１４０及び保存部１１５０を含むものでもある。
プリズム１１０５は、光反射物質の反射面１１０７を含み、外部から入射される光Ｌの経路を変形させることができる。
一部実施形態において、プリズム１１０５は、第１方向（図７ＢにおけるＸ方向）に入射される光Ｌの経路を、前記第１方向に垂直な第２方向（図７ＢにおけるＹ方向）に変更させることができる。また、プリズム１１０５は、光反射物質の反射面１１０７の中心軸１１０６を中心にＡ方向に回転させるか、あるいは中心軸１１０６をＢ方向に回転させ、第１方向（Ｘ方向）に入射される光Ｌの経路を、垂直な第２方向（Ｙ方向）に変更させることができる。このとき、ＯＰＦＥ １１１０も、第１方向（Ｘ方向）及び第２方向（Ｙ方向）と垂直な第３方向（図７ＢにおけるＺ方向）に移動することができる。
一部実施形態において、図７Ｂに示されたように、プリズム１１０５のＡ方向の最大回転角度は、プラス（＋）Ａ方向には１５°以下であり、マイナス（－）Ａ方向には１５°より大きいが、本発明の技術的思想がそれに限定されるものではない。
一部実施形態において、プリズム１１０５は、プラス（＋）またはマイナス（－）Ｂ方向に、２０°前後、または１０°～２０°、または１５°～２０°の範囲で回転することができ、ここで、回転角度は、プラス（＋）またはマイナス（－）Ｂ方向に同一角度で回転するか、あるいは１°前後の範囲でほぼ類似した角度まで回転することができる。
一部実施形態において、プリズム１１０５は、光反射物質の反射面１１０７を、中心軸１１０６の延長方向と平行な第３方向（例えば、Ｚ方向）に移動することができる。
ＯＰＦＥ １１１０は、例えば、ｍ個（ここで、ｍは自然数）のグループからなる光学レンズを含むものでもある。前記ｍ個のレンズは、第２方向（Ｙ方向）に移動し、カメラ１１００ｂの光学ズーム倍率（optical zoom ratio）を変更することができる。例えば、カメラ１１００ｂの基本の光学ズーム倍率をＺとするとき、ＯＰＦＥ １１１０に含まれたｍ個の光学レンズを移動させる場合、カメラ１１００ｂの光学ズーム倍率は、３Ｚ、または５Ｚ以上の光学ズーム倍率にも変更される。
アクチュエータ１１３０は、ＯＰＦＥ １１１０または光学レンズ（以下、光学レンズという）を特定位置に移動させることができる。例えば、アクチュエータ１１３０は、正確なセンシングのために、イメージセンサ１１４２が光学レンズの焦点距離（focal length）に位置するように、光学レンズの位置を調整することができる。
イメージセンシング装置１１４０は、イメージセンサ１１４２、制御ロジック１１４４及びメモリ１１４６を含むものでもある。イメージセンサ１１４２は、光学レンズを介して提供される光Ｌを利用して、センシング対象のイメージをセンシングすることができる。制御ロジック１１４４は、カメラ１１００ｂの全般的な動作を制御することができる。例えば、制御ロジック１１４４は、制御信号ラインＣＳＬｂを介して提供された制御信号によって、カメラ１１００ｂの動作を制御することができる。
メモリ１１４６は、キャリブレーションデータ１１４７のような、カメラ１１００ｂの動作に必要な情報を保存することができる。キャリブレーションデータ１１４７は、カメラ１１００ｂが外部から提供された光Ｌを利用してイメージデータを生成するのに必要な情報を含むこともできる。キャリブレーションデータ１１４７は、例えば、前述の回転度（degree of rotation）に係わる情報、焦点距離に係わる情報、光学軸（optical axis）に係わる情報などを含んでもよい。カメラ１１００ｂが、光学レンズの位置によって焦点距離が変わるマルチステート（multi-state）カメラ形態に具現化される場合、キャリブレーションデータ１１４７は、光学レンズの各位置別（または、ステート別）の焦点距離値と、オートフォーカシング（auto-focusing）に係わる情報とを含むこともできる。
保存部１１５０は、イメージセンサ１１４２を介してセンシングされたイメージデータを保存することができる。保存部１１５０は、イメージセンシング装置１１４０の外部に配置され、イメージセンシング装置１１４０を構成するセンサチップとスタックされた（stacked）形態にも具現化される。一部実施形態において、保存部１１５０は、ＥＥＰＲＯＭ（Electrically
Erasable Programmable Read-Only Memory）によって具現化されるが、本発明の技術的思想がそれに限定されるものではない。
イメージセンサ１１４２は、図１ないし図６Ｂを参照して説明したイメージセンサ１００、１００ａ、２００、３００、またはそれらから本発明の技術的思想の範囲内で多様に変形及び変更されたイメージセンサを含んでもよい。
図７Ａ及び図７Ｂを参照すれば、一部実施形態において、複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれは、アクチュエータ１１３０を含むものでもある。これにより、複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれは、その内部に含まれたアクチュエータ１１３０の動作による、互いに同一のまたは互いに異なるキャリブレーションデータ１１４７を含む。
一部実施形態において、複数のカメラ１１００ａ、１１００ｂ、１１００ｃのうち１つのカメラ（例えば、カメラ１１００ｂ）は、前述のプリズム１１０５とＯＰＦＥ １１１０とを含む折り畳みレンズ（folded lens）形態のカメラであり、残りのカメラ（例えば、カメラ１１００ａ及び１１００ｃ）は、プリズム１１０５とＯＰＦＥ １１１０とが含まれていないバーティカル（vertical）形態のカメラでもあるが、本発明の技術的思想がそれに限定されるものではない。
一部実施形態において、複数のカメラ１１００ａ、１１００ｂ、１１００ｃのうち１つのカメラ（例えば、カメラ１１００ｃ）は、例えば、ＩＲ（Infrared Ray）を利用してデプス（depth：深度）情報を抽出するバーティカル形態のデプスカメラ（depth camera）でもある。この場合、アプリケーションプロセッサ１２００は、当該デプスカメラから提供されたイメージデータと、他のカメラ（例えば、カメラ１１００ａまたは１１００ｂ）から提供されたイメージデータとを併合（merge：マージ）し、三次元デプスイメージ（3D depth image）を生成することができる。
一部実施形態において、複数のカメラ１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラ（例えば、カメラ１１００ａ及び１１００ｂ）は、互いに異なる観測視野（Field of View、視野角）を有することができる。この場合、例えば、複数のカメラ１１００ａ、１１００ｂ、１１００ｃのうち少なくとも２つのカメラ（例えば、カメラ１１００ａ及び１１００ｂ）の光学レンズが互いに異なっているが、それに限定されるものではない。
また、一部実施形態において、複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれの視野角は、互いに異なっている。この場合、複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれに含まれた光学レンズも、互いに異なっているが、それに限定されるものではない。
一部実施形態において、複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれは、互いに物理的に分離されて配置されうる。すなわち、１つのイメージセンサ１１４２のセンシング領域を、複数のカメラ１１００ａ、１１００ｂ、１１００ｃが分割して使用するものではなく、複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれの内部に独立したイメージセンサ１１４２が配置されうる。
再び図７Ａを参照すれば、アプリケーションプロセッサ１２００は、イメージ処理装置１２１０、メモリコントローラ１２２０及び内部メモリ１２３０を含むものでもある。アプリケーションプロセッサ１２００は、複数のカメラ１１００ａ、１１００ｂ、１１００ｃと分離されて具現化可能である。例えば、アプリケーションプロセッサ１２００と、複数のカメラ１１００ａ、１１００ｂ、１１００ｃとは、別途の半導体チップによって互いに分離されて具現化可能である。
イメージ処理装置１２１０は、複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃ、イメージ生成器１２１４及びカメラコントローラ１２１６を含むものでもある。イメージ処理装置１２１０は、複数のカメラ１１００ａ、１１００ｂ、１１００ｃの個数に対応する個数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃを含むこともできる。
それぞれのカメラ１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータは、互いに分離されたイメージ信号ラインＩＳＬａ、ＩＳＬｂ、ＩＳＬｃを介して、対応するサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃにも提供される。例えば、カメラ１１００ａから生成されたイメージデータは、イメージ信号ラインＩＳＬａを介して、サブプロセッサ１２１２ａに提供され、カメラ１１００ｂから生成されたイメージデータは、イメージ信号ラインＩＳＬｂを介して、サブプロセッサ１２１２ｂに提供され、カメラ１１００ｃから生成されたイメージデータは、イメージ信号ラインＩＳＬｃを介して、サブプロセッサ１２１２ｃに提供される。そのようなイメージデータ伝送は、例えば、ＭＩＰＩ（Mobile Industry
Processor Interface）に基づいたＣＳＩ（Camera Serial Interface）を利用して行われるが、本発明の技術的思想がそれに限定されるものではない。
一方、一部実施形態において、１つのサブプロセッサが複数のカメラに対応するように配置されることも可能である。例えば、サブプロセッサ１２１２ａとサブプロセッサ１２１２ｃとが、図示されたように互いに分離されて具現化されるものではなく、１つのサブプロセッサに統合されて具現化され、カメラ１１００ａとカメラ１１００ｃから提供されたイメージデータは、選択素子（例えば、マルチプレクサ）などを介して選択された後、統合されたサブプロセッサに提供されうる。
それぞれのサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃに提供されたイメージデータは、イメージ生成器１２１４にも提供される。イメージ生成器１２１４は、イメージ生成情報（Generating Information）またはモード信号（Mode Signal）によって、それぞれのサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃから提供されたイメージデータを利用して、出力イメージを生成することができる。
具体的には、イメージ生成器１２１４は、イメージ生成情報またはモード信号によって、互いに異なる視野角を有するカメラ１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうち少なくとも一部を併合（merge）し、出力イメージを生成することができる。また、イメージ生成器１２１４は、イメージ生成情報またはモード信号によって、互いに異なる視野角を有するカメラ１１００ａ、１１００ｂ、１１００ｃから生成されたイメージデータのうちいずれか１つを選択し、出力イメージを生成することができる。
一部実施形態において、イメージ生成情報は、ズーム信号またはズームファクターを含むこともできる。また、一部実施形態において、モード信号は、例えば、ユーザ（user）から選択されたモードに基づいた信号でもある。
イメージ生成情報がズーム信号（ズームファクター）であり、それぞれのカメラ１１００ａ、１１００ｂ、１１００ｃが互いに異なる観測視野（視野角）を有する場合、イメージ生成器１２１４は、ズーム信号の種類によって互いに異なる動作を行うことができる。例えば、ズーム信号が第１信号である場合、カメラ１１００ａから出力されたイメージデータと、カメラ１１００ｃから出力されたイメージデータとを併合した後、併合されたイメージ信号と、併合に使用しないカメラ１１００ｂから出力されたイメージデータとを利用して、出力イメージを生成することができる。若しは、ズーム信号が第１信号と異なる第２信号である場合、イメージ生成器１２１４は、そのようなイメージデータ併合を行わず、それぞれのカメラ１１００ａ、１１００ｂ、１１００ｃから出力されたイメージデータのうちいずれか１つを選択し、出力イメージを生成することができる。しかし、本発明の技術的思想がそれに限定されるものではなく、必要に応じて、イメージデータを処理する方法は、いつでも変形されて実施可能である。
一部実施形態において、イメージ生成器１２１４は、複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち少なくとも１つから、露出時間が互いに異なる複数のイメージデータを受信し、複数のイメージデータに対してＨＤＲ（high dynamic range）処理を行うことにより、ダイナミックレンジが増加した併合されたイメージデータを生成することができる。
カメラコントローラ１２１６は、それぞれのカメラ１１００ａ、１１００ｂ、１１００ｃに制御信号を提供することができる。カメラコントローラ１２１６から生成された制御信号は、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して、対応するカメラ１１００ａ、１１００ｂ、１１００ｃにも提供される。
複数のカメラ１１００ａ、１１００ｂ、１１００ｃのうちいずれか１つ、例えば、カメラ１１００ｂは、ズーム信号を含むイメージ生成情報またはモード信号によって、マスター（master）カメラと指定され、残りのカメラ、例えば、カメラ１１００ａ、１１００ｃは、スレーブ（slave）カメラとも指定される。そのような情報は、制御信号に含まれ、互いに分離された制御信号ラインＣＳＬａ、ＣＳＬｂ、ＣＳＬｃを介して、対応するカメラ１１００ａ、１１００ｂ、１１００ｃにも提供される。
ズームファクターまたは動作モード信号によって、マスター及びスレーブとして動作するカメラが変更されもする。例えば、カメラ１１００ａの視野角がカメラ１１００ｂの視野角より広く、ズームファクターが低いズーム倍率を示す場合、カメラ１１００ｂがマスターとして動作し、カメラ１１００ａがスレーブとして動作することができる。一方、ズームファクターが高いズーム倍率を示す場合、カメラ１１００ａがマスターとして動作し、カメラ１１００ｂがスレーブとして動作することができる。
一部実施形態において、カメラコントローラ１２１６からそれぞれのカメラ１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、シンクイネーブル（sync enable）信号を含むものでもある。例えば、カメラ１１００ｂがマスターカメラであり、カメラ１１００ａ、１１００ｃがスレーブカメラである場合、カメラコントローラ１２１６は、カメラ１１００ｂにシンクイネーブル信号を伝送することができる。そのようなシンクイネーブル信号を提供されたカメラ１１００ｂは、提供されたシンクイネーブル信号に基づいてシンク信号（sync signal）を生成し、生成されたシンク信号を、シンク信号ラインＳＳＬを介してカメラ１１００ａ、１１００ｃに提供することができる。カメラ１１００ｂとカメラ１１００ａ、１１００ｃとは、そのようなシンク信号に同期化され、イメージデータをアプリケーションプロセッサ１２００へ伝送することができる。
一部実施形態において、カメラコントローラ１２１６から複数のカメラ１１００ａ、１１００ｂ、１１００ｃに提供される制御信号は、モード信号によるモード情報を含むものでもある。そのようなモード情報に基づいて、複数のカメラ１１００ａ、１１００ｂ、１１００ｃは、センシング速度と関連して、第１動作モード及び第２動作モードで動作することができる。
複数のカメラ１１００ａ、１１００ｂ、１１００ｃは、第１動作モードにおいて、第１速度でイメージ信号を生成（例えば、第１フレームレートのイメージ信号を生成）し、それを第１速度より高い第２速度でエンコーディング（例えば、第１フレームレートより高い第２フレームレートのイメージ信号をエンコーディング）し、エンコーディングされたイメージ信号をアプリケーションプロセッサ１２００へ伝送することができる。このとき、第２速度は、第１速度の３０倍以下でもある。
アプリケーションプロセッサ１２００は、受信されたイメージ信号、すなわち、エンコーディングされたイメージ信号を、内部メモリ１２３０、またはアプリケーションプロセッサ１２００の外部にある外部メモリ１４００に保存し、以後、内部メモリ１２３０または外部メモリ１４００からエンコーディングされたイメージ信号を読み出してデコーディングし、デコーディングされたイメージ信号に基づいて生成されるイメージデータをディスプレイ（表示）することができる。例えば、イメージ処理装置１２１０の複数のサブプロセッサ１２１２ａ、１２１２ｂ、１２１２ｃのうち対応するサブプロセッサがデコーディングを行うことができ、デコーディングされたイメージ信号に対してイメージ処理を行うことができる。
複数のカメラ１１００ａ、１１００ｂ、１１００ｃは、第２動作モードにおいて、第１速度より低い第３速度でイメージ信号を生成（例えば、第１フレームレートより低い第３フレームレートのイメージ信号を生成）し、イメージ信号をアプリケーションプロセッサ１２００へ伝送することができる。アプリケーションプロセッサ１２００に提供されるイメージ信号は、エンコーディングされていない信号でもある。アプリケーションプロセッサ１２００は、受信されるイメージ信号に対してイメージ処理を行ったり、イメージ信号を内部メモリ１２３０または外部メモリ１４００に保存したりする。
ＰＭＩＣ １３００は、複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれに電力、例えば、電源電圧を供給することができる。例えば、ＰＭＩＣ １３００は、アプリケーションプロセッサ１２００の制御下、パワー信号ラインＰＳＬａを介して、カメラ１１００ａに第１電力を供給し、パワー信号ラインＰＳＬｂを介して、カメラ１１００ｂに第２電力を供給し、パワー信号ラインＰＳＬｃを介して、カメラ１１００ｃに第３電力を供給することができる。
ＰＭＩＣ １３００は、アプリケーションプロセッサ１２００からの電力制御信号ＰＣＯＮに応答して、複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれに対応する電力を生成し、かつ、電力のレベルを調整することができる。電力制御信号ＰＣＯＮは、複数のカメラ１１００ａ、１１００ｂ、１１００ｃの動作モード別の電力調整信号を含むものでもある。例えば、動作モードは、低電力モード（low power mode）を含み、このとき、電力制御信号ＰＣＯＮは、低電力モードで動作するカメラ及び設定される電力レベルに係わる情報を含むこともできる。複数のカメラ１１００ａ、１１００ｂ、１１００ｃそれぞれに提供される電力のレベルは、互いに同一であっても、互いに異なっていてもよい。また、電力のレベルは、動的に変更されもする。
次に、本発明の実施形態によるイメージセンサの製造方法について説明する。
図８Ａないし図８Ｇは、本発明の実施形態によるイメージセンサの製造方法を説明するために、工程順序によって示す断面図であって、図８Ａないし図８Ｇは、それぞれ図３ＡのＩＩ－ＩＩ’線に沿った断面に対応する部分の工程順序による断面図である。図８Ａないし図８Ｇを参照して、図３Ａないし図３Ｄに示したイメージセンサ１００の例示的な製造方法について説明する。
図８Ａを参照すれば、シリコン基板９０１上に、エピタキシャル半導体層からなる基板１０２を形成することができる。
例示的な実施形態において、シリコン基板９０１は、単結晶シリコンを含むものでもある。基板１０２は、シリコン基板９０１の表面からエピタキシャル成長された単結晶シリコン膜を含むものでもある。例示的な実施形態において、シリコン基板９０１及び基板１０２は、ボロン（Ｂ）イオンでドーピングされた単結晶シリコン膜を含んでもよい。基板１０２が形成された後、基板１０２のフロントサイド面１０２Ａが露出されうる。
図８Ｂを参照すれば、図８Ａの結果物において、基板１０２のフロントサイド面１０２Ａから基板１０２を一部エッチングし、複数のシャロートレンチ１０４Ｔを形成した後、複数のシャロートレンチ１０４Ｔを充填する局部分離膜１０４を形成することができる。その後、局部分離膜１０４及び基板１０２の一部を貫通する複数のディープトレンチ１１０Ｔを形成することができる。
本発明の一実施形態によれば、基板１０２が一部エッチングされる段階において、分離膜連結部１１３（図３Ｂ）が形成される第１エッチング工程が遂行された後、外側分離膜１１２（図３Ｂ）及び内側分離膜１１４（図３Ｂ）が形成される第２エッチング工程が遂行されうる。他の実施形態において、前記第１エッチング工程及び前記第２エッチング工程が同時に遂行されることも可能である。
図８Ｃを参照すれば、図８Ｂの結果物において、ディープトレンチ１１０Ｔを通じてイオン注入工程を遂行した後、熱処理し、基板１０２のうち、ディープトレンチ１１０Ｔによって限定される比較的狭い幅を有する領域ＬＡ（図８Ｂ）に、分離ライナー１１６及び分離ピラー１１８を形成することができる。分離ライナー１１６及び分離ピラー１１８は同時に形成可能である。例えば、分離ピラー１１８は、ディープトレンチ１１０Ｔを通じてイオン注入されたドーパントが、前記熱処理により基板１０２の領域ＬＡまで拡散することによって得られた結果物でもある。
図示していないが、他の実施形態において、ディープトレンチ１１０Ｔの内部に分離ライナー１１６がコンフォーマルに形成され、分離ピラー１１８は、前記ドーパントによってドーピングされないのである。
図８Ｄを参照すれば、図８Ｃの結果物において、ディープトレンチ１１０Ｔを充填する外側分離膜１１２及び複数の内側分離膜１１４を形成することができる。外側分離膜１１２、分離膜連結部１１３、複数の内側分離膜１１４、分離ライナー１１６及び分離ピラー１１８は、ピクセル分離構造物１１０を構成することができる。外側分離膜１１２により、センシング領域ＳＡ（図３Ｂ）が定義されうる。
図示していないが、その後、基板１０２のフロントサイド面１０２Ａから、イオン注入工程により、センシング領域ＳＡ（図３Ｂ）内に第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４（図３Ａ）を形成することができる。例示的な実施形態において、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４（図３Ａ）を形成するために、複数の第１半導体領域１３２（図３Ａ）及び複数の第２半導体領域１３４（図３Ａ）を形成するためのイオン注入工程を遂行することができる。
図８Ｅを参照すれば、図８Ｄの結果物において、基板１０２のフロントサイド面１０２Ａから、基板１０２の一部領域に不純物イオンを注入し、フローティングディフュージョン領域ＦＤを形成することができる。また、図示していないが、基板１０２のフロントサイド面１０２Ａ上に、ゲート誘電膜１４２（図３Ｂ）及びトランスファーゲート１４４（図３Ｂ）を含む複数のゲート構造物を形成することができる。
前記複数のゲート構造物は、図２及び図３Ａないし図３Ｄを参照して説明したイメージセンサ１００に含まれた複数のサブピクセルＳＰ１を駆動するのに必要なトランジスタを構成するゲート構造物を含んでもよい。その後、前記複数のゲート構造物上に、複数層構造の第１ないし第４層間絶縁膜１８２Ａ、１８２Ｂ、１８２Ｃ、１８２Ｄ及び複数層構造の複数の配線層１８４を含む配線構造物ＭＳを形成することができる。
また、配線構造物ＭＳは、ピクセル分離構造物１１０にバイアス電圧Ｖｂｉａｓ（図３Ｃ）を印加するように構成された電圧印加配線層１９０及び複数のコンタクト１９２を含むこともできる。他の実施形態において、ピクセル分離構造物１１０に電圧を印加する電圧印加配線層１９０とコンタクト１９２は、ピクセル分離構造物１１０の下部に形成されることも可能である。この場合、コンタクト１９２は、バックコンタクト（Back contact: BC）でもある。
本例では、基板１０２のうち、カラーピクセルＣＰ１の一部領域のみを例示的に示しているが、基板１０２は、図１を参照して説明した複数のピクセルグループＰＧ、それら周囲に配置される周辺回路領域（図示せず）及びパッド領域（図示せず）をさらに含むこともできる。前記周辺回路領域は、複数のピクセルグループＰＧを制御するための多様な種類の回路を含む領域でもある。例えば、前記周辺回路領域は、複数のトランジスタを含んでもよい。前記複数のトランジスタは、第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４それぞれに一定の信号を提供するか、あるいは第１ないし第４フォトダイオードＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４それぞれの出力信号を制御するように駆動されうる。例えば、前記複数のトランジスタは、タイミング発生器（timing generator）、ロウデコーダ（row decoder）、ロウドライバ（row driver）、ＣＤＳ、ＡＤＣ、ラッチ部（latch）、カラムデコーダ（column decoder）など多様な種類のロジック回路を構成することができる。前記パッド領域は、複数のピクセルグループＰＧと、前記周辺回路領域にある回路とに電気的に連結される導電パッドを含むこともできる。前記導電パッドは、外部から、複数のピクセルグループＰＧと、前記周辺回路領域にある回路とに電源及び信号を提供する接続端子として機能することができる。
図８Ｆを参照すれば、図８Ｅの結果物において、配線構造物ＭＳ上に支持基板９２０を接着することができる。支持基板９２０と第４層間絶縁膜１８２Ｄとの間には、接着層（図示せず）が介在されうる。その後、配線構造物ＭＳ上に支持基板９２０が接着した状態において、機械的なグラインディング（grinding）工程、ＣＭＰ（chemical mechanical
polishing）工程、ウェットエッチング工程、及びそれらの組み合わせを利用して、シリコン基板９０１（図８Ｅ）、基板１０２の一部、及び分離ライナー１１６の一部を除去し、基板１０２のバックサイド面１０２Ｂと、外側分離膜１１２の底面と、複数の内側分離膜１１４の底面と、分離ライナー１１６の底面と、分離ピラー１１８の底面とを露出させることができる。
図８Ｇを参照すれば、図８Ｆの結果物において、基板１０２のバックサイド面１０２Ｂと、外側分離膜２１２の底面と、複数の内側分離膜２１４の底面と、分離ライナー１１６の底面と、分離ピラー１１８の底面上に、第１平坦化膜１２２、隔壁１２６、カラーフィルタＣＦ、第２平坦化膜１２４及びマイクロレンズＭＬを順に形成し、光透過構造物ＬＴＳを形成することができる。その後、支持基板９２０を除去し、図３Ａないし図３Ｄに示したイメージセンサ１００を製造することができる。
図８Ａないし図８Ｇを参照して説明した本発明の実施形態によるイメージセンサ１００の製造方法によれば、本発明のイメージセンサ１００は、複数の内側分離膜１１４それぞれの少なくとも一部を水平方向（Ｘ方向及び／またはＹ方向）に離隔させる第２分離ピラー１１８Ｂを含むので、ピクセルの電荷が飽和水準を超えるブルーミング効果が減少しうる。
特に、図８Ｂを参照して説明した工程において、分離膜連結部１１３が形成される第１エッチング工程が遂行された後、外側分離膜１１２及び内側分離膜１１４が形成される第２エッチング工程が遂行され、外側分離膜１１２、分離膜連結部１１３及び内側分離膜１１４が一体に形成されうる。
本発明のイメージセンサ１００は、複数の内側分離膜１１４それぞれの少なくとも一部を水平方向（Ｘ方向及び／またはＹ方向）に離隔させる第２分離ピラー１１８Ｂを含むので、ピクセルの電荷が飽和水準を超えるブルーミング効果が減少しうる。したがって、イメージセンサ１００の信頼性及び電気的安定性を向上させることができる。
図８Ａないし図８Ｇを参照して、図３Ａないし図３Ｄに示したイメージセンサ１００の製造方法について説明したが、本発明の技術的思想の範囲内で多様な変形及び変更を加え、図４ないし図６Ｂを参照して説明したイメージセンサ１００ａ、２００、３００、及びそれらから本発明の技術的思想の範囲内で多様に変形及び変更されたイメージセンサを製造することができることを、当業者ならば分かるであろう。
以上、本発明を、例示的な実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で、当該分野において通常の知識を有する者によって多様な変形及び変更が可能である。
１００ イメージセンサ
１１０ ピクセル分離構造物
１１２ 外側分離膜
１１３ 分離膜連結部
１１４ 内側分離膜
１１６ 分離ライナー
１１８ 分離ピラー
ＣＰ１ カラーピクセル
ＦＤ フローティングディフュージョン領域
ＭＬ マイクロレンズ
ＰＤ１ 第１フォトダイオード
ＰＤ２ 第２フォトダイオード
ＰＤ３ 第３フォトダイオード
ＰＤ４ 第４フォトダイオード
ＳＡ センシング領域
ＳＰ１ サブピクセル
ＴＸ トランスファートランジスタ

Claims (20)

  1. 基板にｍ×ｎ行列（ｍ及びｎは、それぞれ２ないし１０の自然数）に配列された複数のサブピクセルを含むカラーピクセル（color unit pixel）と、
    前記カラーピクセルにおいて、前記複数のサブピクセルそれぞれを分離するように構成されたピクセル分離構造物と、を含み、
    前記ピクセル分離構造物は、
    前記カラーピクセルを取り囲む外側分離膜と、
    前記外側分離膜の内側壁から前記カラーピクセルの中心方向に延びた少なくとも１つの分離膜連結部と、
    前記外側分離膜によって限定される領域内で、前記複数のサブピクセルそれぞれの一部領域のサイズを限定し、前記複数のサブピクセルのうち互いに隣接した２つのサブピクセル間に介在された部分を含み、前記分離膜連結部から垂直下方に延びた少なくとも１つの内側分離膜と、
    前記少なくとも１つの内側分離膜の両側壁を覆う分離ライナー（isolation liner）と、
    前記複数のサブピクセルのうち選択された少なくとも２つのサブピクセルに接し、前記少なくとも１つの内側分離膜と共に、前記複数のサブピクセルそれぞれの一部領域のサイズを限定する少なくとも１つの分離ピラー（isolation pillar）と、を含むことを特徴とする、イメージセンサ。
  2. 前記基板は、互いに反対側の表面であるフロントサイド面及びバックサイド面を含み、
    前記分離膜連結部の上面は、前記基板のフロントサイド面に接することを特徴とする、請求項１に記載のイメージセンサ。
  3. 前記内側分離膜は、前記分離膜連結部から前記基板のバックサイド面まで、前記基板を垂直方向に貫通することを特徴とする、請求項１に記載のイメージセンサ。
  4. 前記外側分離膜、前記分離膜連結部、及び前記少なくとも１つの内側分離膜は、一体に連結されていることを特徴とする、請求項１に記載のイメージセンサ。
  5. 前記外側分離膜に印加された電圧は、前記分離膜連結部を通じて、前記少なくとも１つの内側分離膜に印加されることを特徴とする、請求項１に記載のイメージセンサ。
  6. 前記少なくとも１つの分離ピラーと垂直方向にオーバーラップされているフローティングディフュージョン領域をさらに含むことを特徴とする、請求項１に記載のイメージセンサ。
  7. 前記複数のサブピクセルそれぞれの内部に１つずつ配置された複数のフォトダイオードと、
    前記複数のサブピクセルそれぞれに１つずつ対応し、前記基板のバックサイド面上で前記複数のサブピクセルを覆う複数のカラーフィルタと、
    前記複数のサブピクセルそれぞれに１つずつ対応し、前記複数のカラーフィルタを挟んで、前記複数のサブピクセルを覆うマイクロレンズと、をさらに含むことを特徴とする、請求項１に記載のイメージセンサ。
  8. 前記複数のサブピクセルそれぞれに１つずつ対応し、前記基板のバックサイド面上で前記複数のサブピクセルを覆う複数のカラーフィルタをさらに含み、
    前記複数のカラーフィルタは、同一色のカラーフィルタからなることを特徴とする、請求項１に記載のイメージセンサ。
  9. 前記カラーピクセルは、２×２行列に配列された４つのサブピクセルを含み、
    前記少なくとも１つの分離ピラーは、前記４つのサブピクセルそれぞれに接する１つの分離ピラーを含み、
    前記少なくとも１つの分離膜連結部は、前記１つの分離ピラーに接する４つの分離膜連結部を含むことを特徴とする、請求項１に記載のイメージセンサ。
  10. 前記カラーピクセルは、２×２行列に配列された４つのサブピクセルを含み、
    前記少なくとも１つの分離ピラーは、互いに水平方向に離隔された複数の分離ピラーを含み、前記複数の分離ピラーは、それぞれ前記４つのサブピクセルのうち選択された少なくとも２つのサブピクセルそれぞれに接し、
    前記少なくとも１つの内側分離膜は、前記４つのサブピクセルそれぞれに対面する十字状の内側分離膜を含み、
    前記十字状の内側分離膜は、前記複数の分離ピラーのうち少なくとも一部の分離ピラーに接することを特徴とする、請求項１に記載のイメージセンサ。
  11. 基板に配置され、それぞれ２×２行列に配列された複数のサブピクセルを含む複数のカラーピクセルを含むピクセルグループと、
    前記複数のカラーピクセルそれぞれにおいて、前記複数のサブピクセルそれぞれを分離するように構成されたピクセル分離構造物と、を含み、
    前記複数のカラーピクセルは、それぞれ複数のサブピクセルを含み、前記複数のカラーピクセルのうち選択された１つのカラーピクセルにおいて、前記複数のサブピクセルは、ｍ×ｎ行列（ｍ及びｎは、それぞれ２ないし１０の自然数）に配列され、前記選択された１つのカラーピクセルにおいて、前記複数のサブピクセルは、同一カラーのピクセルからなり、
    前記ピクセル分離構造物は、
    前記カラーピクセルを取り囲む外側分離膜と、
    前記外側分離膜の内側壁から前記カラーピクセルの中心方向に延びた少なくとも１つの分離膜連結部と、
    前記外側分離膜によって限定される領域内で、前記複数のサブピクセルそれぞれの一部領域のサイズを限定し、前記複数のサブピクセルのうち互いに隣接した２つのサブピクセル間に介在された部分を含み、前記分離膜連結部から垂直下方に延びた複数の内側分離膜と、
    前記少なくとも１つの内側分離膜の両側壁を覆う分離ライナーと、
    前記複数のサブピクセルのうち選択された少なくとも２つのサブピクセルに接し、前記複数の内側分離膜と共に、前記複数のサブピクセルそれぞれの一部領域のサイズを限定する複数の分離ピラーと、を含み、
    前記複数の内側分離膜それぞれは、水平方向に離隔されて配置されることを特徴とする、イメージセンサ。
  12. 前記複数の分離ピラーは、
    前記カラーピクセルの中心に隣接して配置され、前記複数のサブピクセル全体に対面する第１分離ピラーと、
    前記複数の内側分離膜それぞれの間に配置され、前記複数のサブピクセルのうち２つの前記サブピクセルに対面する複数の第２分離ピラーと、を含むことを特徴とする、請求項１１に記載のイメージセンサ。
  13. 前記分離膜連結部の高さに対する前記基板の高さの割合は、５００％以下であることを特徴とする、請求項１２に記載のイメージセンサ。
  14. 前記複数の内側分離膜それぞれの水平幅の範囲は、５０ｎｍないし４００ｎｍであり、
    前記複数の第２分離ピラーそれぞれの水平幅の範囲は、５０ｎｍないし４００ｎｍであることを特徴とする、請求項１２に記載のイメージセンサ。
  15. 前記カラーピクセルは、２×２行列に配列された４つのサブピクセルを含み、
    前記複数の内側分離膜は、前記４つのサブピクセルそれぞれに対面する十字状の内側分離膜を含み、
    前記十字状の内側分離膜は、前記複数の分離ピラーのうち少なくとも一部の分離ピラーに接することを特徴とする、請求項１１に記載のイメージセンサ。
  16. 前記分離膜連結部は、１つで構成され、
    前記分離膜連結部の下面から、前記十字状の内側分離膜及び前記複数の内側分離膜は、垂直下方に延びることを特徴とする、請求項１５に記載のイメージセンサ。
  17. 前記複数のカラーピクセルは、第１グリーンカラーピクセル、レッドカラーピクセル、ブルーカラーピクセル及び第２グリーンカラーピクセルからなり、
    前記複数のカラーピクセルのうち選択された１つのカラーピクセルに含まれた前記複数のサブピクセルは、２×２行列に配列されている４つのサブピクセルを含み、
    前記分離ライナー及び前記少なくとも１つの分離ピラーは、それぞれＰ＋型不純物でドーピングされたシリコン領域からなり、
    前記分離ライナー及び前記少なくとも１つの分離ピラーは、一体に連結されていることを特徴とする、請求項１１に記載のイメージセンサ。
  18. 前記少なくとも１つの分離ピラーと垂直方向にオーバーラップされているフローティングディフュージョン領域と、
    前記複数のサブピクセルそれぞれの内部に１つずつ配置された複数のフォトダイオードと、
    前記複数のサブピクセルそれぞれに１つずつ対応し、前記基板のバックサイド面上で前記複数のサブピクセルを覆う複数のカラーフィルタと、
    前記複数のサブピクセルそれぞれに１つずつ対応し、前記複数のカラーフィルタを挟んで、前記複数のサブピクセルを覆う１以上のマイクロレンズと、をさらに含むことを特徴とする、請求項１１に記載のイメージセンサ。
  19. 前記外側分離膜、前記分離膜連結部、及び前記少なくとも１つの内側分離膜は、一体に連結されており、
    前記外側分離膜、前記分離膜連結部、及び前記少なくとも１つの内側分離膜は、それぞれシリコン酸化物、シリコン窒化物、ＳｉＣＮ、ＳｉＯＮ、ＳｉＯＣ、ＳｉＯ２、ポリシリコン、金属、金属窒化物、金属酸化物、ＢＳＧ（borosilicate glass）、ＰＳＧ（phosphosilicate glass）、ＢＰＳＧ（borophosphosilicate glass）、ＰＥ－ＴＥＯＳ（plasma enhanced tetraethyl orthosilicate）、ＦＳＧ（fluoride silicate
    glass）、ＣＤＯ（carbon doped silicon oxide）、ＯＳＧ（organosilicate glass）、エア（air）またはそれらの組み合わせを含むことを特徴とする、請求項１１に記載のイメージセンサ。
  20. イメージセンサを含む少なくとも１つのカメラと、
    前記少なくとも１つのカメラから提供されたイメージデータを処理するように構成されたプロセッサと、を含み、
    前記イメージセンサは、
    基板にｍ×ｎ行列（ｍ及びｎは、それぞれ２ないし１０の自然数）に配列された複数のサブピクセルを含むカラーピクセル（color unit pixel）と、
    前記カラーピクセルにおいて、前記複数のサブピクセルそれぞれを分離するように構成されたピクセル分離構造物と、を含み、
    前記ピクセル分離構造物は、
    前記カラーピクセルを取り囲む外側分離膜と、
    前記外側分離膜の内側壁から前記カラーピクセルの中心方向に延びた少なくとも１つの分離膜連結部と、
    前記外側分離膜によって限定される領域内で、前記複数のサブピクセルそれぞれの一部領域のサイズを限定し、前記複数のサブピクセルのうち互いに隣接した２つのサブピクセル間に介在された部分を含み、前記分離膜連結部から垂直下方に延びた少なくとも１つの内側分離膜と、
    前記少なくとも１つの内側分離膜の両側壁を覆う分離ライナーと、
    前記複数のサブピクセルのうち選択された少なくとも２つのサブピクセルに接し、前記少なくとも１つの内側分離膜と共に、前記複数のサブピクセルそれぞれの一部領域のサイズを限定する少なくとも１つの分離ピラーと、を含むことを特徴とする、イメージセンサ。
JP2023149128A 2022-11-09 2023-09-14 イメージセンサ及びそれを含む電子装置 Pending JP2024069143A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0148971 2022-11-09
KR1020220148971A KR20240067683A (ko) 2022-11-09 2022-11-09 이미지 센서 및 이를 포함하는 전자 시스템

Publications (1)

Publication Number Publication Date
JP2024069143A true JP2024069143A (ja) 2024-05-21

Family

ID=90928144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023149128A Pending JP2024069143A (ja) 2022-11-09 2023-09-14 イメージセンサ及びそれを含む電子装置

Country Status (4)

Country Link
US (1) US20240153976A1 (ja)
JP (1) JP2024069143A (ja)
KR (1) KR20240067683A (ja)
CN (1) CN118016681A (ja)

Also Published As

Publication number Publication date
US20240153976A1 (en) 2024-05-09
CN118016681A (zh) 2024-05-10
KR20240067683A (ko) 2024-05-17

Similar Documents

Publication Publication Date Title
USRE49209E1 (en) Method of manufacturing image sensor for reducing crosstalk characteristic
KR20170018206A (ko) 이미지 센서 및 이를 포함하는 이미지 처리 장치
US20220360730A1 (en) Image sensor
US20220109012A1 (en) Image sensor and electronic system including the same
US20220181376A1 (en) Image sensor
JP2024069143A (ja) イメージセンサ及びそれを含む電子装置
US20240055458A1 (en) Image sensor and electronic system including the same
US12021095B2 (en) Image sensor and electronic system including the same
US20230343800A1 (en) Image sensor and electronic system including the same
US20240162256A1 (en) Image sensor and electronic system including the same
EP4376084A1 (en) Image sensors
US20230073145A1 (en) Image sensor and method of manufacturing image sensor
US20240014241A1 (en) Image sensor
US20230092590A1 (en) Image sensor
US20240047488A1 (en) Image sensor
US20230411422A1 (en) Image sensor
TW202312469A (zh) 影像感測器
TW202420579A (zh) 影像感測器
KR20240050879A (ko) 이미지 센서
KR20230095687A (ko) 이미지 센서
JP2024021070A (ja) イメージングセンサ及びその製造方法
JP2023123392A (ja) イメージセンサー
KR20230127113A (ko) 이미지 센서
CN115312552A (zh) 图像传感器