JP2024064356A - マイクロ波回路 - Google Patents

Abstract

【課題】基板内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができるマイクロ波回路を提供する。【解決手段】マイクロ波回路１は、誘電体又は半導体からなる基板１０と、基板１０の上面側に形成された線路導体１１と、基板１０の下面側に形成された裏面接地導体１２と、電磁波の伝搬方向に沿って線路導体１１を挟んで周期的に並ぶように基板１０に形成され、基板１０の上面から下面に貫通する複数の基板貫通穴１３と、基板１０の下面において、裏面接地導体１２を挟んで設けられた第１の抵抗体１４と、を備え、基板貫通穴１３が、線路導体１１を挟んで少なくとも１列ずつ並ぶように基板１０に形成されている。【選択図】図１

Description

本発明は、誘電体又は半導体からなる基板を用いて信号を伝送するマイクロ波回路に関し、特に、マイクロストリップ線路やコプレーナ線路等からなるマイクロ波回路に関する。

従来、高周波信号の伝送媒体として、誘電体若しくは半導体からなる基板上に集積回路プロセスを用いて形成された導波管様のマイクロ波回路が用いられている（例えば、特許文献１参照）。

図１２（ａ）は特許文献１に開示されたマイクロ波回路の構成を示す平面図、図１２（ｂ）は図１２（ａ）のＡ－Ａ線断面図、図１２（ｃ）は図１２（ａ）のＢ－Ｂ線断面図である。特許文献１に開示された従来のマイクロ波回路は、誘電体若しくは半導体からなる基板１００と、この基板１００の上面と下面に形成された金属層１０１ａ及び１０２と、電磁波の伝搬方向に沿って２列に並ぶように基板に周期的に形成され、上面と下面の金属層１０１ａ及び１０２とを接続する複数の基板貫通ビア１０３と、基板貫通ビア１０３の各列において隣接する基板貫通ビア１０３の間の箇所から外側に向かって伝搬方向と異なる方向に延伸するように上面の金属層１０１ａに形成された複数のスタブ１０４と、を備える。各スタブ１０４と基板１００と金属層１０２とは、上下の金属層１０１ａ及び１０２と２列の基板貫通ビア１０３とによって囲まれた基板１００から基板貫通ビア１０３の間の箇所を通って漏洩した電磁波が伝搬する線路を構成する。基板１００で伝送したい所望の電磁波の波長をλとしたとき、線路の長さはλ／４＋ｎ×λ／２（ｎは非負整数）である。

特許第６７４２９４２号公報

ミリ波帯の信号を伝送するマイクロ波回路を実現する場合、基板の幅、長さ、及び厚さ寸法を、使用する周波数帯域の波長に対して十分小さくしないと、本来の伝搬モード以外の不要な共振モード（以下、「基板モード」とも呼ぶ）が発生する。従来、基板モードの発生に起因する高周波特性の劣化を防ぐために、基板内に複数のビアを設けることが行われている。

特許文献１に開示された従来技術では、上下面を金属層、上面の金属層１０１ａの横方向両側を基板貫通ビア１０３で囲むことで基板１００内を電磁波が伝搬する構成としているが、基板貫通ビア１０３を形成するためには、上下の金属層１０１ａ及び１０２と電気的に接続するためのランド配線で基板貫通ビア１０３を囲む必要がある。このため、高い周波数帯の電磁波に対して十分に狭い間隔で基板貫通ビア１０３を配置できずに、隣り合う基板貫通ビア１０３間の隙間から横方向に電磁波が漏れるとともに、基板モードが発生して損失が大きくなるという課題があった。

本発明は、このような従来の課題を解決するためになされたものであって、基板内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができるマイクロ波回路を提供することを目的とする。

上記課題を解決するために、本発明に係るマイクロ波回路は、誘電体又は半導体からなる基板と、前記基板の上面側に形成された線路導体と、前記基板の下面側に形成された裏面接地導体と、電磁波の伝搬方向に沿って前記線路導体を挟んで周期的に並ぶように前記基板に形成され、前記基板の前記上面から前記下面に貫通する複数の基板貫通穴と、前記線路導体及び前記裏面接地導体が形成されていない領域に設けられた抵抗体と、を備え、前記基板貫通穴が、前記線路導体を挟んで少なくとも１列ずつ並ぶように前記基板に形成された構成である。

この構成により、本発明に係るマイクロ波回路は、線路導体と裏面接地導体とで構成されるマイクロストリップ線路において、基板と基板貫通穴の内部の誘電率が異なることによる電磁波の遮蔽効果と、線路導体及び裏面接地導体が形成されていない領域に設けられた抵抗体による電磁波の吸収とによって、基板内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができる。

また、本発明に係るマイクロ波回路は、前記抵抗体が、前記基板の前記下面において、前記裏面接地導体を挟んで設けられた第１の抵抗体を含む構成であってもよい。

この構成により、本発明に係るマイクロ波回路は、線路導体と裏面接地導体とで構成されるマイクロストリップ線路において、基板と基板貫通穴の内部の誘電率が異なることによる電磁波の遮蔽効果と、裏面接地導体を挟んで設けられた第１の抵抗体による電磁波の吸収とによって、基板内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができる。

また、本発明に係るマイクロ波回路は、前記基板の前記上面側において、前記線路導体を挟んで形成された２つの表面接地導体を更に備え、前記抵抗体は、前記基板の前記上面側において、各前記表面接地導体に関して前記線路導体の反対側に設けられた第２の抵抗体を更に含む構成であってもよい。

この構成により、本発明に係るマイクロ波回路は、線路導体、表面接地導体、及び裏面接地導体で構成されるグランデッドコプレーナ線路において、基板と基板貫通穴の内部の誘電率が異なることによる電磁波の遮蔽効果と、第１の抵抗体と第２の抵抗体による電磁波の吸収とによって、基板内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができる。

また、本発明に係るマイクロ波回路は、前記基板貫通穴の内壁に導体が設けられた構成であってもよい。

この構成により、本発明に係るマイクロ波回路は、基板貫通穴の内壁に導体が設けられてなる基板貫通ビアによる電磁波の遮蔽効果と、裏面接地導体を挟んで設けられた第１の抵抗体による電磁波の吸収とによって、更に効果的に基板内に発生する基板モードを抑圧して、広い周波数帯域で低損失な信号伝送を行うことができる。

また、本発明に係るマイクロ波回路は、前記基板の前記上面側において、前記線路導体の下方に形成された金属層と、前記金属層の上面側に形成された第１の誘電体膜と、を更に備え、前記線路導体は、前記第１の誘電体膜の上面に形成された構成であってもよい。

この構成により、本発明に係るマイクロ波回路は、線路導体の下方に形成された金属層に、半導体素子を配置するための穴が設けられた場合であっても、基板貫通穴又は基板貫通ビアによる電磁波の遮蔽効果と、裏面接地導体を挟んで設けられた第１の抵抗体による電磁波の吸収とによって、基板内に発生する基板モードを効果的に抑圧して、金属層の穴から基板への不要な電磁波の漏洩を防ぐことができる。

また、本発明に係るマイクロ波回路は、前記抵抗体が、前記基板の前記上面と前記第１の誘電体膜の下面との間において、前記金属層が形成されていない領域に設けられた第３の抵抗体を含む構成であってもよい。

この構成により、本発明に係るマイクロ波回路は、線路導体の下方に形成された金属層に、半導体素子を配置するための穴が設けられた場合であっても、基板貫通穴又は基板貫通ビアによる電磁波の遮蔽効果と、金属層が形成されていない領域に設けられた第３の抵抗体による電磁波の吸収とによって、基板内に発生する基板モードを効果的に抑圧して、金属層の穴から基板への不要な電磁波の漏洩を防ぐことができる。

また、本発明に係るマイクロ波回路は、前記金属層の下面側に形成された第２の誘電体膜を更に備え、前記抵抗体は、前記第２の誘電体膜の下面と前記基板の前記上面との間に設けられた第４の抵抗体を含む構成であってもよい。

この構成により、本発明に係るマイクロ波回路は、線路導体の下方に形成された金属層に、半導体素子を配置するための穴が設けられた場合であっても、基板貫通穴又は基板貫通ビアによる電磁波の遮蔽効果と、第２の誘電体膜の下面と基板の上面との間に設けられた第４の抵抗体による電磁波の吸収とによって、基板内に発生する基板モードを効果的に抑圧して、金属層の穴から基板への不要な電磁波の漏洩を防ぐことができる。

本発明は、基板内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができるマイクロ波回路を提供するものである。

（ａ）は本発明の第１の実施形態に係るマイクロ波回路の構造の一例を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線断面図である。 （ａ）は本発明の第１の実施形態に係るマイクロ波回路の構造の他の例を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線断面図である。 （ａ）は本発明の第１の実施形態に係るマイクロ波回路の構造の他の例を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線断面図である。 （ａ）は基板貫通穴と第１の抵抗体が設けられていない場合のマイクロ波回路の通過特性Ｓ_２１のシミュレーション結果を示すグラフであり、（ｂ）は図１（ａ）及び（ｂ）に示されたマイクロ波回路の通過特性Ｓ_２１のシミュレーション結果を示すグラフである。 本発明の第１の実施形態に係るマイクロ波回路における第１の抵抗体の配置例を示す下面図であって、（ａ）は第１の抵抗体が基板の下面において裏面接地導体が形成された箇所以外の全面を覆う例を示しており、（ｂ）は第１の抵抗体が基板の下面において裏面接地導体から遠い端の箇所には形成されない例を示しており、（ｃ）は第１の抵抗体が複数に分割された状態で基板の下面に形成される例を示している。 （ａ）は本発明の第１の実施形態に係るマイクロ波回路の構造の他の例を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線断面図であり、（ｃ）は（ａ）のＢ－Ｂ線断面図である。 （ａ）は本発明の第１の実施形態に係るマイクロ波回路の構造の他の例を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線断面図である。 （ａ）は本発明の第２の実施形態に係るマイクロ波回路の構造の一例を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線断面図である。 （ａ）は基板貫通穴と第１及び第２の抵抗体が設けられていない場合のマイクロ波回路の通過特性Ｓ_２１のシミュレーション結果を示すグラフであり、（ｂ）は図８（ａ）及び（ｂ）に示されたマイクロ波回路の通過特性Ｓ_２１のシミュレーション結果を示すグラフである。 本発明の第３の実施形態に係るマイクロ波回路の構造の一例を示す断面図である。 本発明の第３の実施形態に係るマイクロ波回路の構造の他の例を示す断面図である。 （ａ）は従来のマイクロ波回路の構成を示す上面図であり、（ｂ）は（ａ）のＡ－Ａ線断面図であり、（ｃ）は（ａ）のＢ－Ｂ線断面図である。

以下、本発明に係るマイクロ波回路の実施形態について、図面を用いて説明する。本発明のマイクロ波回路は、例えば２２０ＧＨｚ～３２５ＧＨｚを通過帯域とするＷＲ－３．４の導波管周波数帯域で動作するものである。

（第１の実施形態）
まず、本発明の第１の実施形態に係るマイクロ波回路の構成について、図１（ａ）及び（ｂ）を参照しながら説明する。図１（ａ）は、本実施形態のマイクロ波回路１の上面図である。図１（ｂ）は、図１（ａ）のＡ－Ａ線断面図である。

図１（ａ）及び（ｂ）に示すように、マイクロ波回路１は、誘電体又は半導体からなる基板１０と、基板１０の上面側に形成されて外部から高周波信号が入力される線路導体１１と、基板１０の下面側に形成された裏面接地導体１２と、電磁波の伝搬方向に沿って線路導体１１を挟んで周期的に並ぶように基板１０に形成された複数の基板貫通穴１３と、基板１０の下面において裏面接地導体１２を挟んで設けられた第１の抵抗体１４と、を備える。ここで、「電磁波の伝搬方向」とは、図１（ａ）等における左右方向であって、線路導体１１の延伸方向を指している。

基板１０は、例えばＧａＡｓ（ガリウム・砒素）などからなる半導体基板、アルミナ基板、樹脂製の基板、又は石英ガラス基板などの誘電体基板である。基板１０の厚さは、例えば０．０５ｍｍ～０．２ｍｍ程度である。マイクロ波回路１が、例えば、ミリ波帯に対応したモノリシックマイクロ波集積回路（Microwave Monolithic Integrated Circuit：ＭＭＩＣ）に高周波信号を入出力する目的で用いられる場合には、基板１０はＭＭＩＣの基板とほぼ同一の基板幅を有することが望ましい。

基板貫通穴１３は、基板１０の上面から下面に貫通するように、基板１０をドリルやレーザ等で穴開けすることによって形成される。基板貫通穴１３の断面形状は、円、楕円、正方形、又は長方形などの任意の形状であってよい。基板貫通穴１３は、図１（ａ）及び（ｂ）に示す例では、電磁波の伝搬方向に沿って線路導体１１を挟んで１列ずつ計２列設けられている。

第１の抵抗体１４は、例えばニッケルクロム合金からなり、抵抗率が１００μΩｃｍ程度、厚さが１０ｎｍ程度である。第１の抵抗体１４は、線路導体１１及び裏面接地導体１２が形成されていない領域に設けられた抵抗体の一例である。

線路導体１１は、基板貫通穴１３が形成された基板１０にマスクパターンを形成し、スパッタリングにより金又は銅などの高周波信号伝送用として適した金属の薄膜を基板１０に蒸着することで形成される。また、裏面接地導体１２は、少なくとも高周波グランド（ＲＦグランド）であればよく、バイアス電圧が印加される構成となっていてもよい。図１（ａ）及び（ｂ）に示すように、本実施形態の例では、線路導体１１を信号配線、裏面接地導体１２をグランドとしたマイクロストリップ線路が構成されている。

基板１０の基板長さをＬ、基板幅をＷ、基板厚さをＨとした場合、基板貫通穴１３が形成される前の基板１０はＬ×Ｗ×Ｈのサイズの直方体の共振器とみなすことができ、その共振周波数ｆ（ｍ，ｎ，ｐ）は、下記の式（１）で表される。式（１）において、ｃ＝３×１０^８［ｍ／ｓ］であり、ｍ，ｎ，ｐの各値は０以上の整数である。

共振周波数ｆ（ｍ，ｎ，ｐ）においては、線路導体１１と裏面接地導体１２で構成されるマイクロストリップ線路のモードではなく、基板モードによる電磁波の伝搬が発生し、マイクロ波回路１において共振による通過損失の増加が発生する。

例えば、基板長さＬ＝０．５ｍｍ、基板幅Ｗ＝０．４ｍｍ、基板厚さＨ＝０．１ｍｍ、比誘電率ε_ｒ＝１０の基板においては、（ｍ，ｎ，ｐ）＝（０，２，０）、（１，２，０）、（２，１，０）、（２，２，０）、（３，０，０）、（３，１，０）の組合せのときに、共振周波数ｆ（ｍ，ｎ，ｐ）がＷＲ－３．４の導波管周波数帯域である２２０ＧＨｚ～３２５ＧＨｚに含まれることになる。ここで、例えばｆ（２，１，０）＝２２４ＧＨｚである。

これに対し、基板１０に基板貫通穴１３を設けることで、基板１０の比誘電率ε_ｒよりも比誘電率ε_ｒの低い空気層（ε_ｒがほぼ１）が基板１０内に形成される。基板１０と基板貫通穴１３の内部の誘電率が異なることによる電磁波の遮蔽効果により、基板１０の基板幅方向には電磁波が広がりにくくなって、線路導体１１が形成された基板１０の基板幅をあたかも狭くしたかのような状態を作り出すことができる。ここで、「基板幅方向」とは、図１（ａ）における紙面内上下方向であって、線路導体１１の延伸方向に垂直な方向を指している。

例えば、基板貫通穴１３の基板幅方向の間隔を０．１ｍｍとすることで、基板幅Ｗを等価的に０．１ｍｍとすることができる。このとき、上記の（ｍ，ｎ，ｐ）＝（０，２，０）、（１，２，０）、（２，１，０）、（２，２，０）、（３，０，０）、（３，１，０）の組合せのうち、（ｍ，ｎ，ｐ）＝（３，０，０）以外では、共振周波数ｆ（ｍ，ｎ，ｐ）がＷＲ－３．４の導波管周波数帯域である２２０ＧＨｚ～３２５ＧＨｚ外の周波数となる。例えば、ｆ（２，１，０）は５１１ＧＨｚ、これより低次のｆ（１，１，０）も４８４ＧＨｚとなり、低損失なマイクロ波回路１を実現することができる。

基板１０に基板貫通穴１３が設けられたマイクロ波回路１においては、周期的に並べられた基板貫通穴１３の間を電磁波の一部が基板幅方向に向かって透過するが、裏面接地導体１２の横に配置された第１の抵抗体１４が基板幅方向に広がった電磁波を吸収することにより、共振モード、すなわち基板モードの発生が抑えられるようになっている。なお、裏面接地導体１２の基板幅方向の幅は、概ね線路導体１１の基板幅方向の幅の２倍～３倍程度である。

上記の構成により、線路導体１１に入力された信号の電磁波は、基板１０全体に広がらずに、線路導体１１、裏面接地導体１２、及び複数の基板貫通穴１３に挟まれた基板１０の内部の限られた部分を伝搬するため、基板モードが発生せず低損失な信号伝送が実現されることとなる。

なお、図２（ａ）及び（ｂ）に示すように、電磁波の伝搬方向に沿って周期的に並ぶ複数の基板貫通穴１３を、線路導体１１を挟んで２列ずつ計４列設けることで、基板貫通穴１３の間を線路導体１１の延伸方向と異なる方向に向かって透過する電磁波が更に少なくなるようにマイクロ波回路１を構成してもよい。さらに、線路導体１１を挟んで計６列以上の基板貫通穴１３が配置された構成としてもよい。

隣り合う基板貫通穴１３の間隔は、マイクロ波回路１で使用する周波数帯域の基板１０上での波長の１／４以下が好ましく、例えば１／８に設定されてもよい。あるいは、隣り合う基板貫通穴１３の間隔は、穴加工の精度や基板１０の強度などによる製造上の限界から、例えば基板貫通穴１３の直径の２倍程度に設定されてもよい。また、基板貫通穴１３の直径は、例えば基板１０の基板厚さと同一かそれ以上に設定されてもよい。また、基板貫通穴１３と線路導体１１までの最短距離は、例えば基板貫通穴１３の直径の２倍程度に設定されてもよい。なお、基板貫通穴１３の個数は任意である。

また、図３（ａ）及び（ｂ）に示すように、周期的に並べられた基板貫通穴１３の少なくとも内壁に導体１５を設けて基板貫通ビア１６を構成し、基板貫通ビア１６の間を線路導体１１の延伸方向と異なる方向に向かって透過する電磁波が少なくなるようにマイクロ波回路１を構成してもよい。基板貫通ビア１６は、基板貫通穴１３の内壁に、金や銅などの導体１５が蒸着されるか、あるいは、金や銅などの導体１５が埋め込まれて成る。基板貫通ビア１６の導体１５による電磁波の遮蔽効果により、線路導体１１が形成された基板１０の基板幅をあたかも狭くしたかのような状態を作り出すことができる。基板貫通ビア１６は、図２（ａ）及び（ｂ）に示した基板貫通穴１３の例と同様に、線路導体１１を挟んで計４列以上設けられてもよい。

なお、電磁波を基板１０内の狭い領域に閉じ込める目的で設けられた基板貫通ビア１６は、例えば基板１０の上面と下面に設けられた金属層同士を電気的に接続する際に用いられるランド配線が不要である。このため、高い周波数帯の電磁波に対して十分に狭い間隔で基板貫通ビア１６を基板１０に配置することが可能である。

なお、基板貫通穴１３と基板貫通ビア１６とが混在して基板１０に形成されていてもよい。

図４（ａ）は、基板貫通穴１３と第１の抵抗体１４が基板１０に設けられておらず、裏面接地導体１２が基板１０の下面全体に広がっている一般的なマイクロストリップ線路の通過特性Ｓ_２１のシミュレーション結果を示すグラフである。一方、図４（ｂ）は、図１（ａ）及び（ｂ）に示した本発明のマイクロ波回路１の通過特性Ｓ_２１のシミュレーション結果を示すグラフである。

シミュレーション条件は以下のとおりである。
・基板長さＬ：１ｍｍ
・基板厚さＨ：０．１ｍｍ
・基板幅Ｗ：１ｍｍ
・基板の比誘電率：１０
・線路導体の幅：０．０８ｍｍ
・裏面接地導体の幅：０．１９ｍｍ（図４（ｂ））、１ｍｍ（図４（ａ））
・各第１の抵抗体の幅：０．４０５ｍｍ
・基板貫通穴：直径０．１ｍｍ
・線路導体と基板貫通穴の中心との間隔：０．１６ｍｍ

図４（ａ）に示すように、一般的なマイクロストリップ線路では、２２５ＧＨｚ付近と２９０ＧＨｚ以上で基板モードが発生し、通過損失が大きくなる特性が見られる。これに対して、図４（ｂ）に示すように、図１（ａ）及び（ｂ）に示した本発明のマイクロ波回路１では、ＷＲ－３．４の全帯域で低損失が実現されている。これは、第１の抵抗体１４及び基板貫通穴１３を基板１０に設けたことで、基板１０内で基板モードが発生することを防ぐことができたためと考えられる。

なお、以上の説明では、図５（ａ）に示すように、第１の抵抗体１４が基板１０の下面において、裏面接地導体１２が形成された箇所以外の全面を覆うものであるとしたが、基板モードが十分に抑制されるのであれば、本発明はこれに限定されない。例えば、図５（ｂ）に示すように、第１の抵抗体１４が、基板１０の下面において、裏面接地導体１２に沿うように形成され、裏面接地導体１２から遠い端の箇所には形成されない構成であってもよい。あるいは、図５（ｃ）に示すように、第１の抵抗体１４が、複数に分割された状態で、基板１０の下面に形成される構成であってもよい。

以下、マイクロ波回路１の構造の更に他の例について説明する。図６（ａ）～（ｃ）に示すように、マイクロ波回路１は、基板１０の上面側において、線路導体１１の下方に形成された金属層１７と、金属層１７の上面側に形成された第１の誘電体膜１８と、を更に備えていてもよい。ここで、線路導体１１は、第１の誘電体膜１８の上面に形成されている。

基板１０と第１の誘電体膜１８との間には、トランジスタなどの半導体素子が適宜配置されている。半導体素子が備えているグランドと金属層１７とが干渉しないように、半導体素子が配置される箇所の金属層１７には、図６（ｂ）に示すように、適宜穴１９が設けられていてもよい。図６（ｂ）の例では、線路導体１１を信号配線、金属層１７をグランドとしたマイクロストリップ線路が構成される。

また、線路導体１１を信号配線、裏面接地導体１２をグランドとしたマイクロストリップ線路が構成される箇所には、図６（ｃ）に示すように、線路導体１１の直下に穴１９が設けられていてもよい。

図６（ａ）～（ｃ）の例においても、電磁波の伝搬方向に沿って周期的に並ぶ複数の基板貫通穴１３を、線路導体１１を挟んで計６列以上設けることで、金属層１７が基板１０を覆っていない部分である穴１９を通過する電磁波が少なくなるようにマイクロ波回路１を構成してもよい。なお、複数の基板貫通穴１３は、図１（ａ）の例のように、線路導体１１を挟んで１列ずつ計２列設けられていてもよい。

なお、図７（ａ）及び（ｂ）に示すように、基板貫通穴１３の代わりに基板１０に基板貫通ビア１６を設けて、金属層１７が基板１０を覆っていない部分である穴１９を通過する電磁波が少なくなるようにマイクロ波回路１を構成してもよい。また、図６（ａ）～（ｃ）の例と同様に、基板貫通ビア１６は、線路導体１１を挟んで計４列以上設けられていてもよい。

以上説明したように、本実施形態に係るマイクロ波回路１は、線路導体１１と裏面接地導体１２とで構成されるマイクロストリップ線路において、基板１０と基板貫通穴１３の内部の誘電率が異なることによる電磁波の遮蔽効果と、裏面接地導体１２を挟んで設けられた第１の抵抗体１４による電磁波の吸収とによって、基板１０内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができる。

また、本実施形態に係るマイクロ波回路１は、基板貫通穴１３の内壁に導体１５が設けられてなる基板貫通ビア１６による電磁波の遮蔽効果と、裏面接地導体１２を挟んで設けられた第１の抵抗体１４による電磁波の吸収とによって、更に効果的に基板１０内に発生する基板モードを抑圧して、広い周波数帯域で低損失な信号伝送を行うことができる。

また、本実施形態に係るマイクロ波回路１は、線路導体１１の下方に形成された金属層１７に、半導体素子を配置するための穴１９が設けられた場合であっても、基板貫通穴１３又は基板貫通ビア１６による電磁波の遮蔽効果と、裏面接地導体１２を挟んで設けられた第１の抵抗体１４による電磁波の吸収とによって、基板１０内に発生する基板モードを効果的に抑圧して、金属層１７の穴１９から基板１０への不要な電磁波の漏洩を防ぐことができる。

（第２の実施形態）
続いて、本発明の第２の実施形態に係るマイクロ波回路２について、図８（ａ）及び（ｂ）を参照しながら説明する。図８（ａ）は、本実施形態のマイクロ波回路２の上面図である。図８（ｂ）は、図８（ａ）のＡ－Ａ線断面図である。なお、第１の実施形態と同様の構成については、同一の符号を付して適宜説明を省略する。

第１の実施形態のマイクロ波回路１は、マイクロストリップ線路構造を有するものであったが、本実施形態のマイクロ波回路２は、グランデッドコプレーナ線路構造を有するものである。

すなわち、本実施形態のマイクロ波回路２は、基板１０、線路導体１１、裏面接地導体１２、複数の基板貫通穴１３、及び第１の抵抗体１４に加えて、基板１０の上面側において線路導体１１を挟んで形成された２つの表面接地導体２０と、基板１０の上面側において表面接地導体２０に関して線路導体１１の反対側に設けられた２つの第２の抵抗体２１と、を有する。

第２の抵抗体２１は、例えばニッケルクロム合金からなり、抵抗率が１００μΩｃｍ程度、厚さが１０ｎｍ程度である。第２の抵抗体２１は、線路導体１１及び裏面接地導体１２が形成されていない領域に設けられた抵抗体の一例である。

第１の実施形態のマイクロ波回路１の構造では、線路導体１１に入力された信号の電界の一部が線路導体１１から上方に向かって放射されるが、第２の実施形態のマイクロ波回路２の構造では、線路導体１１から放射された電界が２つの表面接地導体２０に結合することで、この上方への放射を小さくすることができる。マイクロ波回路２においては、線路導体１１に入力された信号の電磁波の一部が２つの表面接地導体２０に向かって基板幅方向に伝搬するが、第２の抵抗体２１が基板幅方向に広がった電磁波を吸収することにより、基板モードの発生が抑えられるようになっている。

なお、図８（ａ）及び（ｂ）では基板貫通穴１３が基板１０に設けられた例を示したが、基板貫通穴１３の代わりに、図３（ａ）及び（ｂ）等に示したものと同様の基板貫通ビア１６が基板１０に設けられていてもよい。また、基板貫通穴１３又は基板貫通ビア１６は、図２（ａ）及び（ｂ）等の例と同様に線路導体１１を挟んで計４列以上設けられていてもよい。

上記の構成により、線路導体１１に入力された信号の電磁波は、基板１０全体に広がらずに、線路導体１１、裏面接地導体１２、表面接地導体２０、及び複数の基板貫通穴１３又は基板貫通ビア１６に挟まれた基板１０の内部の限られた部分を伝搬するため、基板モードが発生せず低損失な信号伝送が実現されることとなる。

図９（ａ）は、基板貫通穴１３と第１及び第２の抵抗体１４，２１が基板１０に設けられておらず、裏面接地導体１２が基板１０の下面全体に広がっている一般的なグランデッドコプレーナ線路の通過特性Ｓ_２１のシミュレーション結果を示すグラフである。一方、図９（ｂ）は、図８（ａ）及び（ｂ）に示した本発明のマイクロ波回路２の通過特性Ｓ_２１のシミュレーション結果を示すグラフである。

シミュレーション条件は以下のとおりである。
・基板長さＬ：１ｍｍ
・基板厚さＨ：０．１ｍｍ
・基板幅Ｗ：１ｍｍ
・基板の比誘電率：１０
・線路導体の幅：０．０８ｍｍ
・裏面接地導体の幅：０．１９ｍｍ（図９（ｂ））、１ｍｍ（図９（ａ））
・各表面接地導体の幅：０．３ｍｍ
・各第１の抵抗体の幅：０．４０５ｍｍ
・各第２の抵抗体の幅：０．１ｍｍ
・線路導体の側面と対向する表面接地導体の側面との間の距離：０．０６ｍｍ
・基板貫通穴：直径０．１ｍｍ
・線路導体と基板貫通穴の中心との間隔：０．１６ｍｍ

図９（ａ）に示すように、一般的なグランデッドコプレーナ線路では、２２５ＧＨｚ付近と２９０ＧＨｚ以上で基板モードが発生し、通過損失が大きくなる特性が見られる。これに対して、図９（ｂ）に示すように、図８（ａ）及び（ｂ）に示した本発明のマイクロ波回路２では、ＷＲ－３．４の全帯域で低損失が実現されている。これは、第１の抵抗体５、第２の抵抗体２１、及び基板貫通穴１３を基板１０に設けたことで、基板１０内で基板モードが発生することを防ぐことができたためと考えられる。

また、図６（ａ）～（ｃ）の例と同様に、マイクロ波回路２は、基板１０の上面側において、線路導体１１の下方に形成された金属層１７と、金属層１７の上面側に形成された第１の誘電体膜１８と、を更に備えていてもよい。ここで、線路導体１１、表面接地導体２０、及び第２の抵抗体２１は、第１の誘電体膜１８の上面に形成されている。また、図６（ｂ）及び（ｃ）の例と同様に、金属層１７には適宜穴１９が設けられていてもよい。

以上説明したように、本実施形態に係るマイクロ波回路２は、線路導体１１、表面接地導体２０、及び裏面接地導体１２で構成されるグランデッドコプレーナ線路において、基板１０と基板貫通穴１３の内部の誘電率が異なることによる電磁波の遮蔽効果と、第１の抵抗体１４と第２の抵抗体２１による電磁波の吸収とによって、基板１０内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができる。

また、本実施形態に係るマイクロ波回路２は、基板貫通穴１３の内壁に導体１５が設けられてなる基板貫通ビア１６による電磁波の遮蔽効果と、第１の抵抗体１４と第２の抵抗体２１による電磁波の吸収とによって、更に効果的に基板１０内に発生する基板モードを効果的に抑圧して、広い周波数帯域で低損失な信号伝送を行うことができる。

また、本実施形態に係るマイクロ波回路２は、線路導体１１の下方に形成された金属層１７に、半導体素子を配置するための穴１９が設けられた場合であっても、基板貫通穴１３又は基板貫通ビア１６による電磁波の遮蔽効果と、第１の抵抗体１４と第２の抵抗体２１による電磁波の吸収とによって、基板１０内に発生する基板モードを効果的に抑圧して、金属層１７の穴１９から基板１０への不要な電磁波の漏洩を防ぐことができる。

（第３の実施形態）
続いて、本発明の第３の実施形態に係るマイクロ波回路３について、図１０及び図１１を参照しながら説明する。なお、第１及び第２の実施形態と同様の構成については、同一の符号を付して適宜説明を省略する。

図１０に示すように、本実施形態のマイクロ波回路３は、基板１０の上面側において、線路導体１１の下方に形成された金属層１７と、金属層１７の上面側に形成された第１の誘電体膜１８と、基板１０の上面と第１の誘電体膜１８の下面との間において、金属層１７が形成されていない領域に設けられた第３の抵抗体２２と、を更に備えていてもよい。ここで、線路導体１１は、第１の誘電体膜１８の上面に形成されている。すなわち、図１０の構成は、図７に示した構成における金属層１７の一部が第３の抵抗体２２に置き換わったものとなっている。

第３の抵抗体２２は、例えばニッケルクロム合金からなり、抵抗率が１００μΩｃｍ程度、厚さが１０ｎｍ程度である。第３の抵抗体２２は、線路導体１１及び裏面接地導体１２が形成されていない領域に設けられた抵抗体の一例である。

なお、図１０の例では、線路導体１１を信号配線、金属層１７をグランドとしたマイクロストリップ線路が構成されているが、図８（ａ）及び（ｂ）の例と同様に、第１の誘電体膜１８の上面に更に２つの表面接地導体２０が形成されることにより、グランデッドコプレーナ線路が構成されてもよい。

また、図１０の例では、基板１０に基板貫通ビア１６が設けられているが、基板貫通ビア１６の代わりに、図１（ａ）及び（ｂ）等に示したものと同様の基板貫通穴１３が基板１０に設けられていてもよい。また、基板貫通穴１３又は基板貫通ビア１６は、図２（ａ）及び（ｂ）等の例と同様に線路導体１１を挟んで計４列以上設けられていてもよい。

また、図１０の例では、基板１０の下面全体に裏面接地導体１２が形成されているが、図１（ａ）及び（ｂ）、図８（ａ）及び（ｂ）等の例のように、基板１０の下面の一部に第１の抵抗体１４が設けられていてもよい。

また、図６（ｂ）及び（ｃ）の例と同様に、金属層１７には適宜穴１９が設けられていてもよい。

図１１に示すように、本実施形態のマイクロ波回路３は、基板１０の上面側において、線路導体１１の下方に形成された金属層１７と、金属層１７の下面側に形成された第２の誘電体膜２３と、を更に備えていてもよい。第２の誘電体膜２３の下面と基板１０の上面との間には、第３の抵抗体２２の代わりに、第４の抵抗体２４が設けられている。ここで、線路導体１１は、第１の誘電体膜１８の上面に形成されている。

第４の抵抗体２４は、例えばニッケルクロム合金からなり、抵抗率が１００μΩｃｍ程度、厚さが１０ｎｍ程度である。第４の抵抗体２４は、線路導体１１及び裏面接地導体１２が形成されていない領域に設けられた抵抗体の一例である。

なお、図１１の例では、線路導体１１を信号配線、金属層１７をグランドとしたマイクロストリップ線路が構成されているが、図８（ａ）及び（ｂ）の例と同様に、第１の誘電体膜１８の上面に更に２つの表面接地導体２０が形成されることにより、グランデッドコプレーナ線路が構成されてもよい。

また、図１１の例では、基板１０に基板貫通ビア１６が設けられているが、基板貫通ビア１６の代わりに、図１（ａ）及び（ｂ）等に示したものと同様の基板貫通穴１３が基板１０に設けられていてもよい。また、基板貫通穴１３又は基板貫通ビア１６は、図２（ａ）及び（ｂ）等の例と同様に線路導体１１を挟んで計４列以上設けられていてもよい。

また、図１１の例では、基板１０の下面全体に裏面接地導体１２が形成されているが、図１（ａ）及び（ｂ）、図８（ａ）及び（ｂ）等の例のように、基板１０の下面の一部に第１の抵抗体１４が設けられていてもよい。

また、図６（ｂ）及び（ｃ）の例と同様に、金属層１７には適宜穴１９が設けられていてもよい。

以上説明したように、本実施形態に係るマイクロ波回路３は、線路導体１１の下方に形成された金属層１７に、半導体素子を配置するための穴１９が設けられた場合であっても、基板貫通穴１３又は基板貫通ビア１６による電磁波の遮蔽効果と、金属層１７が形成されていない領域に設けられた第３の抵抗体２２による電磁波の吸収とによって、基板１０内に発生する基板モードを効果的に抑圧して、金属層１７の穴１９から基板１０への不要な電磁波の漏洩を防ぐことができる。

また、本実施形態に係るマイクロ波回路３は、線路導体１１の下方に形成された金属層１７に、半導体素子を配置するための穴１９が設けられた場合であっても、基板貫通穴１３又は基板貫通ビア１６による電磁波の遮蔽効果と、第２の誘電体膜２３の下面と基板１０の上面との間に設けられた第４の抵抗体２４による電磁波の吸収とによって、基板１０内に発生する基板モードを効果的に抑圧して、金属層１７の穴１９から基板１０への不要な電磁波の漏洩を防ぐことができる。

１～３ マイクロ波回路
１０ 基板
１１ 線路導体
１２ 裏面接地導体
１３ 基板貫通穴
１４ 第１の抵抗体
１５ 導体
１６ 基板貫通ビア
１７ 金属層
１８ 第１の誘電体膜
１９ 穴
２０ 表面接地導体
２１ 第２の抵抗体
２２ 第３の抵抗体
２３ 第２の誘電体膜
２４ 第４の抵抗体

Claims (7)

1. 誘電体又は半導体からなる基板（１０）と、
   前記基板の上面側に形成された線路導体（１１）と、
   前記基板の下面側に形成された裏面接地導体（１２）と、
   電磁波の伝搬方向に沿って前記線路導体を挟んで周期的に並ぶように前記基板に形成され、前記基板の前記上面から前記下面に貫通する複数の基板貫通穴（１３）と、
   前記線路導体及び前記裏面接地導体が形成されていない領域に設けられた抵抗体（１４，２１，２２，２４）と、を備え、
   前記基板貫通穴が、前記線路導体を挟んで少なくとも１列ずつ並ぶように前記基板に形成されたことを特徴とするマイクロ波回路。
2. 前記抵抗体は、前記基板の前記下面において、前記裏面接地導体を挟んで設けられた第１の抵抗体（１４）を含むことを特徴とする請求項１に記載のマイクロ波回路。
3. 前記基板の前記上面側において、前記線路導体を挟んで形成された２つの表面接地導体（２０）を更に備え、
   前記抵抗体は、前記基板の前記上面側において、各前記表面接地導体に関して前記線路導体の反対側に設けられた第２の抵抗体（２１）を更に含むことを特徴とする請求項２に記載のマイクロ波回路。
4. 前記基板貫通穴の内壁に導体（１５）が設けられたことを特徴とする請求項１に記載のマイクロ波回路。
5. 前記基板の前記上面側において、前記線路導体の下方に形成された金属層（１７）と、
   前記金属層の上面側に形成された第１の誘電体膜（１８）と、を更に備え、
   前記線路導体は、前記第１の誘電体膜の上面に形成されたことを特徴とする請求項１に記載のマイクロ波回路。
6. 前記抵抗体は、前記基板の前記上面と前記第１の誘電体膜の下面との間において、前記金属層が形成されていない領域に設けられた第３の抵抗体（２２）を含むことを特徴とする請求項５に記載のマイクロ波回路。
7. 前記金属層の下面側に形成された第２の誘電体膜（２３）を更に備え、
   前記抵抗体は、前記第２の誘電体膜の下面と前記基板の前記上面との間に設けられた第４の抵抗体（２４）を含むことを特徴とする請求項５に記載のマイクロ波回路。

Images