JP2024063487A - スイッチング電源装置 - Google Patents

Abstract

【課題】昇圧用コンデンサへの充電を安定的に行えるスイッチング電源装置を提供する。【解決手段】スイッチング電源装置１において、ＮチャネルＭＯＳＦＥＴのハイサイドスイッチ２及びローサイドスイッチ３は、入力電圧ＶＩＮから出力電圧ＶＯＵＴを生成する。ＬＤＯ９は、昇圧用コンデンサ１１を充電して前記スイッチの駆動用電源を生成する。オフ時間生成部１７は、分圧信号ＦＢが目標電圧ＶＲＥＦよりも低下するとスイッチ２のゲート電圧をハイレベルにする。Ｔｏｎ計算部１２は、入力電圧ＶＩＮに依存して定電流の値が調整される電流源回路を有し、定電流により充電されるコンデンサの端子電圧を、出力電圧をα倍した電圧と比較した結果に応じてハイサイドスイッチのゲート電圧をローレベルにする。ＲＳラッチ１４は、オフ時間生成部がゲート電圧をハイレベルにする信号を出力している状態では、ゲート電圧をハイレベルにする。【選択図】図１

Description

本発明は、入力電圧をスイッチング素子によりスイッチングして変圧した出力電圧を生成するスイッチング電源装置に関する。

スイッチング電源装置の一種である降圧型のＤＣＤＣコンバータでは、入力電圧Ｖｉｎが出力電圧ＶＯＵＴ付近まで低下した際に、出力電圧の低下を極力抑制するには、可能な限りＰＷＭ信号のデューティ比を高くして、ハイサイドスイッチを駆動することが望ましい。

その一方で、ハイサイドスイッチにＮチャネルＭＯＳＦＥＴを用い、そのゲート駆動電圧をブートストラップ回路により生成する場合には、ブートストラップ回路の容量に充電するため、定期的にハイサイドＦＥＴのソース電位をローレベルに下げる、つまりハイサイドＦＥＴをＯＦＦにする必要がある。ブートストラップ容量、つまり昇圧用コンデンサへの充電が定期的にできなくなると、ハイサイドＦＥＴを駆動するのに必要な電圧が得られずハーフオン状態となってしまう。

上記の課題に対して、入力電圧の低下時に、ハイサイドＦＥＴを一定の高デューティ比で動作させることで、出力電圧の低下を最低限にしながら、昇圧用コンデンサへの充電を定期的に行う技術が一般的に用いられる。

特許第６５９２３７４号公報

スイッチング電源装置の制御方式であるＣＯＴ（Constant On Time）制御では、ＯＮ時間が固定され、ＯＦＦ時間がフィードバック制御によって決定されることで出力電圧が制御される。そのため、スイッチのＯＮ／ＯＦＦタイミングが一定周期で決定されず、で昇圧用コンデンサへの充電を安定的に行うことが難しい。また、出力電圧が低下した際にはＯＮ時間が短くなるように制御されるので、十分に高いデューティ比が得られないという課題があった。

本発明は上記事情に鑑みてなされたものであり、その目的は、ハイサイドスイッチにＮチャネルＭＯＳＦＥＴを使用する構成においても、昇圧用コンデンサへの充電を安定的に行うことができるスイッチング電源装置を提供することにある。

請求項１記載のスイッチング電源装置によれば、少なくともＮチャネルＭＯＳＦＥＴであるハイサイドスイッチにより入力電圧をスイッチングさせて変圧した出力電圧を生成する。ブートストラップ回路は、一端がハイサイドスイッチの低電位側導通端子に接続される昇圧用コンデンサを有し、ハイサイドスイッチを駆動する駆動用電源を生成する。

オフ時間生成部は、出力電圧の分圧信号が目標電圧よりも低下すると、ハイサイドスイッチのゲート電圧をハイレベルにする。オン時間計算部は、入力電圧に依存して定電流の値が調整される電流源回路を有し、その定電流により充電されるコンデンサの端子電圧を、出力電圧をゲイン倍した電圧と比較した結果に応じてハイサイドスイッチのゲート電圧をローレベルにする。ハイレベル優先部は、オフ時間生成部がゲート電圧をハイレベルにする信号を出力している状態では、ゲート電圧を優先的にハイレベルにする。

このように構成すれば、たとえオフ時間生成部がハイサイドスイッチのゲート電圧をハイレベルにする制御と、オン時間計算部が前記ゲート電圧をローレベルにする制御とが競合しても、ゲート電圧はハイレベル優先部によってハイレベルを維持することになる。したがって、ブートストラップ回路の昇圧用コンデンサを、より長い時間に亘って充電することができる。

請求項２記載のスイッチング電源装置によれば、ローレベル設定部は、ゲート電圧がハイレベルを示す時間が閾値を超えるとゲート電圧を強制的にローレベルにする。これにより、入力電圧が低下したことに伴いゲート電圧がハイレベルを示す時間が長くなった場合でも、ローレベル設定部がハイサイドスイッチをオフさせることで昇圧用コンデンサを確実に充電することができる。

第１実施形態であり、スイッチング電源装置の構成を示す図 Ｔｏｎ時間生成回路の構成を示す図 ＯＮ時間カウンタの詳細構成を示す回路図 ＯＮ時間カウンタの動作を示すタイミングチャート 入力電圧ＶＩＮが出力電圧ＶＯＵＴより高い状態で出力されるＰＷＭ信号を示す図 入力電圧ＶＩＮが出力電圧ＶＯＵＴより高い状態から次第に低下した場合に出力されるＰＷＭ信号を示す図 図６の一部を拡大して示す図 第２実施形態であり、スイッチング電源装置の構成を示す図 第３実施形態であり、ＯＮ時間カウンタの詳細構成を示す回路図 ＯＮ時間カウンタの動作を示すタイミングチャート 第４実施形態であり、スイッチング電源装置の構成を示す図 ＢＴ－ＳＷ間電圧検出部の詳細構成を示す回路図 ＢＴ－ＳＷ間電圧検出部の動作を示すタイミングチャート パワーステージの他の構成例を示す図

（第１実施形態）
以下、第１実施形態について説明する。図１に示す本実施形態のスイッチング電源装置１は、ＣＯＴ制御による降圧型のスイッチング電源である。電源ＶＩＮとグランドとの間には、何れもＮチャネルＭＯＳＦＥＴであるハイサイドスイッチ２及びローサイドスイッチ３の直列回路が接続されている。スイッチ２及び３の共通接続点とグランドとの間には、インダクタ４及びコンデンサ５の直列回路が接続されている。

ハイサイドスイッチ２、ローサイドスイッチ３のゲートには、それぞれドライバ６、反転ドライバ７を介してゲート駆動信号が与えられる。ドライバ６，７の入力端子には、ＡＮＤゲート８の出力端子が接続されており、当該出力端子からはＰＷＭ（Pulse Width Modulation）信号が入力される。

ＬＤＯ（Low Drop Out）９は、入力電圧ＶＩＮを昇圧してドライバ６，７の駆動電源を生成し、これらに供給する。ＬＤＯ９の出力端子は、ドライバ７の電源端子に直接接続されていると共に、ダイオード１０を介してドライバ６の電源端子に接続されている。ダイオード１０のカソードとスイッチ２及び３の共通接続点との間には、昇圧用コンデンサ１１が接続されている。上記の共通接続点には、ハイサイドスイッチ２の低電位側導通端子であるソースが接続されている。ＬＤＯ９及び昇圧用コンデンサ１１は、ブートストラップ回路に相当する。

Ｔｏｎ計算部１２には、入力電圧ＶＩＮ，出力電圧ＶＯＵＴと共に、デューティ制御信号ＤがＮＯＴゲート１３を介して入力されている。Ｔｏｎ計算部１２は、これらの入力信号に基づきＲＳラッチ１４のリセット信号Ｒを生成してリセット端子Ｒに出力する。

コンデンサ５には、抵抗素子１５ａ及び１５ｂの直列回路が接続されている。抵抗素子１５ａ及び１５ｂの共通接続点は、コンパレータ１６の非反転入力端子に接続されている。コンパレータ１６の反転入力端子には、基準電圧又は目標電圧ＶＲＥＦが与えられており、コンパレータ１６の出力端子は、ＲＳラッチ１４のセット端子Ｓに接続されている。抵抗素子１５及びコンパレータ１６は、オフ時間生成部１７を構成している。

ＲＳラッチ１４は、出力端子Ｑより上記のデューティ制御信号Ｄを生成し、ＡＮＤゲート８の一方の入力端子に出力する。ＯＮ時間カウンタ１８の入力端子は、スイッチ２及び３の共通接続点に接続されており、出力端子はＡＮＤゲート８の他方の入力端子に接続されている。ＲＳラッチ１４は、セット信号、リセット信号が同時に入力されるとセットを優先して出力端子Ｑをハイレベルにするラッチであり、ハイレベル優先部に相当する。

図２に示すように、Ｔｏｎ計算部１２は、電源ＶＩＮとグランドとの間に接続される電流源回路２１及びコンデンサ２２の直列回路、反転入力端子に出力電圧ＶＯＵＴのα倍値が入力され、非反転入力端子が電流源回路２１及びコンデンサ２２の共通接続点に接続されると共に、スイッチ回路２３を介してグランドに接続される比較回路；コンパレータ２４で構成されている。電流源回路２１は、入力電圧ＶＩＮに比例した定電流Ｉ（＝Ｇ×ＶＩＮ）を供給する。

スイッチ回路２３は、デューティ制御信号Ｄの反転である信号ＤＢによってＯＮされる。オフ時間生成部１７は、出力電圧ＶＯＵＴを分圧した電圧ＦＢを基準電圧ＶＲＥＦと比較した結果に応じてＲＳフリップフロップ１４をセットし、デューティ制御信号Ｄをハイレベルにする。Ｔｏｎは信号Ｄがハイレベルを維持する時間であり、コンデンサ２２への定電流充電で決定される。コンデンサ２２の容量をＣとすると、
Ｔｏｎ＝（ＶＯＵＴ×Ｃ）／（Ｇ×ＶＩＮ）
となる。つまり、時間Ｔｏｎは入力電圧ＶＩＮに反比例する。

ローレベル設定部に相当するＯＮ時間カウンタ１８は、ハイサイドスイッチ２がＯＮ状態を維持している時間をカウントするカウンタである。図３に示すように、ＯＮ時間カウンタ１８は、直列に接続された８個のＤフリップフロップ２５ａ～２５ｈ、バッファ２６、セレクタ２７及びＮＯＴゲート２８を備えている。各Ｄフリップフロップ２５の反転出力端子は、それぞれの入力端子Ｄに接続されている。

初段のＤフリップフロップ２５ａのクロック端子及びセレクタ２７の「１」側には、ＣＬＫ生成回路１９よりクロック信号ＣＬＫが入力されている。スイッチ２及び３の共通接続点の電圧をＳＷとすると、電圧ＳＷは、バッファ２６を介してセレクタ２７の「０」側に入力されている。セレクタ２７の出力端子は、各Ｄフリップフロップ２５の負論理のリセット端子Ｒに接続されている。セレクタ２７の「１，０」の切替え制御は、最終段のＤフリップフロップ２５ｈの非反転出力により行われる。また、Ｄフリップフロップ２５ｈの非反転出力端子は、ＮＯＴゲート２８を介してＡＮＤゲート８の入力端子に与えられている。

図４に示すように、クロック信号ＣＬＫのパルスカウント数が「８」に達するまでは、ＮＯＴゲート２８の出力信号ＭＡＸｏｎはハイレベルを示している。同カウント数が「８」に達すると、信号ＭＡＸｏｎはクロック信号ＣＬＫの半周期だけローレベルに変化する。

次に、本実施形態の作用について説明する。図５に示すように、は、電圧ＦＢが基準電圧ＶＲＥＦを下回るとＲＳラッチ１４がセットされ、ＰＷＭ信号が立ち上がる。同時に、Ｔｏｎ計算部１２のスイッチ回路２３がＯＦＦになり、コンデンサ２２が定電流Ｉで充電される。コンデンサ２２の端子電圧が出力電圧ＶＯＵＴのα倍値に達すると、コンパレータ２４の出力信号がローレベルからハイレベルに変化して、ＲＳラッチ１４がリセットされる。ＲＳラッチ１４がセットされてからリセットされるまでの間が、時間Ｔｏｎとなる。これは、通常のＣＯＴ制御である。

一方、図６及び図７に示すように、入力電圧ＶＩＮが出力電圧ＶＯＵＴより高い状態から次第に低下すると、それに伴い出力電圧ＶＯＵＴが低下しないように、ハイサイドスイッチ２のオン時間が次第に長くなる。入力電圧ＶＩＮが出力電圧ＶＯＵＴよりも低くなると、上記のオン時間はより長くなるため、昇圧用コンデンサ１１の充電電荷が枯渇するおそれがある。

そこで、本実施形態では、ＯＮ時間カウンタ１８が電圧ＳＷをモニタすることでハイサイドスイッチ２がＯＮ状態を維持する時間を計測し、その時間が閾値であるクロックパルス数「８」に相当する時間に達すると信号ＭＡＸｏｎをローレベルにして、ＡＮＤゲート８を介してハイサイドスイッチ２を強制的にＯＦＦにしている。このタイミングで、昇圧用コンデンサ１１は充電される。

以上のように本実施形態によれば、スイッチング電源装置１は、ＮチャネルＭＯＳＦＥＴであるハイサイドスイッチ２及びローサイドスイッチ３により入力電圧ＶＩＮをスイッチングさせて降圧した出力電圧ＶＯＵＴを生成する。ＬＤＯ９は、昇圧用コンデンサ１１を充電することで、スイッチ２及び３を駆動する駆動用電源を生成する。

オフ時間生成部１７は、分圧信号ＦＢが目標電圧ＶＲＥＦよりも低下すると、ハイサイドスイッチ２のゲート電圧をハイレベルにする。Ｔｏｎ計算部１２は、入力電圧ＶＩＮに依存して定電流Ｉの値が調整される電流源回路２１を有し、定電流Ｉにより充電されるコンデンサ２２の端子電圧を、出力電圧をα倍した電圧と比較した結果に応じてハイサイドスイッチ２のゲート電圧をローレベルにする。ＲＳラッチ１４は、オフ時間生成部１７がゲート電圧をハイレベルにする信号を出力している状態では、ゲート電圧を優先的にハイレベルにする。

このように構成すれば、たとえオフ時間生成部１７がハイサイドスイッチ２のゲート電圧をハイレベルにする制御と、Ｔｏｎ計算部１２がゲート電圧をローレベルにする制御とが競合しても、ゲート電圧はＲＳラッチ１４によってハイレベルを維持することになる。したがって、ＣＯＴ制御においても昇圧用コンデンサ１１を、より長い時間に亘って充電することができる。

そして、ＯＮ時間カウンタ１８は、ハイサイドスイッチ２のゲート電圧がハイレベルを示す時間が閾値を超えるとゲート電圧を強制的にローレベルにする。これにより、入力電圧ＶＩＮが低下したことに伴いゲート電圧がハイレベルを示す時間が長くなった場合でも、Ｔｏｎ計算部１２がハイサイドスイッチ２をオフさせることで、昇圧用コンデンサ１１を確実に充電することができる。

（第２実施形態）
以下、第１実施形態と同一部分には同一符号を付して説明を省略し、異なる部分について説明する。図８に示すように、第２実施形態のスイッチング電源装置１Ａは、ＯＮ時間カウンタ１８の入力端子が、スイッチ２及び３の共通接続点に替えて、ハイサイドスイッチ２のゲートに接続されている点のみが相違している。

（第３実施形態）
図９に示すように、第３実施形態は、ＯＮ時間カウンタ１８に替えてＯＮ時間カウンタ３０を用いる。ＯＮ時間カウンタ３０は、Ｔｏｎ計算部１２と同様な構成であり、電源ＶＤＤとグランドとの間に接続される電流源回路３１及びコンデンサ３２の直列回路、非反転入力端子に基準電圧が入力され、反転入力端子が電流源回路３１及びコンデンサ３２の共通接続点に接続されると共に、スイッチ回路３３を介してグランドに接続されるコンパレータ３４で構成されている。スイッチ回路３３のＯＮ／ＯＦＦは、Ｔｏｎ計算部１２と同様にＮＯＴゲート１３により制御される。

図１０に示すように、ＯＮ時間カウンタ３０の動作は、コンパレータ３４がコンデンサ３２の端子電圧Ｖｃｏｕｎｔを基準電圧と比較し、前者のレベルが後者のレベルを上回ると信号ＭＡＸｏｎをローレベルにする。これにより、ハイサイドスイッチ２をＯＦＦさせて、昇圧用コンデンサ１１を充電させる。

（第４実施形態）
図１１に示すように、第４実施形態のスイッチング電源装置４１は、ＯＮ時間カウンタ１８に替えて、ＢＴ－ＳＷ間電圧検出部４２を用いている。ＢＴ－ＳＷ間電圧検出部４２は、ダイオード１０のカソードＢＴと、ハイサイドスイッチ２のソースＳＷとの間に接続されている。尚、反転ドライバ７の駆動用電源も、ダイオード１０のカソードから供給されている。

図１２に示すように、ＢＴ－ＳＷ間電圧検出部４２は、端子ＢＴ、ＳＷ間に接続される抵抗素子４３ａ及び４３ｂの直列回路、ＮチャネルＭＯＳＦＥＴ４４並びに抵抗素子４５ａ及び４５ｂの直列回路、バッファ４６を備えている。ＦＥＴ４４のゲートは、抵抗素子４３ａ及び４３ｂの共通接続点に接続されている。ＮＯＴゲート４６の入力端子は、抵抗素子４５ａ及び４５ｂの共通接続点に接続されている。ＮＯＴゲート４６の出力端子は、ＡＮＤゲート８の入力端子に接続されている。

図１３に示すように、ＢＴ－ＳＷ間電圧検出部４２では、ＢＴ－ＳＷ間電圧が高く、ＦＥＴ４４のゲート電圧が閾値を超えていればＦＥＴ４４はＯＮしているので、バッファ４６を介して出力される信号ＢＴ－ＰＯＲはハイレベルを示す。ＢＴ－ＳＷ間電圧が低下してＦＥＴ４４のゲート電圧が閾値を下回ると、ＦＥＴ４４はターンＯＦＦする。これにより、信号ＢＴ－ＰＯＲはローレベルに変化する。

（その他の実施形態）
図１４は、スイッチングを行うパワーステージについて、その他の構成例を示すもので、ローサイドスイッチ３に替えて、ダイオード４７を配置している。
Ｔｏｎ時間計算部１８のカウント数は「８」に限らない。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１はスイッチング電源装置、２はハイサイドスイッチ、３はローサイドスイッチ、８はＡＮＤゲート、９はＬＤＯ、１１は昇圧用コンデンサ、１２はＴｏｎ計算部、１４はＲＳラッチ、１７はオフ時間生成部、１８はＯＮ時間カウンタ、２１は電流源回路、２３はスイッチ回路、２４はコンパレータを示す。

Claims (6)

1. 少なくともＮチャネルＭＯＳＦＥＴであるハイサイドスイッチ（２）により入力電圧をスイッチングさせて変圧した出力電圧を生成するもので、
   一端が前記ハイサイドスイッチの低電位側導通端子に接続される昇圧用コンデンサ（１１）を有し、前記ハイサイドスイッチを駆動する駆動用電源を生成するブートストラップ回路（９）と、
   前記出力電圧の分圧信号が目標電圧よりも低下すると前記ハイサイドスイッチのゲート電圧をハイレベルにするオフ時間生成部（１７）と、
   前記入力電圧に依存して定電流の値が調整される電流源回路（２１）を有し、前記定電流により充電されるコンデンサ（２２）の端子電圧を、前記出力電圧をゲイン倍した電圧と比較した結果に応じて前記ハイサイドスイッチのゲート電圧をローレベルにするオン時間計算部（１２）と、
   前記オフ時間生成部が前記ゲート電圧をハイレベルにする信号を出力している状態では、前記ゲート電圧を優先的にハイレベルにするハイレベル優先部（１４）とを備えるスイッチング電源装置。
2. 前記ゲート電圧がハイレベルを示す時間が閾値を超えると、前記ゲート電圧を強制的にローレベルにするローレベル設定部（１８，３０，４２）を備える請求項１記載のスイッチング電源装置。
3. 前記ローレベル設定部（１８）は、前記ゲート電圧がハイレベルを示す時間を計測するカウンタを備える請求項２記載のスイッチング電源装置。
4. 前記ローレベル設定部（３０）は、電流源（３１）と、この電流源の電流により充電されるコンデンサ（３２）と、前記ゲート電圧がローレベルを示す期間に前記コンデンサを放電させる放電用スイッチング素子（３３）との組み合わせによりランプ波信号を生成するランプ波信号生成部と、
   前記ランプ波信号と基準電圧とを比較する比較する比較回路（３４）とを備える請求項２記載のスイッチング電源装置。
5. 前記ローレベル設定部（４２）は、前記昇圧用コンデンサの端子電圧を検出する電圧検出部（４３）を備え、前記端子電圧が閾値を下回ると前記ゲート電圧を強制的にローレベルにする請求項２記載のスイッチング電源装置。
6. 前記オン時間計算部（１２）は、前記電流源回路と、前記ゲート電圧がローレベルを示す期間に前記コンデンサを放電させる放電用スイッチング素子（２３）との組み合わせによりランプ波信号を生成するランプ波信号生成部と、
   前記出力電圧と前記ランプ波信号とを比較する比較する比較回路（２４）とを備える請求項１から５の何れか一項に記載のスイッチング電源装置。

Images