JP7452395B2 - スイッチング電源の制御装置 - Google Patents

Description

本発明は、スイッチング電源の制御装置に関する。

従来から、定オン時間制御すなわちＣＯＴ（Constant On Time）制御のスイッチング電源は、パワーステージのスイッチング素子のＰＷＭ制御において、出力電圧が入力電圧や負荷電流の変動に対して、高速応答が可能な技術として用いられてきたが、入力電圧や負荷電流に依存してスイッチング周波数が変動する課題があるため、ＥＭＣ（Electro-Magnetic Compatibility）の特性をケアする必要があるアプリケーションでは避けられてきた。

このようなＣＯＴ制御のスイッチング電源のスイッチング周波数が変動する課題に対しては、入力電圧に依存してオン時間を変化させるＡＯＴ（Adaptive On Time）制御が用いられている。しかし、この方法では負荷電流に依存したスイッチング周波数の変動をキャンセルする事が出来なかった。

一方、ＣＯＴ制御のスイッチング電源において、負荷電流に依存したスイッチング周波数の変動を抑制する方法として、出力ドライバのゲート信号のデューティをフィードバックしてオン時間を調整する方法が提案されている。

しかしながら、提案されている方法では実効的なデューティとなるスイッチングノードの電圧のデューティと差が生じるため、負荷電流依存のキャンセル効果が十分でないという課題があった。

米国特許第８５３１１６６号明細書 米国特許第９７７４２５５号明細書 米国特許第９６１４４３７号明細書

本発明は、上記事情を考慮してなされたもので、その目的は、負荷電流に依存した周波数の変動を高い精度でキャンセル可能にしたスイッチング電源の制御装置を提供することにある。

請求項１に記載のスイッチング電源の制御装置は、パワーステージのスイッチング素子に定オン時間でＰＷＭ駆動制御を行うようにした駆動出力を与える駆動回路（５０）により入力電圧を所定の出力電圧に変換して出力するようにしたスイッチング電源の制御装置であって、前記入力電圧に依存した電圧上昇率を有する第１スロープ電圧と、前記入力電圧および前記スイッチング素子のスイッチングノード電圧のデューティの積となるように生成した平均目標電圧とを比較して前記定オン時間を生成するオン時間生成回路（２０）と、前記出力電圧に基づいてオンタイミング信号を生成するオンタイミング生成回路（３０）と、前記オンタイミング生成回路からのオンタイミング信号と前記オン時間計算回路からのオン時間の信号とに基づいて駆動信号を生成して前記駆動回路に与える駆動信号生成回路（４０）とを備え、前記オン時間生成回路は、前記第１スロープ電圧を生成する第１スロープ電圧発生回路（２１）と、前記平均目標電圧を生成する平均回路（２４）と、前記第１スロープ電圧と前記平均目標電圧とを比較する第１比較器（２３）とを備えている。前記オンタイミング生成回路（３０）は、前記出力電圧の帰還信号と前記基準電圧との誤差増幅信号を出力する誤差増幅器（３１）と、前記入力電圧に依存した電圧上昇率を有する第２スロープ電圧を発生する第２スロープ電圧発生回路（２２）と、前記誤差増幅信号をスイッチングノード電圧のデューティ平均値でオフセットさせた出力信号を生成するフィルタ回路（３４）と、前記出力信号と前記第２スロープ電圧とを比較して前記オンタイミング信号を生成する第２比較器（３２）とを備えている。

上記構成を採用することにより、オン時間生成回路は、第１スロープ電圧発生回路による傾きが入力電圧に依存した第１スロープ電圧を用い、入力電圧およびスイッチング出力電圧のデューティの積となるように生成した平均目標電圧とを第１比較器で比較することでオン時間を決定することができる。これにより、デューティは負荷への出力電流の増加に依る損失増加で拡大させることができるので、オン時間が出力電流に依存して変化することで線形の関係にすることができ、スイッチング周波数そのものが出力電流に依存して変化することを抑制することができる。

第１実施形態を示す電気的構成図 第１実施形態を示す第１スロープ電圧発生回路の電気的構成図 第１実施形態を示す定電流回路の電気的構成図 第１実施形態を示す定電流回路の特性の説明図 第１実施形態を示す第２スロープ電圧発生回路の電気的構成図その１ 第１実施形態を示す第２スロープ電圧発生回路の電気的構成図その２ 第１実施形態を示す平均回路の電気的構成図 第１実施形態を示すレベルシフト回路の電気的構成図 第１実施形態を示すタイミングチャートその１ 第１実施形態を示すタイミングチャートその２ 第１実施形態を示すタイミングチャートその３ 第２実施形態を示す電気的構成図 第２実施形態を示すタイミングチャートその１ 第２実施形態を示すタイミングチャートその２ 第３実施形態を示す電気的構成図 第３実施形態を示すタイミングチャート 第４実施形態を示す定電流回路の電気的構成図 第４実施形態を示す作用説明図 第５実施形態を示す第２スロープ電圧発生回路の電気的構成図その１ 第５実施形態を示す第２スロープ電圧発生回路の電気的構成図その２ 第６実施形態を示すパワーステージの電気的構成図その１ 第６実施形態を示すパワーステージの電気的構成図その２ 第６実施形態を示すパワーステージの電気的構成図その３

（第１実施形態）
以下、本発明の第１実施形態について、図１～図１１を参照して説明する。
全体構成を示す図１において、スイッチング電源の制御装置（以下、単に制御装置と称する）１０は、パワーステージ１００のスイッチング素子であるＭＯＳトランジスタ１、２をＣＯＴ制御方式で駆動制御するものである。パワーステージ１００は、直列接続したＭＯＳトランジスタ１、２を入力電圧Ｖｉｎの電源端子とグランドとの間に接続し、両者の共通接続点をスイッチング出力点ＳＷとし、コイル３およびコンデンサ４を介してグランドに接続されている。コンデンサ４の端子電圧は、出力電圧Ｖｏｕｔを出力する。

制御装置１０は、オン時間生成回路２０、オンタイミング生成回路３０、駆動信号生成回路４０、駆動回路５０、分圧回路６０およびレベルシフト回路７０などの機能ブロックを備える。

上記構成のうち、オン時間生成回路２０は、第１スロープ電圧発生回路２１、第２スロープ電圧発生回路２２、第１比較器２３、平均回路２４、切換スイッチ２５などを備え、生成すべき出力電圧Ｖｏｕｔに対して定オン時間の信号として生成するもので、具体的には入力電圧Ｖｉｎに応じて定オン時間は調整される構成である。

第１スロープ電圧発生回路２１および第２スロープ電圧発生回路２２は、いずれも入力電圧Ｖｉｎに依存した電圧上昇率の電圧を発生する回路であり、ＭＯＳトランジスタ１のオンオフの周期に合わせた第１スロープ電圧Ｖｒａｍｐ１、第２スロープ電圧Ｖｒａｍｐ２として生成される。

第１スロープ電圧発生回路２１は、図２に示すように、定電流回路２１ａ、第１コンデンサ２１ｂおよび第１スイッチ２１ｃを備えている。定電流回路２１ａおよび第１コンデンサ２１ｂの直列回路が電源端子とグランドとの間に接続され、第１コンデンサ２１ｂの両端間に第１スイッチ２１ｃが接続されている。第１スイッチ２１ｃは、スイッチング出力点ＳＷの出力信号Ｄの反転信号ＤＢがローレベルでオフ、ハイレベルでオンする。第１コンデンサ２１ｂの端子電圧は第１スロープ電圧Ｖｒａｍｐ１として出力される。

定電流回路２１ａは、入力電圧Ｖｉｎの電源端子から給電され、入力電圧Ｖｉｎに依存した定電流Ｉｉｎを第１コンデンサ２１ｂに流して充電する。このとき、第１スイッチ２１ｃがオン状態になると、定電流回路２１ａの定電流Ｉｉｎはグランドに流されるとともに第１コンデンサ２１ｂの電荷も放電される。

この結果、第１スイッチ２１ｃに与えられる反転信号ＤＢがローレベルすなわちスイッチング出力点ＳＷがハイレベルになると、第１スイッチ２１ｃがオフし、定電流回路２１ａにより第１コンデンサ２１ｂへの定電流Ｉｉｎによる充電が開始される。このとき、定電流Ｉｉｎは、前述のように入力電圧Ｖｉｎに依存しているので、第１コンデンサ２１ｂの端子電圧すなわち第１スロープ電圧Ｖｒａｍｐ１は、入力電圧Ｖｉｎに依存した電圧上昇率で増加する電圧信号となる。

また、第１スイッチ２１ｃに与えられる反転信号ＤＢがハイレベルすなわちスイッチング出力点ＳＷがローレベルになると、第１スイッチ２１ｃがオンし、定電流回路２１ａの定電流Ｉｉｎはグランドに側路され、第１コンデンサ２１ｂの電荷も放電されて第１コンデンサ２１ｂの端子電圧すなわち第１スロープ電圧Ｖｒａｍｐ１はゼロになる。

定電流回路２１ａは、例えば図３に示すように構成されている。定電流回路２１ａは、電流発生部８０、オフセット調整部８１およびゲイン調整部８２から構成されている。電流発生部８０は、入力電圧Ｖｉｎが入力されると、入力段の抵抗８０ａに流れる電流Ｉｘと、抵抗８０ｃに流れるしきい値電圧に依存した電流Ｉｖｔを起動用のトランジスタ８０ｂ側から加算し、出力段から入力電圧Ｖｉｎに依存した定電流Ｉｉｎ０として発生する。

オフセット調整部８１は、電流発生部８０の定電流Ｉｉｎ０にオフセット電流を加算して出力するもので、オフセット駆動部８１ａ～８１ｄなどを駆動制御することで、定電流Ｉｉｎ０に所望のオフセット分を加算した定電流Ｉｉｎ１を生成する。また、ゲイン調整部８２は、定電流Ｉｉｎ１に対して、ゲイン駆動部８２ａ～８２ｃなどを駆動制御することで、ゲインを調整して定電流Ｉｉｎとして出力する。

図４は、電流発生部８０で生成した定電流Ｉｘに対して、オフセット調整部８１のオフセット駆動部８１ａ～８１ｃによるトリミング設定や、ゲイン調整部８２のゲイン駆動部８２ａ～８２ｃによるトリミング設定によって調整動作行うことで、オフセット調整をした状態やゲイン調整をした場合の一例を示している。これにより、定電流回路２１ａは、定電流Ｉｉｎのゲイン、及びオフセットに依存してスイッチング周波数が決定されるので、スイッチング周波数のトリミング調整手段として用いることができる。

第２スロープ電圧発生回路２２は、例えば図５あるいは図６に示すように構成されている。図５に示すものでは、入力電圧Ｖｉｎを抵抗２２ａおよび第２コンデンサ２２ｂからなる時定数回路により第２コンデンサ２２ｂに定電圧で充電する際の端子電圧を第２スロープ電圧Ｖｒａｍｐ２として出力するものである。

コンデンサ２２ｂへの充電経路には第２スイッチ２２ｃが設けられ、スイッチング出力点ＳＷからレベルシフト回路７０を介して与えられる出力信号Ｄがローレベルで放電経路となるグランド側に接続され、ハイレベルで入力電圧Ｖｉｎが通電される状態に切り換えられる。抵抗２２ａおよび第２コンデンサ２２ｂにより設定される時定数で、充電中の第２コンデンサ２２ｂの端子電圧は直線的に上昇するように構成されている。そして、この第２コンデンサ２２ｂの端子電圧により入力電圧Ｖｉｎに依存した傾きを持った第２スロープ電圧Ｖｒａｍｐ２が生成される。

また、図６に示すものでは、第２コンデンサ２２ｂに対して、第２スイッチ２２ｃを介して入力電圧Ｖｉｎに応じた定電流を出力する定電流回路２２ｄから定電流充電をする回路を構成している。コンデンサ２２ｂの端子電圧を第２スロープ電圧Ｖｒａｍｐ２として出力するものである。

第２スイッチ２２ｃは、レベルシフト回路７０からの出力信号Ｄがローレベルで放電経路となるグランド側に接続され、ハイレベルで定電流回路２２ｄから通電される状態に切り換えられる。これにより、充電中の第２コンデンサ２２ｂの端子電圧は直線的に上昇し、入力電圧Ｖｉｎに依存した傾きを持った第２スロープ電圧Ｖｒａｍｐ２が生成される。

次に、平均回路２４は、図７に示すように、フィルタ回路により構成されている。抵抗２４ａおよびコンデンサ２４ｂにより構成されるローパスフィルタで、入力される第２スロープ電圧Ｖｒａｍｐ２は平均化され、平均目標電圧ＶＣ２として出力される。この平均目標電圧ＶＣ２は、入力電圧Ｖｉｎにデューティ値Ｄを乗じた値である。そして、デューティ値Ｄが負荷電流に依存しているので、平均目標電圧ＶＣ２も負荷電流に依存して調整される。

次に、オンタイミング生成回路３０は、誤差増幅器３１、第２比較器３２、増幅器３３およびフィルタ回路３４などを備える。また、オンタイミング生成回路３０は、オン時間生成回路２０の第２スロープ電圧発生回路２２を共通構成として利用する。

誤差増幅器３１は、分圧回路６０から入力されるフィードバック電圧ＦＢと設定すべき出力電圧Ｖｏｕｔに相当する参照電圧Ｖｒｅｆとの誤差増幅信号ＶＣを出力するもので、内部に有するフィルタ特性を調整することで高周波ノイズを除去する機能を持たせている。これは、従来構成で用いられるコンパレータが、レベルシフト回路７０からの出力信号Ｄに含まれる高周波ノイズの悪影響を低減する効果を有する。

なお、分圧回路６０は、上記したフィードバック電圧ＦＢを出力する回路で、抵抗を直列にした分圧回路を構成している。分圧回路６０は、パワーステージ１００の出力電圧Ｖｏｕｔを抵抗の分圧回路の端子間に印加し、低圧の端子電圧に変換したフィードバック電圧ＦＢとして出力するものである。

また、誤差増幅器３１の出力である誤差増幅信号ＶＣは、フィルタ回路３４に入力されており、第２スロープ電圧発生回路２２の出力である第２スロープ電圧Ｖｒａｍｐ２を、増幅器３３を介してフィルタ回路３４の接続点に注入している。これにより、オフセット調整された第２スロープ電圧Ｖｒａｍｐ２ｓを出力信号として生成しており、第２比較器３２に入力している。

第２比較器３２においては、誤差増幅器３１から入力される誤差増幅信号ＶＣと、オフセット調整された第２スロープ電圧Ｖｒａｍｐ２ｓとを比較して、誤差増幅信号ＶＣが第２スロープ電圧Ｖｒａｍｐ２ｓを超えた時点でハイレベルの信号をオンタイミング信号として駆動信号生成回路４０に出力する。

駆動信号生成回路４０は、セットリセット回路により構成されるもので、オン時間生成回路２０からのオン時間信号およびオンタイミング生成回路３０からのオンタイミング信号に基いて駆動信号を生成して駆動回路５０に出力する。

オン時間生成回路２０は、第１スロープ電圧Ｖｒａｍｐ１が平均目標電圧ＶＣ２よりも小さい状態でローレベルの信号を出力しており、第１スロープ電圧Ｖｒａｍｐ１が平均目標電圧ＶＣ２を超えるとハイレベルの信号を出力する。一方、オンタイミング生成回路３０は、誤差増幅器３１の出力である誤差増幅信号ＶＣが、オフセット調整された第２スロープ電圧Ｖｒａｍｐ２ｓよりも大きくなった時点すなわちＭＯＳトランジスタ１のオンタイミングになるとハイレベルの信号を出力する。

この結果、駆動信号生成回路４０においては、オン時間生成回路２０からローレベルの信号が入力されている状態で、オンタイミング生成回路３０からハイレベルの信号が入力されると、出力端子Ｑからハイレベルの信号を出力する。この後、駆動信号生成回路４０は、オン時間生成回路２０からハイレベルの信号が入力された時点で、出力端子Ｑからの信号をローレベルに反転させる。

駆動回路５０は、駆動信号生成回路４０の出力端子Ｑから与えられる信号に基いて、ＭＯＳトランジスタ１および２のゲート駆動信号を生成して、それぞれのゲートに出力する。これにより、オンタイミング生成回路３０で設定されたタイミングでＭＯＳトランジスタ１がオン駆動され、オン時間生成回路２０で生成された定オン時間Ｔｏｎだけオン状態が保持される。

なお、上記構成において、レベルシフト回路７０は、例えば図８のように構成することができる。レベルシフト回路７０は、差動入力部７０ａおよびカレントミラー回路部７０ｂを備えている。差動入力部７０ａは、入力電圧Ｖｉｎを電源として入力信号がハイレベルかローレベルかを判定して出力のレベルを変換した電流を流す。カレントミラー回路部７０ｂは、差動入力部７０ａに流れる電流を、低電圧の制御電源ＶＣＣを電源とした電流として流し、これにより、レベルシフトしたデューティ信号に相当する出力信号Ｄに変換して出力する。また、出力信号Ｄをさらにインバータ７１を介して反転信号ＤＢとして出力している。

次に、上記構成の作用について、図９から図１１も参照して説明する。
図９は各部の信号の時間変化を示している。この図において、スイッチング出力点ＳＷのレベルが時刻ｔ０で入力電圧Ｖｉｎのレベルまで立ち上がり、時刻ｔ１で０Ｖのレベルに立ち下がっている。この後、時刻ｔ２になると再び入力電圧Ｖｉｎのレベルに立ち上がり、時刻ｔ３で０Ｖのレベルに立ち下がっている。ここでは、時刻ｔ０からｔ２までの時間ＴｓがＰＷＭの周期であり、時刻ｔ０からｔ１までの時間Ｔｏｎが定オン時間となっている。周期Ｔｓに占める定オン時間Ｔｏｎの割合がデューティである。

スイッチング出力点ＳＷの信号ＳＷは、レベルシフト回路７０を介してレベルが変換され、信号ＳＷと同じタイミングでハイ「Ｈ」、ロー「Ｌ」の変化を示すデューティの出力信号Ｄとして出力される。また、この出力信号Ｄは、インバータ回路７１を介してハイ、ローのレベルが反転された反転信号ＤＢとして出力される。

パワーステージ１００の出力電圧Ｖｏｕｔは、分圧回路６０を介して分圧されたフィードバック信号ＦＢとして誤差増幅器３１に入力されている。誤差増幅器３１は、参照電圧Ｖｒｅｆとの差分を演算して誤差増幅信号ＶＣとして出力する。

この場合、誤差増幅器３１は、内部のフィルタ特性を最適に設計することで高周波ノイズを除去した誤差増幅信号ＶＣを得ることができる。この結果、従来のコンパレータを用いる構成とことなり、高周波ノイズによる誤オン動作の発生を抑制できる。また、誤差増幅器３１からの誤差増幅信号ＶＣは、第２スロープ電圧Ｖｒａｍｐ２と動作点をあわせる為、時定数回路３４および増幅器３３によりオフセット調整される。

これにより、オンタイミング生成回路３０においては、第２比較器３２により、誤差増幅器３１の誤差増幅信号ＶＣがオフセット調整された第２スロープ電圧Ｖｒａｍｐ２ｓに達する時点ｔ０（ｔ２）を検出してオンタイミングとなるデューティの立ち上がりタイミングでハイレベルの信号を駆動信号生成回路４０に入力する。

一方、オン時間生成回路２０においては、第１比較器２３により、第１スロープ電圧発生回路２１からの第１スロープ電圧Ｖｒａｍｐ１が平均回路２４からの平均目標電圧ＶＣ２に達した時点ｔ１（ｔ３）で駆動信号生成回路４０のリセット端子にリセット信号を出力する。これにより、駆動信号生成回路４０においては、時刻ｔ０（ｔ２）で立ち上がり、時刻ｔ１（ｔ３）でたち下がる定オン時間Ｔｏｎを設定する信号が駆動回路５０に出力される。

この結果、パワーステージ１００のＭＯＳトランジスタ１は、時刻ｔ０からｔ３までの１周期Ｔｓｗの間において、時刻ｔ０からｔ１までの定オン時間Ｔｏｎの期間オン駆動され、時刻ｔ１からｔ２までの期間オフ状態に保持される。

なお、このような定オン時間で駆動するＣＯＴ制御においては、入力電圧Ｖｉｎの変動や出力電流Ｉｏｕｔの変動に対して、定オン時間Ｔｏｎを保持しようとすると駆動周波数が変動することがあった。このような場合に対応して、本実施形態においては、駆動周波数が変動するのを抑制するように構成されており、以下、図１０および図１１を参照して説明する。

図１０は、入力電圧Ｖｉｎが変動した場合の動作を示すものである。入力電圧Ｖｉｎが例えばＶｉｎ０で定オン時間ＴｏｎはＴｏｎ０で動作している状態では、周期ＴｓｗがＴ１のとき、駆動信号生成回路４０の出力信号Ｄが示すデューティはＴｏｎ０を周期Ｔ１で割り算したときの値Ｄ１となる（Ｄ１＝Ｔｏｎ０／Ｔ１）。

ここで、入力電圧ＶｉｎがＶｉｎ０から上昇してＶｉｎ１（＞Ｖｉｎ０）になると、入力電圧Ｖｉｎに応じた傾きで生成される第１スロープ電圧Ｖｒａｍｐ１の傾きも大きくなり、比較する平均目標電圧ＶＣ２に早く達することとなり、定オン時間Ｔｏｎは、Ｔｏｎ０よりも短いＴｏｎ１（＜Ｔｏｎ０）となる。この結果、駆動信号生成回路４０の出力信号Ｄが示すデューティはＴｏｎ１を周期Ｔ１で割り算したときの値Ｄ２となる（Ｄ２＝Ｔｏｎ１／Ｔ１）。この場合、入力電圧Ｖｉｎの変動により周期ＴｓｗはＴ１のままで変動することはない。

また、図１１は、パワーステージ１００により給電している負荷の電流が変動して出力電流Ｉｏｕｔが変動した場合の動作を示すものである。出力電流Ｉｏｕｔが例えばＩｏｕｔ０で定オン時間ＴｏｎはＴｏｎ０で動作している状態では、周期ＴｓｗがＴ１のとき、駆動信号生成回路４０の出力信号Ｄが示すデューティはＴｏｎ０を周期Ｔ１で割り算したときの値Ｄ１となる（Ｄ１＝Ｔｏｎ０／Ｔ１）。

ここで、出力電流ＩｏｕｔがＩｏｕｔ０から上昇してＩｏｕｔ１（＞Ｉｏｕｔ０）になると、入力電圧Ｖｉｎに応じた傾きで生成される第１スロープ電圧Ｖｒａｍｐ１の傾きは変化しないため、定オン時間ＴｏｎはＴｏｎ０のままである。

一方、出力電流Ｉｏｕｔが増大することで、出力電圧Ｖｏｕｔは早く低下するため、オンタイミング生成回路３０によるオンタイミングが早まり、一時的に周期Ｔｓｗが短い周期Ｔ２（＜Ｔ１）に変化する。周期ＴｓｗがＴ２に変化したとき、駆動信号生成回路４０の出力信号Ｄが示すデューティはＴｏｎ０を周期Ｔ２で割り算したときの値Ｄ２（＞Ｄ１）となる（Ｄ２＝Ｔｏｎ０／Ｔ２）。

また、これによって、デューティが大きくなったことで、平均回路２４の平均目標電圧ＶＣ２が高くなるので、次の周期Ｔｓｗの期間では、第１スロープ電圧Ｖｒａｍｐ１の傾きが変化していないことから、オン時間生成回路２０で第１比較器２３により設定されるオン時間Ｔｏｎは前回よりも長いＴｏｎ１（＞Ｔｏｎ０）となる。また、これに伴って、オフ期間も長くなり、結果として周期Ｔｓｗは初めの周期Ｔ１に戻るようになる。

そして、出力信号ＤのデューティはＴｏｎ１を周期Ｔ１で割り算したときの値Ｄ２（Ｄ２＝Ｔｏｎ１／Ｔ１）となり、短くなったときの周期Ｔ２の期間におけるデューティＤ２と同じ値を保持している。これにより、周期Ｔｓｗは、一時的に周期Ｔ１からＴ２に変動するが、すぐにもとの周期Ｔ１に戻るので、周波数の変動を抑制することができている。

このような第１実施形態では、オン時間生成回路２０により、定オン時間（ＣＯＴ）制御による駆動制御の高速応答のメリットを残しつつ、傾きが入力電圧Ｖｉｎに依存した第１スロープ電圧Ｖｒａｍｐ１を用い、入力電圧Ｖｉｎおよびスイッチング出力電圧ＳＷからのデューティに相当する出力信号Ｄの積となるように生成した平均目標電圧ＶＣ２とを第１比較器２３で比較することでＯＮ時間を決定する構成とした。

これにより、出力信号Ｄは負荷への出力電流Ｉｏｕｔの増加に依る損失増加で拡大させることができるので、定オン時間Ｔｏｎを出力電流Ｉｏｕｔに依存して線形にすることができ、スイッチング周波数（周期Ｔｓｗ）の出力電流Ｉｏｕｔ依存性をキャンセルすることができる。

また、オンタイミング生成回路３０を設け、傾きが入力電圧Ｖｉｎに依存した第２のスロープ電圧Ｖｒａｍｐ２と、出力電圧Ｖｏｕｔの帰還信号ＦＢと基準電圧Ｖｒｅｆとの誤差増幅信号ＶＣに対して、この誤差増幅信号ＶＣにスイッチングノードＳＷの電圧のデューティ平均値をオフセットさせた信号を比較することでオンタイミングを決定するようにした。

これにより、出力電圧Ｖｏｕｔに生じる高周波ノイズを誤差増幅器３１により除去しながら、さらに疑似的に発生させた第２スロープ電圧Ｖｒａｍｐ２の三角波を疑似的なリップル電圧となるオフセット調整された第２スロープ電圧Ｖｒａｍｐ２ｓとして注入することで、出力電圧Ｖｏｕｔのリップルに重畳したノイズに対して耐性が強く、低ＥＳＲでも使用可能とすることができる。

上記の誤差増幅器３１においては、内部のフィルタ特性を最適に設計することで、フィードバック電圧ＦＢに含まれる高周波ノイズを除去することが可能となり、結果として、高周波ノイズによる誤オンのリスクを低減することが出来る。また、増幅器３３を設けてることにより、誤差増幅信号ＶＣをオフセットさせて第２スロープ電圧Ｖｒａｍｐ２の動作点と合わせることができるようにしている。

また、オンタイミング生成回路３０では、上記の第２スロープ電圧Ｖｒａｍｐ２を用いたリップル電圧となる調整された第２スロープ電圧Ｖｒａｍｐ２ｓは、オン時間生成回路２０の第２スロープ電圧発生回路２２を共用して用いることで、回路構成を小型にしたままで低ＥＳＲのセラコンを用いる構成でもリップル生成を可能とすることができる。

なお、上記実施形態における第２スロープ電圧発生回路２２は、平均回路２４に入力しＶＣ２を生成することでオン時間生成に用いる用途と、増幅器３３を介してオフセット調整された第２スロープ電圧Ｖｒａｍｐ２ｓとを比較して、誤差増幅信号ＶＣが第２スロープ電圧Ｖｒａｍｐ２ｓを超えた時点でハイレベルの信号をオンタイミング信号する用途で兼用する事で回路を小型化させているが、兼用する構成に代えて、それぞれの用途に対応して独立分離して設ける構成とすることもできる。

（第２実施形態）
図１２から図１４は第２実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、パワーステージ１００のＭＯＳトランジスタ１がスイッチング動作をする際に、出力電圧Ｖｏｕｔにノイズが重畳されることに起因した誤動作を、オフ時間設定回路９０を設けて防止する機能を高めたものである。

例えば、出力電圧Ｖｏｕｔにスイッチングノイズが重畳されていると、フィードバック電圧ＦＢにもスイッチングノイズが残り、オンタイミング生成回路３０においては、誤差増幅器３１からノイズが含まれた誤差増幅信号ＶＣが第２比較器３２に入力されることになる。このため、第２比較器３２においては、ノイズ成分により誤差増幅信号ＶＣがオフセット調整された第２スロープ電圧Ｖｒａｍｐ２ｓを超えるとハイレベルの信号が出力される。

この場合、ＭＯＳトランジスタ１がオン状態の期間中にノイズで第２比較器３２からハイレベルの信号が出力される場合には、駆動信号Ｑがハイレベルの状態であるから影響を与えないが、ＭＯＳトランジスタ１がオフ状態に切り替わった状態で、ノイズによって第２比較器３２からハイレベルの信号が出力される場合には再びＭＯＳトランジスタ１をオンさせる駆動信号Ｑを出力することになる。

これを防止するために、出力電圧Ｖｏｕｔにスイッチングノイズが重畳されて誤オン動作する可能性が高い期間、すなわちＭＯＳトランジスタ１のオフタイミングから所定期間をオフ状態に保持する最少オフ時間設定機能を設けることで、誤オン動作を防止することができる。

図１２において、オフ時間設定回路９０は、ロジック回路により構成されるもので、駆動信号生成回路４０の出力端子Ｑからの駆動信号Ｑが入力されるように設けられ、オフ時間設定信号Ｍｉｎ_ｏｆｆを出力する。オフ時間設定回路９０は、図１３に示しているように、ＭＯＳトランジスタ１のオフタイミングで駆動信号Ｑがハイレベルからローレベルに立ち下がると、この時点から所定の最少オフ時間Ｔｍｏｆｆだけローレベルに保持した後にハイレベルとなる信号をオフ時間設定信号Ｍｉｎ＿ｏｆｆとして出力する回路である。

オンタイミング生成回路３０の出力信号はアンド回路９１の一方の入力端子に入力され、アンド回路９１の他方の入力端子にオフ時間設定回路９０からのオフ時間設定信号Ｍｉｎ_ｏｆｆ信号が入力される。アンド回路９１の出力端子は駆動信号生成回路４０のセット入力端子Ｓに接続される。

これにより、アンド回路９１においては、オフ時間設定回路９０から入力されるオフ時間設定信号Ｍｉｎ_ｏｆｆ信号がローレベルとなる最少オフ時間Ｔｍｏｆｆの期間中においては、オンタイミング生成回路３０からハイレベルの信号が入力されても、出力はローレベルの状態が保持される。

これにより、図１４に示すように、オンタイミング生成回路３０においては、図中に点線で示しているように、誤差増幅器３１の誤差増幅信号ＶＣに時刻ｔｘ１、ｔｘ４でスイッチングノイズが重畳されていて、第２比較器３２からノイズによるハイレベルの信号が出力された場合でも、駆動信号生成回路４０の出力信号Ｑがローレベルになった時点ｔ１から最少オフ時間Ｔｍｏｆｆの期間中はアンド回路９１によりローレベルが保持されるようになり、結果として、ノイズがマスクされて誤オン動作が防止されるようになる。

このような第２実施形態によれば、オフ時間設定回路９０を設けてＭＯＳトランジスタ１の駆動信号Ｑがローレベルに立ち下がった時点から最少オフ時間Ｔｍｏｆｆだけローレベルに保持した後にハイレベルとなる信号をオフ時間設定信号Ｍｉｎ＿ｏｆｆとして出力する構成としたので、駆動信号Ｑがオフ期間中に出力電圧Ｖｏｕｔに含まれるスイッチングノイズの影響で誤オン動作するのを抑制することができる。

（第３実施形態）
図１５および図１６は第３実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、制御回路１０に代る制御装置１０ａとして、複数のパワーステージをパラレルで駆動制御するようにしたものである。これは大電流向けのアプリケーションにおいて、複数の出力段をパラレルで駆動（マルチフェーズ動作）することで出力段のＭＯＳトランジスタやインダクタを小型化する目的である。

この実施形態では、例えば複数のパワーステージとして２つのパワーステージ１００ａ、１００ｂを駆動制御する制御装置１０ａを構成している。パワーステージ１００ａ、１００ｂは、同様の構成をしており、スイッチング素子は、それぞれＭＯＳトランジスタ１ａ、２ａ、ＭＯＳトランジスタ１ｂ、２ｂを備える構成である。他の構成要素についても添え字ａ、ｂを付して、コイル３ａ、３ｂ、コンデンサ４ａ、４ｂとしている。

スイッチング電源の制御装置１０ａにおいては、それぞれのパワーステージ１００ａ、１００ｂに駆動信号を出力する駆動回路５０ａ、５０ｂに対して、駆動信号生成回路４０の出力端子Ｑから選択回路９２を介してそれぞれに駆動信号Ｑ１、Ｑ２を振り分けて出力する構成である。

また、パワーステージ１００ａ、１００ｂのスイッチング出力点ＳＷ１、ＳＷ２の信号はそれぞれレベルシフト回路７０ａ、７０ｂにおいてレベルシフトされたデューティ信号Ｄ１、Ｄ２として変換しており、さらに、インバータ回路７１ａ、７１ｂをそれぞれ介して生成した反転信号ＤＢ１、ＤＢ２に変換している。

この実施形態においては、図１６に示すように、駆動信号生成回路４０において生成した駆動信号Ｑを時刻ｔ０、ｔ１、ｔ２、ｔ３などのタイミングで、選択回路９２に出力すると、選択回路９２は、駆動回路５０ａ、５０ｂに交互に駆動信号Ｑ１、Ｑ２として出力していく。

これによって、駆動回路５０ａには、時刻ｔ０、ｔ２の駆動信号Ｑが駆動信号Ｑ１として与えられ、駆動回路５０ｂには、時刻ｔ１、ｔ３の駆動信号Ｑが駆動信号Ｑ２として与えられる。駆動回路５０ａ、５０ｂは、それぞれに与えられた駆動信号Ｑ１、Ｑ２のタイミングでパワーステージ１００ａ、１００ｂのＭＯＳトランジスタ１ａ、１ｂを交互に駆動するようになる。

このような第３実施形態によれば、駆動信号生成回路４０による出力信号Ｑを、選択回路９２を設けて２つのパワーステージ１００ａ、１００ｂに対応した駆動回路５０ａ、５０ｂに分配して交互に駆動する構成としたので、大電流向けのアプリケーションにおいても、２つのパワーステージ１００ａ、１００ｂをマルチフェーズ動作によるパラレルで駆動をすることで、ＭＯＳトランジスタ１ａ、１ｂやインダクタ３ａ、３ｂなどを小型化することができるようになる。

なお、上記実施形態においては、２つのパワーステージ１００ａ、１００ｂを設ける場合を示したが、３つ以上のパワーステージを設けて駆動信号Ｑを分配して駆動する構成とすることもできる。

（第４実施形態）
図１７から図２０は第４実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、上記各実施形態におけるように、周波数変動を抑制したＣＯＴ制御を実施することから、ノイズエミッションのピークが周波数変動を抑制しないＣＯＴ制御と比較して増加する傾向となるため、この点を改善する機能を設けるものである。

ここでは、例えば周波数拡散機能を付加することでノイズエミッションのピークを低減させるようにした実施形態について示す。この場合、周波数拡散機能は、外部要因によって変動する従来の周波数変動とは異なり、あらかじめ設計により決められた周期で周波数を変化させるようにした技術である。周波数拡散の方法として、例えば以下に示す２つの構成がある。

第１の構成としては、第１スロープ電圧発生回路２１で設けている図３に示した定電流回路２１ａに対して、図１７に示すように、生成する定電流Ｉｉｎの値を周期的に調整する定電流回路１２１ａを設ける構成としている。

図１７において、定電流回路１２１ａは、電流発生部８０、オフセット調整部８１、ゲイン調整部８２を備えるとともに、カウンタ１２０を備えている。カウンタ１２０は、所定周期のクロック信号ＣＬＫが与えられるもので、クロックのカウント値に応じてゲイン調整部８２のゲイン駆動部８２ａ～８２ｃを駆動制御して定電流Ｉｉｎを周期的に切り替える。

これにより、ゲイン調整部８２のゲインが切り替えられて定電流Ｉｉｎが異なるレベルに設定される。この結果、第１スロープ電圧発生回路２１において、第１スロープ電圧Ｖｒａｍｐ１を異なる周期で切り替えて発生させることで、駆動信号Ｑの駆動周波数を拡散させて動作するようにしている。

このようにして駆動周波数を拡散させることで、図１８に破線で示すように、例えば周波数Ｆｐ０、Ｆｐ１、Ｆｐ２、Ｆｐ３などでノイズのピークが立っていたものが、実線で示すように、ピーク値を低減して拡散させることができ、これによって、全体としてのノイズのレベルを低減させることができる。

また、第２の構成としては、第２スロープ電圧発生回路２２あるいは２２Ａにおいて、コンデンサ２２ｂへの定電流充電量を決定する抵抗２２ａあるいは抵抗２２ｃを周期的に変化させるように調整するものである。ここでは、第２スロープ電圧発生回路１２２あるいは１２２Ａを設けることで第２スロープ電圧Ｖｒａｍｐ２の周波数を変動させる構成としている。

図１９は第２スロープ電圧発生回路１２２の構成を示すもので、時定数を設定するための抵抗２２ａに代えて可変抵抗器１２２ａを設けている。また、この可変抵抗器１２２ａの抵抗値を電気的に調整するカウンタ１２２ｂを設けている。カウンタ１２２ｂは、所定周期のクロック信号ＣＬＫが与えられるもので、クロックのカウント値に応じて可変抵抗器１２２ａの抵抗値を周期的に切り替える。

これにより、コンデンサ２２ｂに流れる定電流Ｉｉｎが異なるレベルに設定され、第２スロープ電圧発生回路１２２において、第２スロープ電圧Ｖｒａｍｐ２を異なる周期で切り替えて発生させることで、駆動信号Ｑの駆動周波数を拡散させて動作するようにしている。

また、同様にして図２０は第２スロープ電圧発生回路１２２Ａの構成を示すもので、定電流値を設定するための抵抗２２ｅに代えて可変抵抗器１２２ｃを設けている。また、この可変抵抗器１２２ｃの抵抗値を電気的に調整するカウンタ１２２ｄを設けている。カウンタ１２２ｄは、所定周期のクロック信号ＣＬＫが与えられるもので、クロックのカウント値に応じて可変抵抗器１２２ｃの抵抗値を周期的に切り替える。

これにより、コンデンサ２２ｂに流れる定電流Ｉｉｎが異なるレベルに設定され、第２スロープ電圧発生回路１２２Ａにおいて、第２スロープ電圧Ｖｒａｍｐ２を異なる周期で切り替えて発生させることで、駆動信号Ｑの駆動周波数を拡散させて動作するようにしている。

このような第４実施形態では、第１スロープ電圧発生回路２１に代えて第１スロープ電圧発生回路１２１を設けて第１スロープ電圧Ｖｒａｍｐ１の周期を調整することで周波数を拡散したり、あるいは第２スロープ電圧発生回路２２に代えて、第２スロープ電圧発生回路１２２、１２２Ａを設けて第２スロープ電圧Ｖｒａｍｐ２の周期を調整することで周波数を拡散したりする構成とした。これにより、周波数変動を抑制したＣＯＴ制御を実施する構成を採用する場合でも、ノイズエミッションのピークを低減させることができるようになる。

（第５実施形態）
図２１から図２３は第５実施形態を示すもので、以下、第１実施形態と異なる部分について説明する。この実施形態では、第１実施形態において適用したパワーステージ１００に対して、異なるパワーステージ１０１、１０２、１０３の例を示している。
図２１に示すパワーステージ１０１では、ローサイド側のＭＯＳトランジスタ２に代えて、ダイオード５を用いる構成の例を示している。

また、図２２に示すパワーステージ１０２では、昇圧型の回路構成の例を示している。この構成では、スイッチング制御するＭＯＳトランジスタ１はローサイド側に接続され、ハイサイド側にはコイル３が接続される。コイル３とＭＯＳトランジスタ１の共通接続点となる出力段は、内蔵ダイオードを有するＭＯＳトランジスタ６を介してコンデンサ４に接続されている。
そして、図２３に示すパワーステージ１０３では、図２２の構成で用いたＭＯＳトランジスタ６に代えてダイオード７を用いる構成の例を示している。
これら図２１から図２３に示すパワーステージ１０１から１０３に対しても、ゲート駆動装置１０により同様に制御対象として用いることができる。

（他の実施形態）
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。

スイッチング素子は、ＭＯＳトランジスタ以外に、ＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いることもできる。
駆動信号Ｄを出力するための構成として、駆動信号生成回路４０を用いる構成を示したが、他のロジック回路を用いて構成することもできる。
第１スロープ電圧発生回路２１、１２１や第２スロープ電圧発生回路２２、１２２、１２２Ａは、他の回路構成を適用することもできる。

上記実施形態では、第２実施形態から第５実施形態について、第１実施形態を基礎として適用した例を示したが、これらの実施形態は互いに複合的に構成することもできるし、また、適宜組み合わせて構成することができる。

本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

図面中、１、１ａ、１ｂ、２はＭＯＳトランジスタ（スイッチング素子）、３、３ａ、３ｂはコイル、４、４ａ、４ｂはコンデンサ、１０、１０ａは制御装置（スイッチング電源の制御装置）、２０はオン時間生成回路、２１は第１スロープ電圧発生回路、２１ａ、１２１ａは定電流回路、２１ｂは第１コンデンサ、２１ｃは第１スイッチ、２２、２２Ａ、１２２、１２２Ａは第２スロープ電圧発生回路、２２ｂは第２コンデンサ、２２ｃは第２スイッチ、２３は第１比較器、２４は平均回路、３０はオンタイミング生成回路、３１は誤差増幅器、３２は第２比較器、３３は増幅器、４０は駆動信号生成回路、５０、５０ａ、５０ｂは駆動回路、６０は分圧回路、７０はレベルシフト回路、８０は電流発生部、８１はオフセット調整部、８２はゲイン調整部、９０はオフ時間設定回路、９２は選択回路、１００、１００ａ、１００ｂ、１０１、１０２、１０３はパワーステージ、１２０はカウンタである。

Claims (5)

1. パワーステージのスイッチング素子に定オン時間でＰＷＭ駆動制御を行うようにした駆動出力を与える駆動回路（５０）により入力電圧を所定の出力電圧に変換して出力するようにしたスイッチング電源の制御装置であって、
   前記入力電圧に依存した電圧上昇率を有する第１スロープ電圧と、前記入力電圧および前記スイッチング素子のスイッチングノード電圧のデューティの積となるように生成した平均目標電圧とを比較してオン時間を生成するオン時間生成回路（２０）と、
   前記出力電圧に基づいてオンタイミング信号を生成するオンタイミング生成回路（３０）と、
   前記オンタイミング生成回路からのオンタイミング信号と前記オン時間生成回路からのオン時間の信号とに基づいて駆動信号を生成して前記駆動回路に与える駆動信号生成回路（４０）とを備え、
   前記オン時間生成回路は、前記第１スロープ電圧を生成する第１スロープ電圧発生回路（２１）と、前記平均目標電圧を生成する平均回路（２４）と、前記第１スロープ電圧と前記平均目標電圧とを比較する第１比較器（２３）とを有し、
   前記オンタイミング生成回路（３０）は、
   前記出力電圧の帰還信号と基準電圧との誤差増幅信号を出力する誤差増幅器（３１）と、
   前記入力電圧に依存した電圧上昇率を有する第２スロープ電圧を発生する第２スロープ電圧発生回路（２２）と、
   前記誤差増幅信号をスイッチングノード電圧のデューティ平均値でオフセットさせた出力信号を生成するフィルタ回路（３４）と、
   前記出力信号と前記第２スロープ電圧とを比較して前記オンタイミング信号を生成する第２比較器（３２）とを備えたスイッチング電源の制御装置。
2. 前記第１スロープ電圧発生回路は、
   定電流回路と、前記定電流回路により電荷を充電する第１コンデンサと、前記第１コンデンサの電荷を放電する第１スイッチとを備え、
   前記スイッチング素子がオンされるタイミングで前記第１スイッチをオフ駆動して前記定電流回路により前記第１コンデンサへの定電流充電を行い、前記スイッチング素子がオフされるタイミングで前記第１スイッチをオン駆動して前記第１コンデンサの電荷を放電させることにより前記第１スロープ電圧を生成する請求項１に記載のスイッチング電源の制御装置。
3. 前記第２スロープ電圧発生回路は、
   定電流回路からもしくは定電圧電源から抵抗を介して充電する第２コンデンサと、前記第２コンデンサに対して前記定電流回路もしくは定電圧電源からの充電および電荷の放電を切り替える第２スイッチとを備え、
   前記スイッチング素子がオンされるタイミングで前記第２スイッチを前記定電流回路もしくは前記定電圧電源側に接続して前記第２コンデンサへの充電を行い、前記スイッチング素子がオフされるタイミングで前記第２スイッチを放電側に切り替えて前記第２コンデンサの電荷を放電させることにより前記第２スロープ電圧を生成する請求項１または２に記載のスイッチング電源の制御装置。
4. 前記第１スロープ電圧発生回路は、前記定電流回路の定電流値を周期的に変動させる周波数拡散回路を備えている請求項２に記載のスイッチング電源の制御装置。
5. 複数の前記パワーステージにより、それぞれに設けられた前記スイッチング素子を順次駆動するように前記駆動回路がそれぞれに設けられ、
   前記駆動信号生成回路は、前記複数の駆動回路に対して駆動信号を振り分けて出力して駆動する選択回路を備えた請求項１から４のいずれか一項に記載のスイッチング電源の制御装置。

Images