JP2024057112A - 表示制御装置、表示装置、及び表示制御方法 - Google Patents

表示制御装置、表示装置、及び表示制御方法 Download PDF

Info

Publication number
JP2024057112A
JP2024057112A JP2021029790A JP2021029790A JP2024057112A JP 2024057112 A JP2024057112 A JP 2024057112A JP 2021029790 A JP2021029790 A JP 2021029790A JP 2021029790 A JP2021029790 A JP 2021029790A JP 2024057112 A JP2024057112 A JP 2024057112A
Authority
JP
Japan
Prior art keywords
gate lines
signal
display control
display
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021029790A
Other languages
English (en)
Inventor
圭 木村
Kei Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Group Corp
Original Assignee
Sony Group Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Group Corp filed Critical Sony Group Corp
Priority to JP2021029790A priority Critical patent/JP2024057112A/ja
Priority to PCT/JP2022/003478 priority patent/WO2022181212A1/ja
Priority to US18/546,379 priority patent/US20240233643A9/en
Publication of JP2024057112A publication Critical patent/JP2024057112A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】複数の行単位で発光素子を発光可能な表示制御装置、表示装置、及び表示制御方法を提供する。
【解決手段】画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、行を選択する選択信号に基づき複数のゲート線のなかから複数を選択する情報を生成可能な変換部を有し、情報に基づき複数のゲート線のなかから１又は複数を選択する第１駆動回路と、を少なくとも備える表示装置を制御する表示制御装置であって、複数のゲート線のなかから複数を選択する選択信号を生成する信号生成部と、選択信号を出力する出力部と、を備える。
【選択図】図２

Description

本開示は、表示制御装置、表示装置、及び表示制御方法に関する。
表示装置は行列配置した発光素子を有している。このような表示装置はソースドライバとゲートドライバとを一般に有している。ゲートドライバは複数のゲート線のなかから選択したゲート線上の発光素子を導通状態にして、行単位で発光素子を線順次走査する。
ところが、注目領域を表示する場合にも、線順次走査方式では、表示装置の表示アレイ部を上から下、あるいは下から上に全行を一行ずつスキャンする。このため、注目領域を表示するまでに時間がかかってしまう。
特許６６２２２７９号公報
そこで、本開示では、複数の行単位で発光素子を発光可能な表示制御装置、表示装置、及び表示制御方法を提供するものである。
上記の課題を解決するために、本開示によれば、画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、
行を選択する選択信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能な変換部を有し、前記情報に基づき前記複数のゲート線のなかから１又は複数を選択する第１駆動回路と、
を少なくとも備える表示装置を制御する表示制御装置であって、
前記複数のゲート線のなかから複数を選択する前記選択信号を生成する信号生成部と、
前記選択信号を出力する出力部と、
を備える、表示制御装置が提供される。
前記信号生成部は、前記表示アレイ部の１垂直期間内に選択するゲート線に対応する前記選択信号をそれぞれ生成し、
前記出力部は、前記それぞれの前記選択信号を時系列に出力してもよい。
前記出力部は、所定のゲート線に対応する前記選択信号から順に出力してもよい。
所定のゲート線は画像中の注目領域内に対応させてもよい。
前記出力部は、所定のゲート線に対応する前記選択信号を出力した後に、所定のゲート線に対して上下に位置するゲート線に対応する前記選択信号を交互に出力してもよい。
前記複数のゲート線のなかの第１範囲のゲート線に対応する前記選択信号は、一行を選択する第１選択信号であり、前記第１範囲と異なる第２範囲のゲート線に対応する前記選択信号は、複数行を選択する第２選択信号であってもよい。
前記出力部は、ゲート線の並び順に対応させ前記第１選択信号を出力した後に、前記第２範囲の上下に位置するゲート線に対応する前記第２選択信号を交互に出力してもよい。
前記出力部は、前記第１選択信号を出力した後に、前記第２選択信号を出力してもよい。
画像データを記憶する記憶部と、
前記画像データのなかから所定の認識領域を認識する認識処理部と、を更に備え、
前記信号生成部は、前記所定の認識領域に基づき、前記第１選択信号を生成してもよい。
前記表示装置は、前記複数のデータ線を順次選択し映像信号を供給する第２駆動回路を更に備えており、
前記出力部は、前記画像データに基づき、前記映像信号を出力してもよい。
前記第１駆動回路に前記画面内に配された複数のゲート線を選択させ、前記第２駆動回路の前記複数のデータ線から高輝度信号を出力させる発光制御部を、
更に備えてもよい。
前記選択信号には、前記複数のゲート線の中の選択するゲート線に対応するアドレス信号が含まれ、
前記変換部は、前記アドレス信号に基づき前記複数のゲート線のなかから１又は複数を選択する情報に変換してもよい。
前記アドレス信号は、上位アドレス信号と下位アドレス信号とを有し、前記複数のゲート線のなかから複数を選択する場合には、前記第１駆動回路は、上位アドレス信号に基づき、複数を選択してもよい。
前記選択信号には、前記下位アドレス信号を用いないことを示すマスク信号が含まれており、
前記第１駆動回路は、前記マスク信号に基づき、前記複数のゲート線のなかから複数を選択してもよい。
本開示によれば、画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、
行を選択するアドレス信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能なアドレスデコーダを有し、前記情報に基づき、前記複数のゲート線のなかから１又は複数を選択する第１駆動回路と、
前記複数のデータ線を順次選択し映像信号を供給する第２駆動回路と、
を備える、表示装置が提供される。
前記アドレス信号は、上位アドレス信号と下位アドレス信号とを有し、前記複数のゲート線のなかから複数を選択する場合には、前記第１駆動回路は、上位アドレス信号に基づき、複数を選択してもよい。
前記第１駆動回路は、前記下位アドレス信号を用いないことを示すマスク信号に従い、前記複数のゲート線のなかから複数を選択してもよい。
本開示によれば、画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、行を選択する選択信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能な変換部を有し、前記情報に基づき、前記複数のゲート線のなかから１又は複数を選択する第１駆動回路とを少なくとも備える表示装置を制御する表示制御方法であって、
前記複数のゲート線のなかから複数を選択する前記選択信号を生成する信号生成工程と、
前記選択信号を出力する出力工程と、
を備える、表示制御方法が提供される。
第１実施形態における表示システム１の構成例を示す図。 表示装置の構成例を示すブロック図。 発光部と発光部を駆動するための駆動回路とを含む画素（発光素子）の模式的な回路図。 アドレスデコーダの構成例を示すブロック図。 アドレスデコーダの真理値表の例を示す図。 表示制御装置の構成を示すブロック図。 設定部による設定例を説明する模式図。 注目領域から上下に交互に画像を表示する第１モードの例を示す図。 マスク信号にハイレベルの状態がある場合の第１モードの例を示す図。 注目領域から順に一方向に画像を表示する第２モードの例を示す図。 表示制御装置の制御処理例を示すフローチャート。 第２実施形態に係る表示制御装置の構成を示すブロック図。 認識された注目領域に基づき、設定部が設定した制御情報例を示す図。 第３実施形態に係る表示制御装置の構成を示すブロック図。 設定部により設定された情報例を示す図。 第４実施形態に係るアドレスデコーダの構成例を示すブロック図。 第４実施形態に係るアドレスデコーダの真理値表の例を示す図。 マスク信号Ｍａｓｋ１にハイレベルの状態がある場合の第１モードの例を示す図。 マスク信号Ｍａｓｋ１にハイレベルの状態がある場合の第３モードの例を示す図。 本開示の電子機器の具体例に係るヘッドマウントディスプレイの一例を示す外観図。
以下、図面を参照して、表示制御装置、表示装置、及び表示制御方法の実施形態について説明する。以下では、通信装置及び通信システムの主要な構成部分を中心に説明するが、通信装置及び通信システムには、図示又は説明されていない構成部分や機能が存在しうる。以下の説明は、図示又は説明されていない構成部分や機能を除外するものではない。
（第１実施形態）
図１は、本技術の第１実施形態における表示システム１の構成例を示す図である。この表示システム１は、行単位で発光素子を発光させ、画像を表示可能なシステムであり、撮像装置１０と、表示装置２０と、表示制御装置３０とを、備える。
撮像装置１０は、例えばカメラであり、動画撮影したデジタル画像データを表示制御装置３０に供給することが可能である。
表示装置２０は、デジタル画像データに基づく映像信号を用いて、行単位で発光素子を発光させ、画像を表示可能な装置である。表示装置２０は、例えば電流駆動型の発光素子を有する。この発光素子として、有機エレクトロルミネッセンス素子、ＬＥＤ素子、半導体レーザ素子などを用いることが可能である。また、表示装置２０は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。カラー表示の構成とする場合には、１つのカラー画素は複数の画素から成る構成、具体的には、１つのカラー画素は、赤色表示画素、緑色表示画素、及び、青色表示画素の組から成る構成とすることができる。更には、これらの３種の画素に更に１種類あるいは複数種類の画素を加えた１組から構成することもできる。なお、表示装置２０の詳細な構成は後述する。
表示制御装置３０は、表示装置２０を制御して、デジタル画像データに基づく映像を表示させる。また、デジタル画像データは、ネットワーク、無線通信などを介して表示制御装置３０に供給してもよい。或いは、デジタル画像データは、記憶媒体により表示制御装置３０に供給してもよい。なお、表示制御装置３０の詳細な構成も後述する。また、本実施形態では、デジタル画像データを画像データと称する場合がある。
図２は、表示装置２０の構成例を示すブロック図である。図２に示すように、表示装置２０は、表示アレイ部２００と、ソースドライバ２０２と、ゲートドライバ２０４とを有する。また、ゲートドライバ２０４は、アドレスデコーダ２０４ａと、垂直バッファ２０４ｂとを有する。
表示アレイ部２００には、例えば基材上にシリコンから成る半導体層が形成されて成る半導体基板上に行方向にｍ＋１個、列方向にｎ＋１個、合計（ｍ＋１）×（ｎ＋１）個の画素２００ａが形成される。すなわち、表示アレイ部２００は、互いに直交して画面内に配された複数のゲート線ｙ０～ｙｍ、及び複数のデータ線Ｄ０～Ｄｎと、両線の各交点部に配されゲート線ｙ０～ｙｍ及びデータ線Ｄ０～Ｄｎを介して選択駆動される画素２００ａとを含んで構成される。
ソースドライバ２０２には、例えば表示制御装置３０から、表示すべき画像に応じた階調を表す映像信号ＬＤＳｉｇが入力される。映像信号ＬＤＳｉｇは、例えばデジタル信号である。ソースドライバ２０２は、例えば信号ＬＤＳｉｇを順次にラッチする。これにより、この信号ＬＤＳｉｇは各データ線Ｄ０～Ｄｎに振り分けられ、サンプリング入力される。さらに、ソースドライバ２０２は、データ線Ｄ０～Ｄｎに振り分けた映像信号ＬＤＳｉｇをそれぞれディジタルアナログ変換処理し、映像信号ＬＤＳｉｇの階調値に応じたアナログ信号を生成し、映像信号としてデータ線Ｄ０～Ｄｎに供給する。なお、本実施形態に係るソースドライバ２０２が第２駆動回路に対応する。
ゲートドライバ２０４は、ゲート線ｙ０～ｙｍにゲート信号として電圧φを印可する。このゲート信号によって、画素２００ａは例えば行単位で走査される。より具体的には、ゲートドライバ２０２には、例えば表示制御装置３０から、走査すべき行を示す選択信号が時系列に入力される。この選択信号は、例えばアドレス信号、及びマスク信号を有する。
アドレスデコーダ２０４ａは、選択信号が入力されると、アドレス信号、及びマスク信号に含まれるアドレスと、マスク情報とに基づき、走査すべき行の値にデコードする。また、アドレスデコーダ２０４ａは、アドレス信号、及びマスク信号にしたがい、同時に複数行の選択が可能である。これにより選択された第Ｌ行、及びＬ＋１行目（０≦Ｌ≦（ｍ－１））に配列されたｎ＋１個の画素２００ａが駆動される。なお、アドレスデコーダ２０４ａの詳細な構成は後述する。また、本実施形態に係るゲートドライバ２０４が第１駆動回路に対応し、本実施形態に係るアドレスデコーダ２０４ａが変換部に対応する。
垂直バッファ２０４ｂは、アドレスデコーダ２０４ａから入力された走査すべき行Ｌにゲート信号として電圧φを印可する。これにより、垂直同期信号Ｖｓｙｎｃに同期して、第Ｌ行目に配列されたｎ＋１個の画素２００ａが駆動される。
図３は、発光部と発光部を駆動するための駆動回路とを含む画素（発光素子）２００ａの模式的な回路図である。なお、図示の都合上、図２においては、１つの画素２００ａ、より具体的には、第（ｍ、ｎ）番目の画素２００ａについての結線関係を示した。
図３に示すように、画素２００ａは、電流駆動型の発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動回路２００ｂを有している。駆動回路２００ｂは、映像信号を書き込むための書込みトランジスタＴＲＷと、発光部ＥＬＰに電流を流す駆動トランジスタＴＲＤとを少なくとも含んでいる。これらは、ｐチャネル型トランジスタから構成されている。
駆動回路２００ｂは、更に、容量部ＣＳを備えている。容量部ＣＳは、駆動トランジスタＴＲＤのソース領域に対するゲート電極の電圧（所謂ゲート・ソース間電圧）を保持するために用いられる。画素７０の発光時において、駆動トランジスタＴＲＤの一方のソース／ドレイン領域（図３において給電線ＰＳ１ｎに接続されている側）はソース領域として働き、他方のソース／ドレイン領域はドレイン領域として働く。
容量部ＣＳを構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタＴＲＤの一方のソース／ドレイン領域とゲート電極に接続されている。駆動トランジスタＴＲＤの他方のソース／ドレイン領域は、発光部ＥＬＰのアノード電極に接続されている。
発光部ＥＬＰは、流れる電流値に応じて発光輝度が変化する電流駆動型の発光部であって、具体的には、有機エレクトロルミネッセンス発光部から成る。発光部ＥＬＰは、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。
発光部ＥＬＰの他端（具体的には、カソード電極）は、共通給電線に接続されている。共通給電線には所定の電圧ＶＣＡＴＨ（例えば接地電位）が供給される。書込みトランジスタＴＲＷは、走査線ｙｍに接続されるゲート電極と、データ線Ｄｎに接続される一方のソース／ドレイン領域と、駆動トランジスタＴＲＤのゲート電極に接続される他方のソース／ドレイン領域とを有する。結果として、データ線Ｄｎからの信号電圧は、走査線ｙｍに電圧φが印可されると、書込みトランジスタＴＲＷを介して容量部ＣＳに書き込まれる。
上述したように、容量部ＣＳは、駆動トランジスタＴＲＤの一方のソース／ドレイン領域とゲート電極との間に接続されている。駆動トランジスタＴＲＤの一方のソース／ドレイン領域には電源部２０８（図２では不図示）から給電線ＰＳ１ｍを介して電源電圧ＶＣＣが印加される。データ線Ｄｎからの映像信号電圧ＶＳｉｇが書込みトランジスタＴＲＷを介して容量部ＣＳに書き込まれると、容量部ＣＳは（ＶＣＣ－ＶＳｉｇ）といった電圧を、駆動トランジスタＴＲＤのゲート・ソース間電圧として保持する。駆動トランジスタＴＲＤには、ドレイン電流Ｉｄｓが流れ、発光部ＥＬＰは電流値に応じた輝度で発光する。そして、表示装置２０において、少なくとも書込みトランジスタＴＲＷのバックゲートには、駆動トランジスタＴＲＤに電圧を供給する給電線ＰＳ１とは別に設けられたバックゲート用配線ＶＳＢｍを介して、電圧が供給される。図３に示す例では、書込みトランジスタＴＲＷ及び駆動トランジスタＴＲＤのバックゲートに、バックゲート用配線ＶＳＢを介して電圧が供給される。これによって、各トランジスタのバックゲートには、駆動トランジスタＴＲＤに電圧を供給する供給路とは別系統、換言すれば、駆動トランジスタＴＲＤに電圧を供給する供給路とは独立した供給路を介して、電圧が供給される。
ここで、図４及び図５に基づき、アドレスデコーダ２０４ａの構成及び動作例を説明する。図４は、アドレスデコーダ２０４ａの構成例を示すブロック図である。
図４に示すように、アドレスデコーダ２０４ａは、複数のＮＯＴゲートｎａ０～ｎａ３と、複数のＡＮＤゲートａ２０～ａ２３、ａ２０～ａ２３、ａ１０～ａ１７、ａ００～ａ０１５と、複数のマルチプレクサｍ００～ｍ０１５、入力端子ｔａ０～ｔａ３、ｔ１、ｔＭａｓｋ０、出力端子ｔｙ０～ｔｙ１５とを有する。出力端子ｔｙ０～ｔｙ１５は、なお、説明を簡単にするため出力端子ｔｙ０～ｔｙ１５を１６個で記載しているが、これに限定されない。例えばｍを１０２４として、１０２４などまで拡張してもよい。
端子ｔａ３は、ＮＯＴゲートｎａ３の入力端子、ＡＮＤゲートａ２２、２３の一方の入力端子に接続される。ＮＯＴゲートｎａ３の出力端子は、ＡＮＤゲートａ２０、２１の一方の入力端子に接続される。
端子ｔａ２は、ＮＯＴゲートｎａ２の入力端子、ＡＮＤゲートａ２１、２３の他方の入力端子に接続される。ＮＯＴゲートｎａ２の出力端子は、ＡＮＤゲートａ２０、２２の他方の入力端子に接続される。
端子ｔａ１は、ＮＯＴゲートｎａ１の入力端子、ＡＮＤゲートａ１０～１７のうちの上から偶数番目のＡＮＤゲートａ１１、１３、１５、１７一方の入力端子に接続される。ＮＯＴゲートｎａ１の出力端子は、ＡＮＤゲートａ１０～１７のうちの上から奇数番目のＡＮＤゲートａ１０、１２、１４、１６一方の入力端子に接続される。
ＡＮＤゲートａ２０～２３の出力端子はそれぞれ、ＡＮＤゲートａ１０～ａ１７に対して上から２個ずつＡＮＤゲートの他方の入力端子に入力される。ＡＮＤゲートａ１０～ａ１７の出力端子はそれぞれ、ＡＮＤゲートａ００～ａ０１５に対して上から２個ずつＡＮＤゲートの一方の入力端子に入力される。
端子ｔａ０は、ＮＯＴゲートｎａ０の入力端子、マルチプレクサｍ００～ｍ０１５のうちの上から偶数番目のマルチプレクサｍ０１、ｍ０３、、、ｍ０１５の一方の入力端子に接続される。ＮＯＴゲートｎａ０の出力端子は、マルチプレクサｍ０１、ｍ０３、、、ｍ０１５ののうちの上から奇数番目のマルチプレクサｍ００、ｍ０２、、、ｍ０１４の一方の入力端子に接続される。
端子ｔ１は、マルチプレクサｍ００～ｍ０１５の他方の入力端子に接続される。マルチプレクサｍ００～ｍ０１５の出力端子は、ＡＮＤゲートａ００～ａ０１５の他方の入力端子に接続される。また、端子ｔＭａｓｋ０は、マルチプレクサｍ００～ｍ０１５の制御端子に接続される。そして、ＡＮＤゲートａ００～ａ０１５の出力端子は、それぞれ出力端子ｔｙ０～ｔｙ１５に接続される。アドレスデコーダ２０４ａは、例えば、このような論理回路により構成され、例えば図５に示す真理値表に示される動作を行う。なお、本実施形態に係るアドレスデコーダ２０４ａは、論理回路で構成しているが、これに限定されない。
図５は、アドレスデコーダ２０４ａの真理値表の例を示す図である。欄２１０のビットデータａ３、ａ２、ａ１、ａ０がアドレス信号の例であり、ビットデータＭａｓｋ０がマスク信号の例である。上述のように選択信号は、アドレス信号、及びマスク信号を含む。
ビットデータａ３、ａ２、ａ１、ａ０は、それぞれ入力端子ｔａ３、ｔａ２、ｔａ１、ｔａ０（図４参照）に入力されるアドレス信号であり、ビットデータＭａｓｋ０は、入力端子ｔＭａｓｋ０（図４参照）に入力されるマスク信号である。欄２１２のｙ０～ｙ１５は、それぞれ出力端子ｔｙ０～ｔｙ１５にアドレスデコーダ２０４ａから出力されるビットデータを示す。なお、入力端子ｔ１には、常に１が入力される。
図４に示す論理回路の組み合わせから分かるように、例えば、アドレス信号ａ３、ａ２、ａ１、ａ０が（０、０、０、０）であり、マスク信号Ｍａｓｋ０が（０）である場合、アドレスデコーダ２０４ａは、出力端子ｔｙ０～ｔｙ１５に（１、０、、、、、、０）を出力する。同様にアドレス信号ａ３、ａ２、ａ１、ａ０が（０、０、０、１）であり、Ｍａｓｋ０が（０）である場合、アドレスデコーダ２０４ａは、出力端子ｔｙ０～ｔｙ１５に（０、１、、、、、、０）を出力する。同様にアドレス信号ａ３、ａ２、ａ１、ａ０が（１、１、１、１）であり、マスク信号Ｍａｓｋ０が（０）である場合、アドレスデコーダ２０４ａは、出力端子ｔｙ０～ｔｙ１５に（０、０、、、、、、１）を出力する。
一方で、アドレスデコーダ２０４ａは、スク信号Ｍａｓｋ０が（１）である場合、アドレス信号ａ０の値に依存せずに信号を出力する。例えば、マスク信号Ｍａｓｋ０が（１）である場合、アドレス信号ａ３、ａ２、ａ１、ａ０は（０、０、０、×）であり、出力端子ｔｙ０～ｔｙ１５に（１、１、、、、、、０）を出力する。ここで、「×」は、×の信号値に依存しないことを意味する。このように、アドレス信号は、上位アドレス信号（ａ３、ａ２、ａ１）と下位アドレス信号（ａ０）とを有し、複数のゲート線ｙ０～ｙ１５のなかから複数を選択する場合には、ゲートドライバ２０４は、上位アドレス信号に基づき、複数を選択する。
例えば、マスク信号Ｍａｓｋ０が（１）である場合、アドレス信号ａ３、ａ２、ａ１、ａ０が（０、０、１、×）であり、アドレスデコーダ２０４ａは、上位アドレス信号（０、０、１）に基づき、出力端子ｔｙ０～ｔｙ１５に（０、０、１、１、０、、、、、０）を出力する。このように、マスク信号Ｍａｓｋ０が（１）である場合、出力端子ｔｙ０～ｔｙ１５のうちの連続する２端子に１が出力される。これにより、複数のゲート線ｙ０～ｙ１５のなかからゲート線ｙ２、ｙ３が選択される。すなわち、垂直バッファ２０４ｂは、ゲート線ｙ２、ｙ３にゲート信号として電圧φを印可する。
垂直バッファ２０４ｂは、アドレスデコーダ２０４ａから入力された出力端子ｔｙ０～ｔｙ１５の値に基づき、走査すべき行Ｌにゲート信号として電圧φを印可する。例えば、アドレス信号ａ３、ａ２、ａ１、ａ０が（０、０、０、０）であり、マスク信号Ｍａｓｋ０が（０）である場合の出力端子ｔｙ０～ｔｙ１５の値が（１、０、、、、、、０）であれば、ゲート線ｙ０にゲート信号として電圧φを印可する。これにより、行０のｎ＋１個の画素２００ａが映像信号に従い発光する。
また、例えば、マスク信号Ｍａｓｋ０が（１）でありアドレス信号ａ３、ａ２、ａ１、ａ０が（０、０、０、×）である場合の出力端子ｔｙ０～ｔｙ１５の値が（１、１、、、、、、０）であれば、ゲート線ｙ０、及びｙ１にゲート信号として電圧φを印可する。これにより、行０、１それぞれのｎ＋１個の画素２００ａが映像信号に従い発光する。
図６は、表示制御装置３０の構成を示すブロック図である。図６に示すように、表示制御装置３０は、記憶部３００と、設定部３０２と、アドレスカウンタ３０４と、出力部３０５と、を備える。
記憶部３００は、例えば撮像装置１０で撮像された画像データを記憶する。
設定部３０２は、走査すべき行の順番と縦解像度を制御情報として設定する。また、設定部３０２は、後述する表示モードを制御情報として設定する。これらの設定は、操作者により不図示の入力部により設定可能である。
アドレスカウンタ３０４は、設定部３０２により設定された制御情報に基づき、アドレス信号、及びマスク信号を含む選択信号を時系列に生成する。
出力部３０５は、アドレスカウンタ３０４が生成した選択信号を時系列に表示装置２０に出力する。また、出力部３０５は、選択信号に同期させて、記憶部３００に記憶される画像データに基づく映像信号を表示装置２０に出力する。
図７は、設定部３０２による設定例を説明する模式図である。図７には、水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０が図示されている。水平同期信号Ｖｓｙｎｃは、縦軸が信号レベルを示し、横軸が経過時間を示す。すなわち、信号ｓｆ１が１フレーム目の画像データ１Ｆの同期起点を示し、信号ｓｆ２が２フレーム目の画像データ２Ｆの同期起点を示す。
マスク信号Ｍａｓｋ０は、縦軸が信号レベルを示し、横軸が経過時間を示す。ハイレベルが１を示し、ロウレベルが０を示す。
画像Ａ１Ｆは、画像データ１Ｆに対するアドレス信号の発生順を示す画像であり、画像Ａ２Ｆは、画像データ２Ｆに対するアドレス信号の発生順を示す画像である。縦軸はアドレス信号を示し、横軸は経過時間を示す。例えば、画像Ａ１Ｆ、Ａ２Ｆでは、アドレス信号は上から順にゲート線ｙ０～ｙｍ（図１）に対応する。ここでは、説明を簡単にするため、ゲート線ｙ０～ｙ１５に対応する。
画像データ１Ｆでは、アドレス信号は、アドレス信号０ｘ６～０ｘＦ、０ｘ０～０ｘ５の順に生成され、アドレス信号０ｘ０～０ｘ５、０ｘａ～０ｘｆでは、マスク信号Ｍａｓｋ０がハイレベルになることを示している。同時刻に複数のアドレス信号の生成が指示される場合には、後述のアドレスカウンタ３０４は、例えばアドレス信号の最初の信号のみを生成する。例えば、図７に示すように、アドレス信号０ｘａ、０ｘｂの場合であれば、アドレス信号０ｘａのみを生成する。
アドレスカウンタ３０４は、設定部３０２による設定に従い、水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０、及びアドレス信号を、内部クロックに基づき生成する。図７の例では、アドレスカウンタ３０４は、設定部３０２による設定に従い、アドレス信号０ｘ６、０ｘ７、０ｘ８、０ｘ９、０ｘａ、０ｘｃ、０ｘｅ、０ｘ０、０ｘ２、０ｘ４の順にアドレス信号を生成し、出力部３０５を介して出力する。なお、本実施形態に係るアドレスカウンタ３０４が信号生成部に対応する。また、アドレスカウンタ３０４は、設定されたマスク信号Ｍａｓｋ０に従い、時系列にビットデータを生成する。
また、アドレスカウンタ３０４は、アドレス信号に対応する行のデータを記憶部３００からアドレス信号及びマスク信号に同期させて、映像信号ＬＤＳｉｇとして出力部３０５を介して表示装置２０に出力させる。例えば、図７の例では、アドレスカウンタ３０４は、設定部３０２による設定に従い、アドレス信号０ｘ６、０ｘ７、０ｘ８、０ｘ９、０ｘａ、０ｘｃ、０ｘｅ、０ｘ０、０ｘ２、０ｘ４に対応する画像データにおける行データを順に映像信号ＬＤＳｉｇとして表示装置２０に出力部３０５を介して出力する。例えば、マスク信号Ｍａｓｋ０がハイレベルになっている場合には、アドレス信号０ｘａ、０ｘｂの組み合わせであれば、アドレス信号０ｘａが出力されるので、アドレス信号０ｘａに対応する行の画像データが映像信号ＬＤＳｉｇとして表示装置２０に出力部３０５を介して出力される。これからわかるように、マスク信号Ｍａｓｋ０がハイレベルになっている場合には、表示装置２０に表示される画像の縦方向の画像解像度が２分の１となる。
一方で、マスク信号Ｍａｓｋ０がハイレベルになっている場合にはアドレス信号０ｘａ、０ｘｂを、出力部３０５を介して出力する時間間隔は、マスク信号が０である場合のアドレス信号０ｘ６、０ｘ７、０ｘ８、０ｘ９などと同一の時間間隔となる。このため、マスク信号Ｍａｓｋ０がハイレベルになっている期間が長くなるほど、１フレーム分の画像データ１Ｆの表示時間を短くできる。これにより、動画表示では、注目領域の表示時間を相対的に長くすることも可能である。
ここで、図８～図１０に基づき、設定部３０２による設定される表示モードの例を説明する。図８は、注目領域から上下に交互に画像を表示する第１モードの例を示す図である。左図は、表示アレイ部２００（図２参照）の表示画像を模式的に示し、右図は、図７と同様に、水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０、画像Ａ１Ｆ、及び画像Ａ２Ｆを示す。図８に示すように、注目領域は、表示アレイ部２００（図２参照）における複数のゲート線ｙ０～ｙｍのなかの第１範囲ｙ２００ａに対応する。また、注目領域以外の範囲は、複数のゲート線ｙ０～ｙｍのなかの第２範囲ｙ２００ｂに対応する。出力部３０５は、注目領域の中心部に対するゲート線に対して、上下に位置するゲート線に対応する選択信号を交互に出力する。
このように、第１モードでは、例えば、表示アレイ部２００（図２参照）の注目領域の中心部から上下に交互に画像を表示される。このため、第１モードでは、注目領域の中心部から順に画像データを表示可能となり、注目領域の中心部から観察可能となる。
図９は、マスク信号Ｍａｓｋ０にハイレベルの状態がある場合の第１モードの例を示す図である。左図は、表示アレイ部２００（図２参照）の表示画像を模式的に示し、右図は、図７と同様に、水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０、画像Ａ１Ｆ、及び画像Ａ２Ｆを示す。
図９に示すように、注目領域は、表示アレイ部２００（図２参照）における複数のゲート線ｙ０～ｙｍのなかの第１範囲ｙ２００ａに対応する。アドレスカウンタ３０４は、第１範囲ｙ２００ａのゲート線に対応する選択信号として、一行を選択する第１選択信号を生成する。また、第１範囲ｙ２００ａと異なる第２範囲ｙ２００ｂのゲート線に対応する選択信号として、複数行を選択する第２選択信号を生成する。なお、本実施形態では、一行を選択する選択信号を第１選択信号と称し、複数行を選択する選択信号を第２選択信号と称する。すなわち、第１選択信号が有するマスク信号Ｍａｓｋ０はロウレベル（例えば０）であり、第２選択信号が有するマスク信号Ｍａｓｋ０はハイレベル（例えば１）である。これらから分かるように、出力部３０５は、第１範囲ｙ２００ａのゲート線に対応する第１選択信号を上下交互に出力した後に、第２範囲ｙ２００ｂの上下に位置するゲート線に対応する第２選択信号を交互に出力する。
このように、第１モードでは、例えば、表示アレイ部２００（図２参照）の注目領域から上下に交互に画像を表示し、マスク信号Ｍａｓｋ０がハイレベル（例えば１）になると、複数行を同時に駆動する。これにより、注目領域から観察が可能となる。また、マスク信号Ｍａｓｋ０により、注目領域外の表示時間を短縮可能となるので、より多くの表示時間の割合を注目領域の表示に使用することが可能となる。
図１０は、注目領域から順に一方向に画像を表示する第２モードの例を示す図である。左図は、表示アレイ部２００（図２参照）の表示画像を模式的に示し、右図は、図７と同様に、水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０、画像Ａ１Ｆ、及び画像Ａ２Ｆを示す。図１０に示すように、出力部３０５は、第１範囲ｙ２００ａのゲート線に対応する第１選択信号を上から下に順に出力した後に、第２選択信号を上から下に順に出力する。
このように、第２モードでは、例えば、表示アレイ部２００（図２参照）の注目領域から一方向に画像を表示する。注目領域から順に画像データを表示することにより、注目領域から観察可能となる。また、マスク信号により、注目領域外の表示時間を短縮可能となるので、より多くの時間を注目領域の表示使用することが可能となる。また、第２モードでは、注目領域は一方向に画像が表示されるので、観察者の視点のふり幅を小さくすることが可能となる。
図１１は、表示制御装置３０の制御処理例を示すフローチャートである。図１１に示すように、設定部３０２は、表示アレイ部２００（図２参照）の注目領域に対応する行および開始行、縦方向の解像度を低解像にする領域を設定する（ステップＳ１００）。設定部３０２は、例えば、図８～図１０に示す画像Ａ１Ｆ、及び画像Ａ２Ｆに模式的に示す制御情報を設定する。
次に、アドレスカウンタ３０４は、設定部３０２に設定された制御情報に従い、アドレス信号及びマスク信号を内部クロックに従い選択信号を生成し、出力部３０５を介して表示装置２０に時系列に出力する。また、アドレスカウンタ３０４は、アドレス信号及びマスク信号に対応する行のデータを記憶部３００からアドレス信号及びマスク信号に同期させて、映像信号ＬＤＳｉｇとして、出力部３０５を介して表示装置２０に出力する（ステップＳ１０２）。
なお、表示システム１は、コンピュータシステム、ナビゲーションシステム、ＤＶＤプレーヤー、ブルーレイプレーヤー、ホームシアターシステム、モバイル機器システム、ウェアラブル機器システム、仮想／拡張現実システムなどに用いることが可能である。また、表示システム１を構成する、撮像装置１０、表示装置２０、及び表示制御装置３０を例えばスマートフォンのように一体的に一つの電子機器として構成してもよい。
以上説明したように、本実施形態によれば、ゲートドライバ２０４内にアドレスデコーダ２０４ａを構成することとした。これにより、表示制御装置３０が画像中の注目する領域の行に対応するアドレス信号から順にアドレスデコーダ２０４ａに出力することにより、画像中の注目する領域の行データから順に表示制御装置３０に表示可能となる。また、表示制御装置３０が複数のゲート線ｙ０～ｙｍのなかから複数を選択する第２選択信号を生成し、表示装置２０に出力する。これにより、アドレスデコーダ２０４ａが、第２選択信号に含まれるアドレス信号及びマスク信号に基づき、複数のゲート線ｙ０～ｙｍのなかから複数を選択する情報を生成し、ゲートドライバ２０４は、この情報に基づき複数のゲート線ｙ０～ｙｍのなかから複数を選択することが可能となる。このように、本実施形態によれば、表示装置２０に画像データの注目領域から順に表示可能となるとともに、画像データの注目領域外の表示時間をより短縮することができる。
（第２実施形態）
第２実施形態に係る表示システム１は、注目領域を自動認識可能な認識処理部を更に備える点で、第１実施形態に係る表示システム１と相違する。以下では、第１実施形態に係る表示システム１と相違する点を説明する。
図１２は、第２実施形態に係る表示制御装置３０の構成を示すブロック図である。図１２に示すように、第２実施形態に係る表示制御装置３０は、認識処理部３０６を更に備える。
認識処理部３０６は、画像データ中の注目領域を認識する。例えば、認識処理部３０６は、画像中の移動物体を認識する第１認識アルゴリズム、顔認識を行う第２アルゴリズム、顔の中の目の領域を行う第３アルゴリズムなどを有する。認識処理部３０６は、表示システム１が使用される形態により、アルゴリズムを切り変える。例えば、自動運転システムでは、第１認識アルゴリズムを用いて、車、人などを注目領域として認識する。また、監視システムでは、第２アルゴリズムを用いて、人の顔を注目領域として認識する。さらにまた、睡眠監視システムでは、第３アルゴリズムを用いて、目の領域を注目領域として認識する。
図１３は、認識処理部３０６により認識された注目領域に基づき、設定部３０２が設定した制御情報例を示す図である。右図は、認識処理部３０６が第１フレーム画像１Ｆ、及び第２フレーム画像２Ｆないから認識した注目領域を示す図である。左図は、認識処理結果に基づく、水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０、画像Ａ１Ｆ、及び画像Ａ２Ｆを示す。ここでは、第２モードの例を示す。
図１３に示すように、設定部３０２は、第１フレーム画像１Ｆ、及び第２フレーム画像２Ｆの注目領域に対応する第１範囲ｙ２００ａを注目領域とし、注目領域の上端を開始行として設定する。また、設定部３０２は、縦解像度を低解像にする第２範囲ｙ２００ｂを設定する。すなわち、複数のゲート線のなかの第１範囲ｙ２００ａのゲート線に対応する選択信号は、一行を選択する第１選択信号であり、第１範囲ｙ２００ａと異なる第２範囲ｙ２００ｂのゲート線に対応する選択信号は、複数行を選択する第２選択信号である。
以上説明したように、本実施形態によれば、認識処理部３０６により認識された注目領域に基づき、設定部３０２が設定した制御情報に従い表示装置２０を制御することとした。これにより、注目領域が移動しても、注目領域から順に画像データを表示可能となり、注目領域から観察可能となる。また、マスク信号により、注目領域外の表示時間を短縮可能となるので、より多くの時間を注目領域の表示に使用することが可能となる。
（第３実施形態）
第３実施形態に係る表示システム１は、表示装置２０の全画素２００ａを発光させる制御モードを有する点で、第２実施形態に係る表示システム１と相違する。以下では、第２実施形態に係る表示システム１と相違する点を説明する。
図１４は、第３実施形態に係る表示制御装置３０の構成を示すブロック図である。図１３に示すように、第３実施形態に係る表示制御装置３０は、発光制御部３０８を更に備える。
発光制御部３０８は、垂直バッファ２０４ｂ（図２参照）の全ゲート線ｙ０～ｙｍの全行に電圧φを印可させ、ソースドライバ２０２の全ラインから高輝度の映像信号を出力させる制御を行うことが可能である。
図１５は、設定部３０２により設定された水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０、画像Ａ１Ｆ、及び画像Ａ２Ｆを示す図である。領域ＡＬが発光制御部３０８による表示装置２０の全画素２００ａを発光させる制御期間を示す。
以上説明したように、本実施形態によれば、発光制御部３０８の発光制御に従いフレーム画像の表示の終了時に表示装置２０の全画素２００ａを発光させる制御期間を設けることとした。これにより、画素の発光周期がリセットされ、フリッカーの発生が抑制される。
（第４実施形態）
第４実施形態に係る表示システム１は、表示装置２０のアドレスデコーダ２０４ａが４行同時に発光させるモードを更に有する点で、第３実施形態に係る表示システム１と相違する。以下では、第２実施形態に係る表示システム１と相違する点を説明する。
ここで、図１６及び図１７に基づき、第４実施形態に係るアドレスデコーダ２０４ａの構成及び動作例を説明する。図１６は、第４実施形態に係るアドレスデコーダ２０４ａの構成例を示すブロック図である。図１６に示すように、ｔＭａｓｋ１端子、ｔ１ｂ端子、複数のマルチプレクサｍ１０～ｍ１７、及びＯＲゲートＯ００を更に有する点で、第１実施形態に係るアドレスデコーダ２０４ａの構成と相違する。
図１６に示すように、アドレスデコーダ２０４ａは、複数のＮＯＴゲートｎａ０～ｎａ３と、複数のＡＮＤゲートａ２０～ａ２３、ａ２０～ａ２３、ａ１０～ａ１７、ａ００～ａ０１５と、複数のマルチプレクサｍ１０～ｍ１７、入力端子ｔａ０～ｔａ３、ｔ１、ｔＭａｓｋ０、出力端子ｔｙ０～ｔｙ１５とを有する。出力端子ｔｙ０～ｔｙ１５は、なお、説明を簡単にするため出力端子ｔｙ０～ｔｙ１５を１６個で記載しているが、これに限定されない。例えばｍ個に拡張してもよい。
端子ｔａ１は、マルチプレクサｍ１０～ｍ１７のうちの上から偶数番目のｍ１１、１３、１５、１７における一方の入力端子に接続される。ＮＯＴゲートｎａ１の出力端子は、マルチプレクサｍ１０～ｍ１７のうちの上から奇数番目のｍ１０、１２、１４、１６における一方の入力端子に接続される。また、マルチプレクサｍ１０～ｍ１７の他方の入力端子には、端子ｔ１ｂが接続される。また、マルチプレクサｍ１０～ｍ１７の制御端子には、端子ｔＭａｓｋ１が接続される。そして、マルチプレクサｍ１０～ｍ１７の出力端子は、ＡＮＤゲートａ１０～ａ１７の一方の入力端子にそれぞれ接続される。
ＯＲゲートＯ００の一方の入力端子には、端子ｔＭａｓｋ１が接続され、他方の入力端子には、端子ｔＭａｓｋ０が接続される。そして、端子ｔＭａｓｋ１の出力端子は、マルチプレクサｍ００～ｍ０１５の制御端子に接続される。
図１７は、第４実施形態に係るアドレスデコーダ２０４ａの真理値表の例を示す図である。欄２１０のビットデータａ３、ａ２、ａ１、ａ０がアドレス信号の例であり、Ｍａｓｋ０が下位ビットのマスク信号の例であり、Ｍａｓｋ１が上位ビットのマスク信号の例である。
マアドレスデコーダ２０４ａは、スク信号Ｍａｓｋ１が（１）である場合、アドレス信号ａ０、ａ１の値に依存せずに信号を出力する。例えば、マスク信号Ｍａｓｋ０が（１）である場合、アドレス信号ａ３、ａ２、ａ１、ａ０は（０、０、×、×）であり、出力端子ｔｙ０～ｔｙ１５に（１、１、１、１、０、、、０）を出力する。ここで、「×」は、×の信号値に依存しないことを意味する。例えば、マスク信号Ｍａｓｋ０が（１）である場合、アドレス信号ａ３、ａ２、ａ１、ａ０が（０、１、×、×）であり、出力端子ｔｙ０～ｔｙ１５に（０、０、０、０、１、１、１、１、０、、、、０）を出力する。このように、マスク信号Ｍａｓｋ１が（１）である場合、出力端子ｔｙ０～ｔｙ１５のうちの連続する４端子に１が出力される。
図１８は、マスク信号Ｍａｓｋ１にハイレベルの状態がある場合の第１モードの例を示す図である。左図は、表示アレイ部２００（図２参照）の表示画像を模式的に示し、右図は、図７と同様に、水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０、マスク信号Ｍａｓｋ１、画像Ａ１Ｆ、及び画像Ａ２Ｆを示す。第１モードでは、例えば、表示アレイ部２００（図２参照）の注目領域から上下に交互に画像を表示し、マスク信号Ｍａｓｋ０がハイレベル（例えば１）になると、２行を同時に駆動する。また、マスク信号Ｍａｓｋ１がハイレベル（例えば１）になると、４行を同時に駆動する。これにより、段階的に縦解像度を変更可能となる。マスク信号Ｍａｓｋ０、マスク信号Ｍａｓｋ１により、注目領域外の表示時間を短縮可能となるので、より多くの時間を注目領域の表示使用することが可能となる。また、マスク信号Ｍａｓｋ１により４行を同時に駆動することにより、よ１画像データの表示時間を短縮可能となる。
図１９は、マスク信号Ｍａｓｋ１にハイレベルの状態がある場合の第３モードの例を示す図である。左図は、表示アレイ部２００（図２参照）の表示画像を模式的に示し、右図は、図７と同様に、水平同期信号Ｖｓｙｎｃ、マスク信号Ｍａｓｋ０、マスク信号Ｍａｓｋ１、画像Ａ１Ｆ、及び画像Ａ２Ｆを示す。第３モードでは、例えば、表示アレイ部２００（図２参照）の注目領域は一方向に画像を表示し、注目領域外は、上下に交互に画像を表示する。注目領域は一方向に画像が表示されるので、視点のふり幅を小さくすることが可能となる。また、マスク信号Ｍａｓｋ０がハイレベル（例えば１）になると、２行を同時に駆動する。また、マスク信号Ｍａｓｋ１がハイレベル（例えば１）になると、４行を同時に駆動する。これにより、段階的に縦解像度を変更可能となる。マスク信号Ｍａｓｋ０、マスク信号Ｍａｓｋ１により、注目領域外の表示時間を短縮可能となるので、より多くの時間を注目領域の表示使用することが可能となる。
以上説明したように、本実施形態によれば、マスク信号Ｍａｓｋ０、マスク信号Ｍａｓｋ１により、段階的に縦解像度を変更可能とした。これにより、注目領域から離れるに従い、段階的に縦解像度を低下できる。このため、注目領域外の表示時間をより短縮でき、より多くの時間を注目領域の表示使用することが可能となる。また、注目領域の解像度を段階的に低下させることにより、解像度が上がる方向に観察者の視線を誘導させることが可能となり、察者の視線を注目領域に誘導させることも可能となる。
［ヘッドマウントディスプレイ］
図２０は、本開示の電子機器の具体例に係るヘッドマウントディスプレイの一例を示す外観図である。
ヘッドマウントディスプレイ１０００は、本体部１０１０、アーム部１０２０、及び鏡筒１０３０を有する透過式ヘッドマウントディスプレイ構成となっている。本体部１０１０は、アーム部１０２０及び眼鏡１１００と接続されている。具体的には、本体部１０１０の長辺方向の端部はアーム部１０２０に取り付けられている。また、本体部１０１０の側面の一方側は、接続部材（図示せず）を介して眼鏡１１００に連結されている。尚、本体部１０１０は、直接的に人体の頭部に装着されてもよい。
本体部１０１０は、ヘッドマウントディスプレイ１０００の動作を制御するための制御基板、及び表示部を内蔵している。すなわち、本実施形態に係る表示装置２０が表示部に対応し、表示制御装置３０が制御基板の少なくとも一部の領域に対応する。
アーム部１０２０は、本体部１０１０と鏡筒１０３０とを連結させることで、本体部１０１０に対して鏡筒１０３０を支える。具体的には、アーム部１０２０は、本体部１０１０の端部及び鏡筒１０３０の端部と結合されることで、本体部１０１０に対して鏡筒１０３０を固定する。また、アーム部１０２０は、本体部１０１０から鏡筒１０３０に提供される画像に係るデータを通信するための信号線を内蔵している。
鏡筒１０３０は、本体部１０１０からアーム部１０２０を経由して提供される画像光を、眼鏡１１００のレンズ１１１０を透して、ヘッドマウントディスプレイ１０００を装着するユーザの目に向かって投射する。
なお、本技術は以下のような構成を取ることができる。
（１）画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、
行を選択する選択信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能な変換部を有し、前記情報に基づき前記複数のゲート線のなかから１又は複数を選択する第１駆動回路と、
を少なくとも備える表示装置を制御する表示制御装置であって、
前記複数のゲート線のなかから複数を選択する前記選択信号を生成する信号生成部と、
前記選択信号を出力する出力部と、
を備える、表示制御装置。
（２）前記信号生成部は、前記表示アレイ部の１垂直期間内に選択するゲート線に対応する前記選択信号をそれぞれ生成し、
前記出力部は、前記それぞれの前記選択信号を時系列に出力する、（１）に記載の表示制御装置。
（３）前記出力部は、所定のゲート線に対応する前記選択信号から順に出力する、（２）に記載の表示制御装置。
（４）前記所定のゲート線は画像中の注目領域内に対応する、（３）に記載の表示制御装置。
（５）前記出力部は、所定のゲート線に対応する前記選択信号を出力した後に、所定のゲート線に対して上下に位置するゲート線に対応する前記選択信号を交互に出力する、（４）に記載の表示制御装置。
（６）前記複数のゲート線のなかの第１範囲のゲート線に対応する前記選択信号は、一行を選択する第１選択信号であり、前記第１範囲と異なる第２範囲のゲート線に対応する前記選択信号は、複数行を選択する第２選択信号である、（１）に記載の表示制御装置。
（７）前記出力部は、ゲート線の並び順に対応させ前記第１選択信号を出力した後に、前記第２範囲の上下に位置するゲート線に対応する前記第２選択信号を交互に出力する、（６）に記載の表示制御装置。
（８）前記出力部は、前記第１選択信号を出力した後に、前記第２選択信号を出力する、（７）に記載の表示制御装置。
（９）画像データを記憶する記憶部と、
前記画像データのなかから所定の認識領域を認識する認識処理部と、を更に備え、
前記信号生成部は、前記所定の認識領域に基づき、前記第１選択信号を生成する、（５）乃至（８）のいずれかに記載の表示制御装置。
（１０） 前記表示装置は、前記複数のデータ線を順次選択し映像信号を供給する第２駆動回路を更に備えており、
前記出力部は、前記画像データに基づき、前記映像信号を出力する、（９）に記載の表示制御装置。
（１１）前記第１駆動回路に前記画面内に配された複数のゲート線を選択させ、前記第２駆動回路の前記複数のデータ線から高輝度信号を出力させる発光制御部を、
更に備える、（１０）に記載の表示制御装置。
（１２）前記選択信号には、前記複数のゲート線の中の選択するゲート線に対応するアドレス信号が含まれ、
前記変換部は、前記アドレス信号に基づき前記複数のゲート線のなかから１又は複数を選択する情報に変換する、（１）乃至（１１）のいずれかに記載の表示制御装置置。
（１３）前記アドレス信号は、上位アドレス信号と下位アドレス信号とを有し、前記複数のゲート線のなかから複数を選択する場合には、前記第１駆動回路は、上位アドレス信号に基づき、複数を選択する、（１２）に記載の表示制御装置。
（１４）前記選択信号には、前記下位アドレス信号を用いないことを示すマスク信号が含まれており、
前記第１駆動回路は、前記マスク信号に基づき、前記複数のゲート線のなかから複数を選択する、（１３）に記載の表示制御装置。
（１５）画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、
行を選択するアドレス信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能なアドレスデコーダを有し、前記情報に基づき、前記複数のゲート線のなかから１又は複数を選択する第１駆動回路と、
前記複数のデータ線を順次選択し映像信号を供給する第２駆動回路と、
を備える、表示装置。
（１６）前記アドレス信号は、上位アドレス信号と下位アドレス信号とを有し、前記複数のゲート線のなかから複数を選択する場合には、前記第１駆動回路は、上位アドレス信号に基づき、複数を選択する、（１５）に記載の表示装置。
（１７）前記第１駆動回路は、前記下位アドレス信号を用いないことを示すマスク信号に従い、前記複数のゲート線のなかから複数を選択する、（１６）に記載の表示装置。
（１８）画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、行を選択する選択信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能な変換部を有し、前記情報に基づき、前記複数のゲート線のなかから１又は複数を選択する第１駆動回路とを少なくとも備える表示装置を制御する表示制御方法であって、
前記複数のゲート線のなかから複数を選択する前記選択信号を生成する信号生成工程と、
前記選択信号を出力する出力工程と、
を備える、表示制御方法。
本開示の態様は、上述した個々の実施形態に限定されるものではなく、当業者が想到しうる種々の変形も含むものであり、本開示の効果も上述した内容に限定されない。すなわち、特許請求の範囲に規定された内容およびその均等物から導き出される本開示の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更および部分的削除が可能である。
２０：表示装置、３０：表示制御装置、２００：表示アレイ部、２０２：ソースドライバ、２０４：ゲートドライバ、２０４ａ：アドレスデコーダ、３００：記憶部、３０４：アドレスカウンタ、３０５：出力部、３０６：認識処理部。

Claims (18)

  1. 画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、
    行を選択する選択信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能な変換部を有し、前記情報に基づき前記複数のゲート線のなかから１又は複数を選択する第１駆動回路と、を少なくとも備える表示装置を制御する表示制御装置であって、
    前記複数のゲート線のなかから複数を選択する前記選択信号を生成する信号生成部と、
    前記選択信号を出力する出力部と、
    を備える、表示制御装置。
  2. 前記信号生成部は、前記表示アレイ部の１垂直期間内に選択するゲート線に対応する前記選択信号をそれぞれ生成し、
    前記出力部は、前記それぞれの前記選択信号を時系列に出力する、請求項１に記載の表示制御装置。
  3. 前記出力部は、所定のゲート線に対応する前記選択信号から順に出力する、請求項２に記載の表示制御装置。
  4. 前記所定のゲート線は画像中の注目領域内に対応する、請求項３に記載の表示制御装置。
  5. 前記出力部は、所定のゲート線に対応する前記選択信号を出力した後に、所定のゲート線に対して上下に位置するゲート線に対応する前記選択信号を交互に出力する、請求項４に記載の表示制御装置。
  6. 前記複数のゲート線のなかの第１範囲のゲート線に対応する前記選択信号は、一行を選択する第１選択信号であり、前記第１範囲と異なる第２範囲のゲート線に対応する前記選択信号は、複数行を選択する第２選択信号である、請求項１に記載の表示制御装置。
  7. 前記出力部は、ゲート線の並び順に対応させ前記第１選択信号を出力した後に、前記第２範囲の上下に位置するゲート線に対応する前記第２選択信号を交互に出力する、請求項６に記載の表示制御装置。
  8. 前記出力部は、前記第１選択信号を出力した後に、前記第２選択信号を出力する、請求項７に記載の表示制御装置。
  9. 画像データを記憶する記憶部と、
    前記画像データのなかから所定の認識領域を認識する認識処理部と、を更に備え、
    前記信号生成部は、前記所定の認識領域に基づき、前記第１選択信号を生成する、請求項７に記載の表示制御装置。
  10. 前記表示装置は、前記複数のデータ線を順次選択し映像信号を供給する第２駆動回路を更に備えており、
    前記出力部は、前記画像データに基づき、前記映像信号を出力する、請求項９に記載の表示制御装置。
  11. 前記第１駆動回路に前記画面内に配された複数のゲート線を選択させ、前記第２駆動回路の前記複数のデータ線から高輝度信号を出力させる発光制御部を、
    更に備える、請求項１０に記載の表示制御装置。
  12. 前記選択信号には、前記複数のゲート線の中の選択するゲート線に対応するアドレス信号が含まれ、
    前記変換部は、前記アドレス信号に基づき前記複数のゲート線のなかから１又は複数を選択する情報に変換する、請求項１に記載の表示制御装置。
  13. 前記アドレス信号は、上位アドレス信号と下位アドレス信号とを有し、前記複数のゲート線のなかから複数を選択する場合には、前記第１駆動回路は、上位アドレス信号に基づき、複数を選択する、請求項１２に記載の表示制御装置。
  14. 前記選択信号には、前記下位アドレス信号を用いないことを示すマスク信号が含まれており、
    前記第１駆動回路は、前記マスク信号に基づき、前記複数のゲート線のなかから複数を選択する、請求項１３に記載の表示制御装置。
  15. 画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されたゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、
    行を選択するアドレス信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能なアドレスデコーダを有し、前記情報に基づき、前記複数のゲート線のなかから１又は複数を選択する第１駆動回路と、
    前記複数のデータ線を順次選択し映像信号を供給する第２駆動回路と、
    を備える、表示装置。
  16. 前記アドレス信号は、上位アドレス信号と下位アドレス信号とを有し、前記複数のゲート線のなかから複数を選択する場合には、前記第１駆動回路は、上位アドレス信号に基づき、複数を選択する、請求項１５に記載の表示装置。
  17. 前記第１駆動回路は、前記下位アドレス信号を用いないことを示すマスク信号に従い、前記複数のゲート線のなかから複数を選択する、請求項１６に記載の表示装置。
  18. 画面内に配された複数のゲート線及び複数のデータ線と、両線の各交差部に配されゲート線及びデータ線を介して選択駆動される複数の発光素子を有する表示アレイ部と、行を選択する選択信号に基づき前記複数のゲート線のなかから複数を選択する情報を生成可能な変換部を有し、前記情報に基づき、前記複数のゲート線のなかから１又は複数を選択する第１駆動回路とを少なくとも備える表示装置を制御する表示制御方法であって、
    前記複数のゲート線のなかから複数を選択する前記選択信号を生成する信号生成工程と、
    前記選択信号を出力する出力工程と、
    を備える、表示制御方法。
JP2021029790A 2021-02-26 2021-02-26 表示制御装置、表示装置、及び表示制御方法 Pending JP2024057112A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021029790A JP2024057112A (ja) 2021-02-26 2021-02-26 表示制御装置、表示装置、及び表示制御方法
PCT/JP2022/003478 WO2022181212A1 (ja) 2021-02-26 2022-01-31 表示制御装置、表示装置、及び表示制御方法
US18/546,379 US20240233643A9 (en) 2021-02-26 2022-01-31 Display control device, display device, and display control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021029790A JP2024057112A (ja) 2021-02-26 2021-02-26 表示制御装置、表示装置、及び表示制御方法

Publications (1)

Publication Number Publication Date
JP2024057112A true JP2024057112A (ja) 2024-04-24

Family

ID=83048104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021029790A Pending JP2024057112A (ja) 2021-02-26 2021-02-26 表示制御装置、表示装置、及び表示制御方法

Country Status (3)

Country Link
US (1) US20240233643A9 (ja)
JP (1) JP2024057112A (ja)
WO (1) WO2022181212A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH096278A (ja) * 1995-06-15 1997-01-10 Fujitsu Ltd 表示制御方法、装置、その製造方法及び画像表示装置
JP3263278B2 (ja) * 1995-06-19 2002-03-04 株式会社東芝 画像圧縮通信装置
JP4804711B2 (ja) * 2003-11-21 2011-11-02 株式会社 日立ディスプレイズ 画像表示装置
US10475370B2 (en) * 2016-02-17 2019-11-12 Google Llc Foveally-rendered display
DE102017129795B4 (de) * 2017-06-30 2024-08-08 Lg Display Co., Ltd. Anzeigevorrichtung und gate-treiberschaltkreis davon, ansteuerungsungsverfahren und virtuelle-realität-vorrichtung
KR20200040052A (ko) * 2018-10-08 2020-04-17 엘지디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US20240233643A9 (en) 2024-07-11
US20240135881A1 (en) 2024-04-25
WO2022181212A1 (ja) 2022-09-01

Similar Documents

Publication Publication Date Title
KR102328639B1 (ko) 표시 장치 및 그의 구동 방법
CN108169900B (zh) 显示装置
JP7141241B2 (ja) 表示装置
JP3707484B2 (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JP2020021083A (ja) 表示装置及びそのゲート駆動回路
KR101987424B1 (ko) 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법
US20110109610A1 (en) Display device and electronic apparatus
US10902780B2 (en) Display device and method of driving display device
US11468827B2 (en) Circuit device, electro-optical element, and electronic apparatus
US20230395026A1 (en) Circuit device, electro-optical element, and electronic apparatus
TWI514350B (zh) A driving circuit, a driving method, a display device and an electronic device
US11282459B2 (en) Display apparatus and method of driving display panel using the same
CN116434680A (zh) 投影装置和投影装置的控制方法
TWI444971B (zh) 顯示裝置和電子機器
JP5008110B2 (ja) 表示装置
JP2023044353A (ja) 電気光学装置および電子機器
TW200929136A (en) Display device, driving method of the same and electronic apparatus using the same
US20240233643A9 (en) Display control device, display device, and display control method
JP4628688B2 (ja) 表示装置およびその駆動回路
JP2022098627A (ja) 電気光学装置及び電子機器
KR102662906B1 (ko) 표시 장치 및 그의 구동 방법
JP4655497B2 (ja) 画素回路の駆動方法、画素回路、電気光学装置および電子機器
JP7532902B2 (ja) 表示装置および電子機器
KR102684198B1 (ko) 패널 제어 회로 및 이를 포함하는 표시 장치
US20240242678A1 (en) Display device and electronic device