JP2024047767A - 電気光学装置および電子機器 - Google Patents

Abstract

【課題】半導体層への戻り光の侵入を抑え、オフリークに起因するフリッカーを低減する。【解決手段】遮光性を有し、Ｘ軸に沿って延在する配線１２２と、Ｙ軸に沿って延在する配線１２４ｂと、半導体層１３１およびゲート電極１２３ａを有するトランジスター１３０と、配線１２２と平面視において重なるようにＸ軸に沿って延在し、遮光性を有する配線１２１と、を備え、半導体層１３１は、配線１２２および１２４ｂと平面視において重なるように設けられ、ゲート電極１２３ａは、配線１２２と電気的に接続され、配線１２２の線幅よりも広く、配線１２２を覆うように島状に設けられ、配線１２１は、ゲート電極１２３と平面視において重なるように幅広の幅広部を有する。【選択図】図２２

Description

本発明は、電気光学装置および電子機器に関する。

例えば表示素子として液晶素子を用いた電気光学装置では、一定の間隙に保たれた一対の基板によって液晶が挟持される。詳細には、一方の基板である素子基板において画素電極がマトリクス状に配列し、他方の基板である対向基板にコモン電極が各画素にわたって共通となるように設けられて、画素電極とコモン電極とで液晶が挟持される。画素電極とデータ線との間にはトランジスターが設けられ、当該トランジスターは、走査線の電位に応じてオン状態またはオフ状態に制御される。

トランジスターを構成する半導体層に光が侵入すると、オフリークが発生する。オフリークが発生すると、オフ状態におけるソース領域およびドレイン領域の間における抵抗値が低下する。トランジスターのオン状態に保持された電圧がオフリークによって徐々に低下し、静止画であれば一垂直走査期間経過後に再度同じ電圧が保持される。このような保持電圧の変動は、透過率を変化させるので、フリッカーとしてユーザに視認される。このため、オフリークが発生すると、表示品位を低下させる。

光の侵入方向は、光源から入射する方向、すなわち対向基板から素子基板に向かう方向と、逆に、入射光の戻り光である素子基板から対向基板に向かう方向とがある。このうち、戻り光が半導体層に侵入することを防ぐために、半導体層よりも下層にあり、かつ、遮光性を有する配線を、平面視で半導体層と重なるように設ける技術が知られている（例えば特許文献１参照）。

特開２０２２－００７３３９号公報

しかしながら、上記技術では、半導体層よりも下層にある配線の遮光性が、後工程、例えばアニール処理によって低下する場合がある。このため、戻り光が半導体層に侵入しやすくなり、フリッカーを誘発させる、という課題がある。
このような事情を考慮して、本開示のひとつの態様は、半導体層への戻り光の侵入を抑えて、オフリークに起因するフリッカーを低減する技術を提供することを目的とする。

上記課題を解決するために、本開示の一態様に係る電気光学装置は、第１方向に沿って延在し、遮光性を有する走査線と、前記第１方向と交差する第２方向に沿って延在する第１データ線および第２データ線と、前記走査線および前記第２データ線と平面視において重なるように設けられる半導体層および前記走査線と電気的に接続され、前記走査線の線幅よりも広く、前記走査線の一部を覆うように島状に設けられるゲート電極を有し、一方のソースドレイン領域は、前記第１データ線に電気的に接続されるトランジスターと、前記走査線と平面視において重なるように前記第１方向に沿って延在し、遮光性を有し、前記ゲート電極と平面視において重なるように前記半導体層よりも線幅が広い幅広部を有する遮光配線と、を備える。

実施形態に係る電気光学装置を適用した投射型表示装置を示す図である。 投射型表示装置の電気的な構成を示すブロック図である。 電気光学装置の構成を示す斜視図である。 電気光学装置の構造を示す断面図である。 電気光学装置の電気的な構成を示すブロック図である。 電気光学装置における画素回路の構成を示す図である。 電気光学装置における素子基板の製造プロセスを示す図である。 素子基板の製造プロセスを示す図である。 素子基板の製造プロセスを示す図である。 素子基板の製造プロセスを示す図である。 素子基板の製造プロセスを示す図である。 素子基板の製造プロセスを示す図である。 素子基板の製造プロセスを示す図である。 素子基板の製造プロセスを示す図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。 素子基板の製造プロセスを示す断面模式図である。

以下、実施形態に係る電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。

図１は、実施形態に係る電気光学装置を適用した投射型表示装置１０の光学的な構成を示す図である。図に示されるように、投射型表示装置１０は、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂを含む。また、投射型表示装置１０の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によって、赤（Ｒ）、緑（Ｇ）および青（Ｂ）の３原色に分離される。このうち、Ｒの光は電気光学装置１００Ｒに、Ｇの光は電気光学装置１００Ｇに、Ｂの光は電気光学装置１００Ｂに、それぞれ入射する。
なお、Ｂの光路は、Ｒの光路およびＧの光路と比較して長いので、Ｂの光路での損失を防ぐ必要がある。このため、Ｂの光路には、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１が設けられる。

電気光学装置１００Ｒ、１００Ｇおよび１００Ｂは、例えばそれぞれ透過型の液晶パネルであり、それぞれが複数の画素回路を有する。複数の画素回路の各々は、それぞれ液晶素子を含む。電気光学装置１００Ｒの液晶素子は、後述するようにＲに対応するデータ信号に基づいて駆動されることによって、当該データ信号の電圧に応じた透過率となる。
このため、電気光学装置１００Ｒでは、液晶素子の透過率を個別に制御することによって、Ｒの透過像が生成される。同様に、電気光学装置１００Ｇでは、Ｇに対応するデータ信号に基づいてＧの透過像が生成され、電気光学装置１００Ｂでは、Ｂに対応するデータ信号に基づいてＢの透過像が生成される。

電気光学装置１００Ｒ、１００Ｇおよび１００Ｂによってそれぞれ生成された各色の透過像は、ダイクロイックプリズム２１１２の三方向に入射する。ダイクロイックプリズム２１１２において、ＲおよびＢの光は９０度に屈折する一方、Ｇの光は直進する。したがって、ダイクロイックプリズム２１１２において各色の画像が合成されて、加法混色によるカラー画像が生成される。ダイクロイックプリズム２１１２による合成像は投射レンズ２１１４に入射し、投射レンズ２１１４は当該合成像をスクリーンＳcrに拡大して投射する。

なお、電気光学装置１００Ｒ、１００Ｂによる透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、電気光学装置１００Ｇによる透過像は直進して投射される。したがって、電気光学装置１００Ｒ、１００Ｂによる各透過像は、電気光学装置１００Ｇの透過像に対して左右反転した関係となる。

図２は、投射型表示装置１０の電気的な構成を示すブロック図である。投射型表示装置１０は、表示制御回路２０と、上述した電気光学装置１００Ｒ、１００Ｇおよび１００Ｂとを含む。

図示省略されたホスト装置等の上位装置から、映像データＶid-inが同期信号Ｓyncに同期して供給される。映像データＶid-inは、表示すべき画像における画素の階調レベルを、ＲＧＢ毎に例えば８ビットで指定する。

投射型表示装置１０では、スクリーンＳcrに投射されるカラー画像が、上述したように電気光学装置１００Ｒ、１００Ｇおよび１００Ｂの各透過像を合成することで表現される。したがって、カラー画像の最小単位である画素は、電気光学装置１００Ｒによる赤の副画素、電気光学装置１００Ｇによる緑の副画素、および、電気光学装置１００Ｂによる青の副画素に分けることができる。ただし、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂにおける副画素について、色について特定する必要がない場合や、単に明暗のみを問題とする場合等では、副画素と敢えて表記する必要がない。そこで本説明では、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂにおける表示単位について、単に画素と表記する。

同期信号Ｓyncには、映像データＶid-inの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データＶid-inにおける映像画素の１つ分のタイミングを示すクロック信号が含まれる。

表示制御回路２０は、上位装置からの映像データＶid-inをＲＧＢ成分毎に分けるとともに、アナログ電圧のデータ信号に変換して電気光学装置１００Ｒ、１００Ｇおよび１００Ｂに供給する。具体的には、表示制御回路２０は、映像データＶid-inのうち、Ｒ成分をアナログに変換してデータ信号Ｖid-Rとして電気光学装置１００Ｒに供給する。同様に、表示制御回路２０は、映像データＶid-inのうち、Ｇ成分をアナログに変換してデータ信号Ｖid-Gとして電気光学装置１００Ｇに供給し、Ｂ成分をアナログに変換してデータ信号Ｖid-Bとして電気光学装置１００Ｂに供給する。
なお、表示制御回路２０は、データ信号Ｖid_R、Ｖid_GおよびＶid_Bを順に電気光学装置１００Ｒ、１００Ｇおよび１００Ｂの駆動を制御するための制御信号Ｃtrに同期して供給する。

次に、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂについて説明する。電気光学装置１００Ｒ、１００Ｇおよび１００Ｂについては、入射する光の色、すなわち波長だけが異なり、構造的には共通である。そこで、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂについては、符号を１００として、色を特定しないで一般的に説明する。

図３は、電気光学装置１００の外観を示す斜視図であり、図４は、図３におけるＨ－ｈ線で切断した断面図である。
これらの図に示されるように、電気光学装置１００では、画素電極１２６が設けられた素子基板１００ａと、コモン電極７２が設けられた対向基板１００ｂとが、一定の間隙を保ちつつ、互いに電極形成面が対向するようにシール材９０によって貼り合わせられ、この間隙に液晶６２が封入される。

素子基板１００ａおよび対向基板１００ｂとしては、それぞれガラスや石英などの光透過性および絶縁性を有する基板が用いられる。図３に示されるように、素子基板１００ａにおける一辺は、対向基板１００ｂから張り出している。この張り出した領域に、図において横方向に沿って複数の端子７が設けられている。複数の端子７には、図示省略されたＦＰＣ（Flexible Printed Circuits）基板の一端が接続される。なお、当該ＦＰＣ基板の他端は、表示制御回路２０に接続されて、上述した各種の信号が供給される。

素子基板１００ａにおいて対向基板１００ｂに向かう面には、詳細には後述するが、画素電極１２６が、透明性を有する導電層のパターニングによって設けられる。また、素子基板１００ａの対向面および対向基板１００ｂの対向面には、電極以外にも様々な要素が設けられるが、図４では省略される。

図５は、電気光学装置１００の電気的な構成を示すブロック図である。電気光学装置１００には、表示領域５の周縁に、走査線駆動回路３０およびデータ線駆動回路４０が設けられる。

電気光学装置１００の表示領域５では、画素回路５０がマトリクス状に配列される。詳細には、表示領域５において、複数本の走査線１２が図において横のＸ軸に沿って延在して設けられる。Ｘ軸は、第１方向において向きを指定しない場合の例である。また、複数本のデータ線１４が縦のＹ軸に沿って延在し、かつ、走査線１２と互いに電気的な絶縁を保って設けられる。Ｙ軸は、第２方向において向きを指定しない場合の一例である。複数本の走査線１２と複数本のデータ線１４との交差に対応して画素回路５０がマトリクス状に設けられる。
なお、Ｘ軸およびＹ軸は相対的な関係にあり、端的にいえば、走査線１２がＸ軸またはＹ軸の一方に沿って延在し、データ線１４がＸ軸またはＹ軸の他方に沿って延在する、という関係にある。このため、データ線１４が第１方向の一方から他方に向かうＸ軸に沿って延在するとした場合、走査線１２が第２方向の一方から他方に向かうＹ軸に沿って延在する、ということができる。

走査線１２の本数をｍとし、データ線１４の本数をｎとした場合、画素回路５０は、縦ｍ行×横ｎ列でマトリクス状に配列する。ｍ、ｎは、いずれも２以上の整数である。走査線１２と画素回路５０とにおいて、マトリクスの行を区別するために、図において上から順に１、２、３、…、（ｍ－１）、ｍ行と呼ぶ場合がある。同様にデータ線１４および画素回路５０において、マトリクスの列を区別するために、図において左から順に１、２、３、…、（ｎ－１）、ｎ列と呼ぶ場合がある。

走査線駆動回路３０は、表示制御回路２０からの制御信号Ｃtrにしたがって走査線１２を例えば１、２、３、…、ｍ行目という順番で１本ずつ選択し、選択した走査線１２への走査信号をＨレベルとする。なお、走査線駆動回路３０は、選択した走査線１２以外の走査線１２への走査信号をＬレベルとする。
データ線駆動回路４０は、表示制御回路２０から供給されるデータ信号のうち、対応する色のデータ信号を１行分ラッチするとともに、走査線１２への走査信号がＨレベルとなった期間において、当該走査線１２に位置する画素回路５０に、データ線１４を介して出力する。

図６は、隣り合う２本の走査線１２Ａおよび１２Ｂと、隣り合う２本のデータ線１４Ａおよび１４Ｂとの交差に対応する縦２行横２列の計４個の、画素回路５０の等価回路を示す図である。画素回路５０の回路構成についてはそれぞれ共通である。そこで、走査線１２Ａとデータ線１４Ａとの交差に対応する画素回路５０に着目し、当該画素回路５０について説明する。

当該画素回路５０は、液晶素子６０とトランジスター１３０と蓄積容量１４０とを含む。トランジスター１３０は、例えばｎチャネル型の薄膜トランジスターである。画素回路５０において、トランジスター１３０のゲート電極は走査線１２Ａに電気的に接続される一方、そのソース領域はデータ線１４Ａに電気的に接続され、そのドレイン領域は、画素電極１２６および蓄積容量１４０の一端に電気的に接続される。

トランジスター１３０では、電流が流れる方向が反転すると、ソースとドレインとが入れ替わるが、本説明では、データ線１４Ａと電気的に接続される領域をソース領域（一方のソースドレイン領域）とし、画素電極１２６と電気的に接続される領域をドレイン領域（他方のソースドレイン領域）とする。
また、本説明において「電気的に接続」または単に「接続」とは、２以上の要素間の直接的または間接的な接続または結合を意味し、例えば素子基板において２以上の要素間が直接的ではなくても、異なる配線がコンタクトホールを介して接続されることも含む。

画素電極１２６に対向するようにコモン電極７２が全画素に対して共通に設けられる。コモン電極７２には電圧ＬＣcomが印加される。そして、画素電極１２６とコモン電極７２との間には上述したように液晶６２が挟持される。したがって、画素回路５０毎に、画素電極１２６およびコモン電極７２によって液晶６２を挟持した液晶素子６０が構成される。
また、液晶素子６０に対して電気的に並列に蓄積容量１４０が設けられる。蓄積容量１４０において、一端が画素電極１２６に接続され、他端が容量線７４に接続される。容量線７４は、時間的に一定の電圧、例えばコモン電極７２への印加電圧と同じ電圧ＬＣcomが印加される。

なお、図６において容量線７４は、走査線１２の延在方向であるＸ軸に沿って設けられているが、実際には後述するように、複数の配線がコンタクトホールを介して接続されて、Ｘ軸およびＹ軸に沿って平面視したときにメッシュ状に設けられる。
また、図６では、２本の走査線を区別するために符号を１２Ａおよび１２Ｂとし、２本のデータ線を区別するために符号を１４Ａおよび１４Ｂとしている。走査線およびデータ線を区別しない場合には、上述の図５に示されるように、符号を１２および１４とする。

画素回路５０は、走査線１２に沿ったＸ軸とデータ線１４に沿ったＹ軸とにわたってマトリクス状に配列するので、画素回路５０に含まれる画素電極１２６についてもＸ軸およびＹ軸にわたって配列する。

走査信号がＨレベルとなった走査線１２では、当該走査線１２に対応して設けられる画素回路５０のトランジスター１３０がオン状態になる。トランジスター１３０のオン状態により、データ線１４と画素電極１２６とが電気的に接続された状態になるので、データ線１４に供給されたデータ信号が、オン状態のトランジスター１３０を介して画素電極１２６に到達する。走査線１２がＬレベルになると、トランジスター１３０がオフ状態になるが、画素電極１２６に到達したデータ信号の電圧は、液晶素子６０および蓄積容量１４０によって保持される。

周知のように、液晶素子６０では、画素電極１２６およびコモン電極７２によって生じる電界に応じて液晶分子の配向が変化する。したがって、液晶素子６０は、印加された電圧の実効値に応じた透過率となる。
なお、液晶素子６０がノーマリーブラックモードであれば、液晶素子６０への印加電圧が高くなるにつれて、透過率が高くなる。
液晶素子６０において画素として機能する領域は、すなわち電圧の実効値に応じた透過率となる領域は、素子基板１００ａおよび対向基板１００ｂを平面視したときに、画素電極１２６とコモン電極７２とが重なる領域である。画素電極１２６は、平面視で例えば正方形であるので、電気光学装置１００による画素の形状も平面視したときに正方形となる。
本説明において平面視とは、基板面の垂直軸に沿って基板を眺めた場合をいい、特に素子基板１００ａの平面視とは、当該素子基板１００ａの対向面を対向基板１００ｂから眺めた場合をいう。

液晶素子６０の画素電極１２６にデータ信号を供給する動作が、一垂直走査期間において１、２、３、…、ｍ行目という順番で実行される。これによりｍ行ｎ列で配列する画素回路５０の液晶素子６０の各々にデータ信号に応じた電圧が保持され、各液晶素子６０が目的とする透過率となり、ｍ行ｎ列で配列する液晶素子６０によって、対応する色の透過像が生成される。
このように透過像の生成がＲＧＢ毎に実行されて、ＲＧＢを合成したカラー画像がスクリーンＳcrに投射される。

電気光学装置１００における素子基板１００ａについて説明する。
図１４は、素子基板１００ａにおける対向面を示す平面図である。素子基板１００ａの対向面では、画素電極１２６が、Ｘ軸およびＹ軸に沿ってマトリクス状に、互いに隙間を保って設けられる。
１つの画素電極１２６は、平面視したときに下辺ほぼ中央に設けられるコンタクトホールＣt56を介して、配線１２５ａに電気的に接続される。配線１２５ａは、後述するようにトランジスター１３０のドレイン領域および蓄積容量１４０の一端に電気的に接続される中継配線である。

図１４においてＡ－ａ線は、平面視したときに後述するトランジスター１３０のソース領域からＸ軸の右方向に沿った点Ｊ１まで、および、点Ｊ１からＹ軸の上方向に沿った点Ｊ２までを結ぶ仮想線である。点Ｊ１は、ある画素電極１２６に着目した場合に、当該画素電極１２６の右下において、隣り合う４つの画素電極１２６によって生じる隙間の仮想中心点である。点Ｊ２は、当該着目した画素電極１２６の右上において、隣り合う４つの画素電極１２６によって生じる隙間の仮想中心点である。
Ｂ－ｂ線は、平面視したときにＸ軸に沿った仮想線であって、着目した画素電極１２６と、当該着目した画素電極の右隣に位置する画素電極１２６との隙間を含む仮想線であり、蓄積容量１４０の構造を説明するために用いられる。
Ｃ－ｃ線は、平面視したときにＹ軸に沿った仮想線であって、コンタクトホールＣt56を含む仮想線であり、ゲート電極付近におけるトランジスター１３０の構造を説明するために用いられる。

上記図１４を含む図７から図１４までは、素子基板１００ａの製造プロセスを示す平面図である。なお、図７から図１４までの平面図では、各種の絶縁層や誘電層が適宜省略されている。
図１５から図２２までは、素子基板１００ａの製造プロセスを示す断面図であり、それぞれ順に図７から図１４までの平面図におけるＡ－ａ線で素子基板１００ａを破断した断面模式図である。
図２３からの図３０は、素子基板１００ａの製造プロセスを示す断面図であり、これらの図うち、各左欄は、それぞれ順に図７から図１４までの平面図におけるＢ－ｂ線で素子基板１００ａを破断した断面模式図であり、各右欄は、それぞれ順に図７から図１４までの平面図におけるＣ－ｃ線で素子基板１００ａを破断した断面図である。
なお、図１１、図１２および図１３では、図面の複雑化を避けるために、Ａ－ａ線、Ｂ－ｂ線およびＣ－ｃ線が省略されている。

まず、図１５および図２３の右欄に示されるように、石英などの光透過性および絶縁性を有する基材１０１の上面に、配線１２１が設けられる。配線１２１は、遮光配線の一例であり、平面視したときに図７に示されるように、画素電極１２６毎に設けられる。なお、「画素電極１２６毎に」とは、電気光学装置１００における画素回路５０と一対一に対応して、という意味である。
配線１２１は、例えば遮光性および導電性を有するタングステン（Ｗ）やタングステンシリサイド（ＷＳｉ）などの第１導電層のパターニングによってＸ軸に沿って形成される。配線１２１は、幅広部１２１ａと、点Ｊ１から平面視で下方向に屈曲してコンタクトホールＣt13aを受ける突出部１２１ｂと、を含む。
なお、図２３の左欄に示されるように、Ｂ－ｂ線で破断した部分には、配線１２１は設けられない。

平面図においてコンタクトホールは、単なる四角枠と、四角枠に×を重ねた印と、の２種類で示される。このうち、前者の単なる四角枠は、接続される二配線のうち、下層の（基材１０１に近い）配線の位置を示し、後者の四角枠に×を重ねた印は、接続される二配線のうち、上層の（基材１０１から遠い）配線の位置を示す。
また、配線１２１は、図において画素電極１２６毎に島状になっているが、Ｘ軸に沿って連続する形状であってもよい。Ｘ軸に沿って連続する形状であれば、当該配線１２１が行毎に設けられる。なお、「行毎に」とは、走査線１２と一対一に対応して、という意味である。

次に、図１６および図２４の右欄に示されるように、基材１０１または配線１２１を覆うように、第１層間絶縁膜１１１が設けられ、当該第１層間絶縁膜１１１の上面に、配線１２２が設けられる。配線１２２は、走査線１２を構成し、遮光性および導電性を有するＷＳｉなどの第２導電層のパターニングによって行毎に形成される。
配線１２２は、平面視したときに図８に示されるように、突出部１２１ｂを除いて、配線１２１と重なるようにＸ軸に沿って形成される。このため、配線１２２にも、配線１２１と同様に幅広部１２２ａが設けられる。この幅広部１２２ａは、後述する２つのコンタクトホールＣt23を受けるために設けられる。
なお、図２３の左欄に示されるように、Ｂ－ｂ線で破断した部分には、配線１２２が設けられない。

続いて、図１７および図２５の左欄に示されるように、第１層間絶縁膜１１１および基材１０１のエッチングによってトレンチＴａが設けられる。トレンチＴａは、平面視したときに図９に示されるように、点Ｊ１および点Ｊ２の間において、配線１２１、１２２および突出部１２１ｂを避けて、Ｙ軸に沿った矩形形状で設けられる。このため、図２５の右欄に示されるように、Ｃ－ｃ線で破断した部分には、トレンチＴａが設けられない。
なお、トレンチＴａは、蓄積容量１４０の大部分が形成される領域である。

次に、図１８および図２６に示されるように、第１層間絶縁膜１１１または配線１２２を覆うように、特にトレンチＴａでは、基材１０１を覆うように第２層間絶縁膜１１２が設けられる。そして、当該第２層間絶縁膜１１２の上面に、半導体層１３１が設けられる。半導体層１３１は、蓄積容量１４０の一部およびトランジスター１３０を構成し、高温ポリシリコン膜をパターニングすることによって、平面視したときに図１０に示されるようにＡ－ａ線に沿ったＬ字状に形成される。

図６に示される等価回路の関係でいえば、走査線１２Ａとデータ線１４Ｂとに対応した画素回路５０におけるトランジスター１３０の半導体層１３１が、走査線１２Ａと、データ線１４Ａに右隣に位置するデータ線１４Ｂと、平面視において重なるように設けられる。なお、データ線１４Ａは第１データ線の一例であり、データ線１４Ｂは第２データ線の一例である。

半導体層１３１のうち、幅広部１２２ａ（１２１ａ）を含む配線１２２（１２１）と重なる領域の一部は、当該配線１２２（１２１）の線幅よりも狭く形成される。当該領域の一部は、後述するようにトランジスター１３０のソース領域、チャネル領域およびＬＤＤ領域になる。当該領域の一部が配線１２２（１２１）の線幅よりも狭いことにより、裏面からの戻り光が配線１２１、１２２によって遮蔽されるので、戻り光がトランジスター１３０のチャネル領域およびＬＤＤ領域に侵入しにくい構成になっている。
なお、線幅とは、配線の延在方向に対して直交する方向の寸法をいう。また、半導体層１３１は、図１８および図２６の左欄に示されるように、トレンチＴａの底部まで入り込む。

図１９および図２７に示されるように、第２層間絶縁膜１１２または半導体層１３１を覆うように、ゲート絶縁膜１５１が設けられて、その一部がフォトリソグラフィによって除去される。
ゲート絶縁膜１５１が除去される領域は、図１１では省略されるが、後述するドレイン領域の残部領域になる予定のＬ字状の領域である。フォトレジストがＬ字状の領域で開孔し、当該開孔に相当する領域においてゲート絶縁膜１５１が除去されて、半導体層１３１が露出する。このフォトレジストをマスクとして、半導体層１３１の露出部分にイオンが注入されて、蓄積容量１４０の一端として用いられる。この後に成膜された誘電膜およびデポポリシリコン膜のパターニングによって断面視したときに図１９および図２７に示されるように、誘電膜１５２ａ、１５２ｂ、デポポリシリコン膜１５３ａおよび１５３ｂが形成される。

なお、図１９に示されるように、コンタクトホールＣt13aが設けられる。コンタクトホールＣt13aは、デポポリシリコン膜１５３ｂ、誘電膜１５２ｂ、第２層間絶縁膜１１２および第１層間絶縁膜１１１の順に開孔した開孔部である。コンタクトホールＣt13aによって配線１２１が露出する。
また、図２７の右欄に示されるように、２つのコンタクトホールＣt23が１つの画素回路５０に対応して設けられる。コンタクトホールＣt23は、デポポリシリコン膜１５３ａ、誘電膜１５２ａ、ゲート絶縁膜１５１および第２層間絶縁膜１１２の順に開孔した開孔部である。コンタクトホールＣt23によって配線１２２が露出する。

第２層間絶縁膜１１２の上面には、例えば遮光性および導電性を有する第３導電層のパターニングによってゲート電極１２３ａおよび配線１２３ｂが設けられる。

このうち、配線１２３ｂは、容量配線の一例である容量線７４の一部を構成し、図１１に示されるようにＹ軸に沿って各列のコンタクトホールＣt13aおよびトレンチＴａと重なるように設けられ、断面視では図１９および図２７の左欄に示されるように、デポポリシリコン膜１５３ｂおよび誘電膜１５２ｂと重なるように設けられる。
これにより、半導体層１３１のドレイン領域の一部を除いた残部領域と、配線１２３ｂおよびデポポリシリコン膜１５３ｂとで、誘電膜１５２ｂを挟持することにより、蓄積容量１４０が構成される。
蓄積容量１４０のうち、トレンチＴａでは、当該トレンチＴａの底部のみならず、サイドウォールにおいても、導電層／誘電膜／導電性が構成されるので、その分、容量を増加させることができる。
なお、配線１２３ｂは、配線１２１とコンタクトホールＣt13aを介して電気的に接続される。

配線１２３ｂは、平面視で図１１に示されるように各行の半導体層１３１と重なるように左に突出する突出部１２３ｂａを有する。突出部１２３ｂａは、コンタクトホールＣt35を受けるために設けられる。
なお、突出部１２３ｂａにおいても誘電膜１５２ｂが設けられるので、蓄積容量１４０はトレンチＴａ以外でも形成される。

また、ゲート電極１２３ａは、平面視したときに図１１に示されるように、２つのコンタクトホールＣt23との間において半導体層１３１の幅狭部分に重なるように島状に設けられる。これにより、ゲート電極１２３ａは、２つのコンタクトホールＣt23を介して配線１２２に電気的に接続される。
なお、ゲート電極１２３ａは、配線１２１、１２２および半導体層１３１と重なる領域において配線１２１および１２２よりも線幅が広い。

半導体層１３１には、ゲート電極１２３ａをマスクとしたイオン注入によって、ＬＤＤ領域１３１ａおよび１３１ｂが設けられる。図１１において、ＬＤＤ領域１３１ａおよび１３１ｂが、ハッチングが付された領域である。図１１および図１９に示されるように半導体層１３１のうち、ＬＤＤ領域１３１ａの左がソース領域であり、ＬＤＤ領域１３１ｂの右がドレイン領域である。
なお、ソース領域は、低濃度のＬＤＤ領域１３１ａよりも高濃度のドープ領域であり、ドレイン領域は、低濃度のＬＤＤ領域１３１ｂよりも高濃度のドープ領域である。

ドレイン領域の一部は、図１１または図１９に示されるように、突出部１２３ｂａを含む配線１２３ｂと重なる。突出部１２３ｂａを含む配線１２３ｂと重なる領域、換言すれば平面視したときにドレイン領域の一部を除いたＬ字状の残部領域が配線１２３ｂと重なる領域には、上述したようにフォトレジストをマスクとしたイオン注入によってすでに高濃度ドープ領域になっている。
また、半導体層１３１のうち、平面視したときにゲート電極１２３ａと重なる部分がチャネル領域１３１ｃである。
このようにして、トランジスター１３０のソース領域、ドレイン領域、ＬＤＤ領域１３１ａ、１３１ｂおよびチャネル領域１３１ｃが設けられる。

次に、図２０および図２８に示されるように、ゲート絶縁膜１５１、ゲート電極１２３ａまたは配線１２３ｂを覆うように、第３層間絶縁膜１１３が設けられる。
また、図２０に示されるように、コンタクトホールＣts4およびＣtd4が設けられる。コンタクトホールＣts4およびＣtd4は、それぞれ第３層間絶縁膜１１３およびゲート絶縁膜１５１を順に開孔する。コンタクトホールＣts4によって半導体層１３１のソース領域が露出し、コンタクトホールＣtd4によって半導体層１３１のドレイン領域が露出する。

第３層間絶縁膜１１３の上面には、例えばアルミニウムなどの遮光性および導電性を有する第４導電層のパターニングによって配線１２４ａおよび１２４ｂが設けられる。
配線１２４ａは、第１遮光部材の一例であり、島状に形成され、コンタクトホールＣtd4を介して半導体層１３１のドレイン領域に電気的に接続される。
配線１２４ｂは、データ線１４を構成し、平面視したときに図１２に示されるように、各行において右に突出した突出部１２４ｂａを有する。配線１２４ｂの突出部１２４ｂａは、コンタクトホールＣts4を介して半導体層１３１のソース領域に電気的に接続される。
配線１２４ａは、半導体層１３１のドレイン領域を覆い、突出部１２４ｂａは、半導体層１３１のソース領域、ＬＤＤ領域１３１ａ、ＬＤＤ領域１３１ｂおよびゲート電極１２３ａを覆う。ここで、ドレイン領域と平面視で重なる領域において、配線１２４ａと突出部１２４ｂａとの間には隙間Ａｐ１が生じている。

なお、隙間Ａｐ１は、平面視したときに、ドレイン領域と重なる領域ではなく、ＬＤＤ領域１３１ｂと重なる領域に設けられてもよい。
また、図１２に示される３列の配線１２４ｂのうち、左端の配線１２４ｂがデータ線１４Ａに相当するとした場合、中央の配線１２４ｂがデータ線１４Ｂに相当する。このため、ソース領域がデータ線１４Ａに相当する配線１２４ｂに接続された半導体層１３１は、走査線１２に相当する配線１２２と平面視で重なり、かつ、点Ｊ１で屈曲してデータ線１４Ｂに沿って平面視で重なる。
図１２では、複雑化を避けるために、配線１２４ａ、１２４ｂ、半導体層１３１およびゲート電極１２３ａのみが図示され、突出部１２３ｂａを含む他の配線が省略されている。

図２１および図２９に示されるように、配線１２４ａ、１２４ｂまたは第３層間絶縁膜１１３を覆うように、第４層間絶縁膜１１４が設けられる。
この後、図２１に示されるように、コンタクトホールＣt35およびＣt45が設けられる。コンタクトホールＣt35は、第４層間絶縁膜１１４および第３層間絶縁膜１１３を順に開孔する。コンタクトホールＣt35によって配線１２３ｂが露出する。コンタクトホールＣt45は、第４層間絶縁膜１１４を開孔する。コンタクトホールＣt45によって配線１２４ａが露出する。

第４層間絶縁膜１１４の上面には、例えばアルミニウムなどの遮光性および導電性を有する第５導電層のパターニングによって配線１２５ａおよび１２５ｂが設けられる。
配線１２５ａは、第２遮光部材の一例であり、平面視で図１３に示されるように、島状に形成され、コンタクトホールＣt45を介して配線１２４ａに電気的に接続される。配線１２５ａは、図２１に示されるように、配線１２４ａと突出部１２４ｂａとの間で生じる隙間Ａｐ１を覆う。

配線１２５ｂは、容量線７４の一部を構成し、平面視したときにＹ軸に沿った部分が図１１の配線１２３ｂと同じ形状に形成される。配線１２５ｂは、各行において右に突出する突出部１２５ｂａを有し、コンタクトホールＣt35を介して配線１２３ｂに電気的に接続される。
配線１２５ａは、平面視で配線１２４ａの一部および突出部１２４ｂａの一部を覆う。
なお、配線１２５ａと図１３において右の配線１２５ｂの突出部１２５ｂａとの間には隙間Ａｐ２が生じている。
図１３では、複雑化を避けるために、配線１２５ａおよび１２５のみが図示され、他の配線が省略されている。

図２２および図３０に示されるように、配線１２５ａ、１２５ｂまたは第４層間絶縁膜１１４を覆うように、第５層間絶縁膜１１５が設けられる。
この後、図３０の右欄に示されるように、コンタクトホールＣt56が設けられる。コンタクトホールＣt56は、第５層間絶縁膜１１５を開孔する。コンタクトホールＣt56によって配線１２５ａが露出する。

第５層間絶縁膜１１５の上面には、図３０および上述した図１４に示されるように、透明性および導電性を有する第６導電層のパターニングによって画素電極１２６が設けられる。
画素電極１２６は、コンタクトホールＣt56を介して配線１２５ａに電気的に接続される。
図１４では、複雑化を避けるために、画素電極１２６、配線１２５ａおよび１２５ｂのみが図示され、他の配線が省略されている。

本実施形態において、トランジスター１３０を構成する半導体層１３１のドレイン領域は、コンタクトホールＣtd4、配線１２４ａ、コンタクトホールＣt45、配線１２５ａおよびコンタクトホールＣt56という順で、画素電極１２６に電気的に接続される。
また、半導体層１３１のソース領域は、コンタクトホールＣts4および突出部１２４ｂａという順で、データ線１４を構成する配線１２４ｂに電気的に接続される。
なお、ゲート電極１２３ａは、コンタクトホールＣt23を介して、走査線１２を構成する配線１２２に電気的に接続される。
蓄積容量１４０の他端である配線１２３ｂおよびデポポリシリコン膜１５３ｂは、コンタクトホールＣt35を介して配線１２５ｂに電気的に接続されるとともに、コンタクトホールＣt13を介して配線１２１に電気的に接続される。

本実施形態によれば、特に図２１および図２２に示されるように、配線１２４ａと突出部１２４ｂａとの間にで生じた隙間Ａｐ１は、配線１２５ａで覆われる。このため、光源からの入射する光は、配線１２５ａで阻止されて、隙間Ａｐ１を介して半導体層１３１、特にＬＤＤ領域１３１ｂに侵入しにくい。
また、光源からの入射する光は、配線１２５ａおよび１２５ｂとの間で生じている隙間Ａｐ２を介して侵入する。ただし、当該侵入した光は、配線１２４ａによって阻止されるので、半導体層１３１に侵入にくい。
したがって、本実施形態では、光源からの入射する光が半導体層１３１に侵入することを抑えることができる。

配線１２１、１２２が例えばタングステンシリサイドで構成される場合において、後の工程において層間絶縁膜等を硬化させるための高温アニール処理が施されると、遮光性が低下することがある。仮に、半導体層１３１に対し基材１０１寄りに位置する遮光配線が１層のみの構成では、上記高温アニール処理による遮光性の低下によって、戻り光の侵入を十分に阻止できない可能性がある。
これに対して、本実施形態では、半導体層１３１に対し基材１０１寄りに位置する遮光配線が配線１２１、１２２の２層であって、いずれも半導体層１３１と重なり、かつ、半導体層１３１と比較して幅広である。このため、本実施形態では、戻り光が、配線１２１、１２２の２層によって遮光される。

したがって、本実施形態では、光源からの入射光および戻り光が半導体層１３１に侵入しにくいので、オフリークに起因するフリッカーを低減することができる。

また、本実施形態では、データ線１４として機能する配線１２４ｂは、素子基板１００ａにおける基板面の垂直軸に対して下層の配線１２３ｂと上層の配線１２５ｂとで挟まれる。データ線１４として機能する配線１２４ｂには、データ信号が供給されるので、電圧変動することからノイズ源になり得る。ただし、配線１２４ｂを挟む配線１２３ｂおよび１２５ｂは、コンタクトホールＣt35を介して電気的に接続され、時間的に一定の電圧ＬＣcomに保たれるので、シールド配線として機能する。
このため、本実施形態では、配線１２４ｂの電圧変動に起因するノイズの影響を抑えることができる。

＜付記＞
以上に例示した形態から、例えば以下の態様が把握される。

ひとつの態様（態様１）に係る電気光学装置は、第１方向に沿って延在し、遮光性を有する走査線と、前記第１方向と交差する第２方向に沿って延在する第１データ線および第２データ線と、前記走査線および前記第２データ線と平面視において重なるように設けられる半導体層および前記走査線と電気的に接続され、前記走査線の線幅よりも広く、前記走査線の一部を覆うように島状に設けられるゲート電極を有し、一方のソースドレイン領域は、前記第１データ線に電気的に接続されるトランジスターと、前記走査線と平面視において重なるように前記第１方向に沿って延在し、遮光性を有し、前記ゲート電極と平面視において重なるように前記半導体層よりも線幅が広い幅広部を有する遮光配線と、を備える。
態様１によれば、戻り光が遮光配線と走査線とによって遮蔽されて、半導体層に侵入しにくくなるので、オフリークに起因するフリッカーを低減できる。

態様１の具体的な態様２に係る電気光学装置は、基材をさらに有し、前記基材に、前記遮光配線、前記走査線および前記半導体層が順に設けられる。

態様１の具体的な態様３に係る電気光学装置では、前記半導体層は、前記一方のソースドレイン領域から他方のソースドレイン領域の一部までが前記走査線と平面視で重なり、前記他方のソースドレイン領域の一部を除いた残部が前記第２データ線と平面視で重なる。
態様３によれば、半導体層における一方のソースドレイン領域から他方のソースドレイン領域の一部までが走査線と平面視で重なり、他方のソースドレイン領域の一部を除いた残部が第２データ線と平面視で重なるので、走査線と重なる領域および第２データ線と重なる領域が有効に活用されて、開口率が高められる。

態様３の具体的な態様４に係る電気光学装置は、前記第２データ線と平面視で重なる領域にトレンチを有し、前記トレンチに、前記他方のソースドレイン領域の一部を除いた残部と、前記第２データ線と平面視において重なる容量配線と、によって誘電膜を挟持した蓄積容量が設けられる。
態様４によれば、蓄積容量がデータ線と重なる領域に設けられるので、開口率の低下を招かない。また、蓄積容量がトレンチに設けられるので、トレンチのサイド壁を有効に活用される。

態様４の具体的な態様５に係る電気光学装置では、前記遮光配線が、前記容量配線と電気的に接続される。

態様３の具体的な態様６に係る電気光学装置は、第１遮光部材および第２遮光部材をさらに有し、前記第１データ線および前記第２データ線は、遮光性を有し、前記第１データ線は、平面視で前記第１方向に沿って突出する突出部を備え、前記第１遮光部材は、前記他方のソースドレイン領域に電気的に接続され、前記半導体層のＬＤＤ領域または前記他方のソースドレイン領域と平面視で重なる領域において、前記突出部との間に隙間を有し、前記第２遮光部材は、前記第１遮光部材に電気的に接続され、平面視において前記第１遮光部材と前記突出部との間の隙間を覆う。
態様６によれば、第２遮光部材が平面視において第１遮光部材と突出部との間の隙間を覆うように設けられるので、戻り光のみならず、入射光も、半導体層に侵入しにくくなる。このため、オフリークに起因するフリッカーをさらに低減できる。

態様７に係る電子機器は、態様１に係る電気光学装置を有する。

１０…投射型表示装置、１２…走査線、１４…データ線、１４Ａ…第１データ線、１４Ｂ…第２データ線、５０…画素回路、７２…対向電極、７４…容量線、１００、１００Ｒ、１００Ｇ、１００Ｂ…電気光学装置、１０１…基材、１２１…配線（遮光配線）、１２１ａ…幅広部、１２２…配線（走査線）、１２３ａ…ゲート電極、１２３ｂ…配線（容量配線）、１２４ａ…配線（第１遮光部材）、１２４ｂ…配線（データ線）、１２４ｂａ…突出部、１２５ａ…配線（第２遮光部材）、１２５ｂ…配線、１２６…画素電極、１３０…トランジスター、１３１…半導体層、１３１ａ、１３１ｂ…ＬＤＤ領域、１４０…蓄積容量、１５２ｂ…誘電膜、Ａｐ１…隙間、Ｔａ…トレンチ。

Claims (7)

1. 第１方向に沿って延在し、遮光性を有する走査線と、
   前記第１方向と交差する第２方向に沿って延在する第１データ線および第２データ線と、
   前記走査線および前記第２データ線と平面視において重なるように設けられる半導体層および前記走査線と電気的に接続され、前記走査線の線幅よりも広く、前記走査線の一部を覆うように島状に設けられるゲート電極を有し、一方のソースドレイン領域は、前記第１データ線に電気的に接続されるトランジスターと、
   前記走査線と平面視において重なるように前記第１方向に沿って延在し、遮光性を有し、前記ゲート電極と平面視において重なるように前記半導体層よりも線幅が広い幅広部を有する遮光配線と、
   を備える
   ことを特徴とする電気光学装置。
   
2. 基材をさらに備え、
   前記基材に、前記遮光配線、前記走査線および前記半導体層が順に設けられる
   請求項１に記載の電気光学装置。
   
3. 前記半導体層は、
   前記一方のソースドレイン領域から他方のソースドレイン領域の一部までが前記走査線と平面視で重なり、
   前記他方のソースドレイン領域の一部を除いた残部が前記第２データ線と平面視で重なる
   請求項１に記載の電気光学装置。
   
4. 前記第２データ線と平面視で重なる領域にトレンチを有し、
   前記トレンチに、
   前記他方のソースドレイン領域の一部を除いた残部と、前記第２データ線と平面視において重なる容量配線と、によって誘電膜を挟持した蓄積容量が設けられる
   請求項３に記載の電気光学装置。
   
5. 前記遮光配線は、
   前記容量配線と電気的に接続される
   請求項４に記載の電気光学装置。
   
6. 第１遮光部材および第２遮光部材をさらに有し、
   前記第１データ線および前記第２データ線は、
   遮光性を有し、
   前記第１データ線は、
   平面視で前記第１方向に沿って突出する突出部を備え、
   前記第１遮光部材は、
   前記他方のソースドレイン領域に電気的に接続され、
   前記半導体層のＬＤＤ領域または前記他方のソースドレイン領域と平面視で重なる領域において、前記突出部との間に隙間を有し、
   前記第２遮光部材は、
   前記第１遮光部材に電気的に接続され、平面視において前記第１遮光部材と前記突出部との間の隙間を覆う
   請求項３記載の電気光学装置。
   
7. 請求項１に記載の電気光学装置を有する電子機器。

Images