JP2024022978A - 直流遮断器 - Google Patents

Abstract

【課題】簡素な直流遮断器の構成によって、メイン半導体スイッチに印加されるサージ電圧を低減する。【解決手段】直流遮断器（１）において、メイン半導体スイッチ（ＳＷｍ）は、直流送電線（８１）の正極線（８２ｐ）上の第１ノード（Ｎｐ１）と、第１ノード（Ｎｐ１）よりも後段に位置する正極線（８２ｐ）上の第２ノード（Ｎｐ２）と、に接続されている。制御部（１０）は、メイン半導体スイッチ（ＳＷｍ）を制御する。第１ダイオード（Ｄ１）は、第２ノード（Ｎｐ２）と直流送電線（８１）の負極線（８２ｎ）とに接続されている。パッシブスナバ（２０）は、第１ノード（Ｎｐ１）と第２ノード（Ｎｐ２）とに接続されており、かつ、メイン半導体スイッチ（ＳＷｍ）と並列に接続されている。アクティブスナバ（３０）は、パッシブスナバ（２０）と並列に接続されており、かつ、制御部（１０）によって制御される。【選択図】図１

Description

本発明の一態様は、直流遮断器に関する。

下記の特許文献１には、直流送電線の正極線に流れる電流を遮断する半導体スイッチ（メイン半導体スイッチ）を備えた遮断装置（直流遮断器）の構成例が開示されている。特許文献１の直流遮断器は、メイン半導体スイッチに印加されるサージ電圧を低減するために、正極線と負極線とに接続されたキャパシタをさらに備えている。

特開２０１２－４８７０号公報

本発明の一態様の目的は、簡素な直流遮断器の構成によって、メイン半導体スイッチに印加されるサージ電圧を低減することにある。

上記の課題を解決するために、本発明の一態様に係る直流遮断器は、直流送電線の正極線および負極線に接続される直流遮断器であって、上記正極線上の第１ノードと、上記第１ノードよりも後段に位置する上記正極線上の第２ノードと、に接続されているメイン半導体スイッチと、上記メイン半導体スイッチを制御する制御部と、上記第２ノードと上記負極線とに接続されている第１ダイオードと、上記第１ノードと上記第２ノードとに接続されており、かつ、上記メイン半導体スイッチと並列に接続されているパッシブスナバと、上記パッシブスナバと並列に接続されており、かつ、上記制御部によって制御されるアクティブスナバと、を備えている。

本発明の一態様によれば、簡素な直流遮断器の構成によって、メイン半導体スイッチに印加されるサージ電圧を低減できる。

一実施形態に係る直流遮断器を含む直流送電システムの一構成例を示す図である。 図１の直流遮断器の動作特性を検討するためのシミュレーションモデルの一例を示す図である。 図２のシミュレーションモデルにおいてメイン半導体スイッチがターンオフされた場合における、各電流の経路について説明する図である。 図２のシミュレーションモデルに対する比較例を示す図である。 図２のシミュレーションモデルに対する第１の参考例（参考例１）を示す図である。 図２のシミュレーションモデルに対する第２の参考例（参考例２）を示す図である。 図２のシミュレーションモデルに対する第３の参考例（参考例３）を示す図である。 突進率が小の場合における、比較例および参考例１のそれぞれのシミュレーション結果を比較する図である。 突進率が小の場合における、比較例および参考例２のそれぞれのシミュレーション結果を比較する図である。 突進率が小の場合における、比較例および参考例３のそれぞれのシミュレーション結果を比較する図である。 突進率が小の場合における、比較例および実施例のそれぞれのシミュレーション結果を比較する図である。 突進率が中の場合における、比較例および参考例１のそれぞれのシミュレーション結果を比較する図である。 突進率が中の場合における、比較例および参考例２のそれぞれのシミュレーション結果を比較する図である。 突進率が中の場合における、比較例および参考例３のそれぞれのシミュレーション結果を比較する図である。 突進率が中の場合における、比較例および実施例のそれぞれのシミュレーション結果を比較する図である。 突進率が大の場合における、比較例および参考例１のそれぞれのシミュレーション結果を比較する図である。 突進率が大の場合における、比較例および参考例２のそれぞれのシミュレーション結果を比較する図である。 突進率が大の場合における、比較例および参考例３のそれぞれのシミュレーション結果を比較する図である。 突進率が大の場合における、比較例および実施例のそれぞれのシミュレーション結果を比較する図である。

本発明の一実施形態に係る直流遮断器１について以下に説明する。簡潔化のため、公知の技術事項については説明を適宜省略する。本明細書において述べる各コンポーネント（構成要素）および各数値は、特に矛盾のない限り、いずれも単なる一例である。それゆえ、例えば、特に矛盾のない限り、各コンポーネントの位置関係および接続関係は、各図の例に限定されない。また、各図は、必ずしもスケール通りに図示されていない。

（直流遮断器１およびその周辺の構成）
図１は、直流遮断器１と直流電源８０と負荷９０とを含む直流送電システム１００の一構成例を示す図である。直流遮断器１は、直流電源８０と負荷９０との間に位置している。直流送電システム１００は、直流遮断器１を介して、直流電源８０から負荷９０へ電力を供給するように設計されている。直流遮断器１は、直流電源８０から負荷９０に流れる電流（より具体的には、直流電流）を選択的に遮断する。

直流遮断器１は、直流送電線８１の正極線８２ｐおよび負極線８２ｎに接続されている。したがって、直流遮断器１は、入力側（直流電源８０の側，前段とも称する）に端子Ｔｐｉおよび端子Ｔｎｉを有していてよい。端子Ｔｐｉおよび端子Ｔｎｉはそれぞれ、入力側における正極端子および負極端子である。

端子Ｔｐｉおよび端子Ｔｎｉは、直流電源８０に接続されている。具体的には、端子Ｔｐｉと直流電源８０の正極とは、正極線８２ｐによって接続されている。端子Ｔｎｉと直流電源８０の負極とは、負極線８２ｎによって接続されている。図１の例では、端子Ｔｐｉと直流電源８０との間にインピーダンスＺ１が存在している。インピーダンスＺ１は、入力側における直流送電線８１のインダクタンスを等価的に表す。

直流遮断器１は、出力側（負荷９０の側，後段とも称する）に端子Ｔｐｏおよび端子Ｔｎｏを有していてよい。端子Ｔｐｏおよび端子Ｔｎｏはそれぞれ、出力側における正極端子および負極端子である。端子Ｔｐｏおよび端子Ｔｎｏは、負荷９０に接続されている。具体的には、端子Ｔｐｏと負荷９０の正極とは、正極線８２ｐによって接続されている。端子Ｔｎｏと負荷９０の負極とは、負極線８２ｎによって接続されている。図１の例では、端子Ｔｐｏと負荷９０との間にインピーダンスＺ３が存在している。インピーダンスＺ３は、出力側における直流送電線８１のインダクタンスを等価的に表す。

図１の例において、直流遮断器１は、メイン半導体スイッチＳＷｍと、制御部１０と、電流センサ１９と、第１ダイオードＤ１と、パッシブスナバ２０と、アクティブスナバ３０とを備えている。本明細書において、パッシブスナバとは、スイッチング状態を制御可能な素子（例：半導体スイッチ）を有しないスナバを意味する。これに対し、アクティブスナバとは、当該素子を有するスナバを意味する。

図１の例では、後述する第２ノードＮｐ２と端子Ｔｐｏとの間にインピーダンスＺ２が存在している。また、端子Ｔｎｉと端子Ｔｎｏとの間にインピーダンスＺ４が存在している。インピーダンスＺ２は、直流遮断器１内における正極線８２ｐのインダクタンスを等価的に表す。インピーダンスＺ４は、直流遮断器１内における負極線８２ｎのインダクタンスを等価的に表す。

電流センサ１９とメイン半導体スイッチＳＷｍとは、正極線８２ｐ上において、直列に接続されている。図１の例では、電流センサ１９は、メイン半導体スイッチＳＷｍよりも前段に位置している。本明細書では、電流センサ１９によって検出される電流を、入力電流Ｉｉｎと称する（後掲の図４も参照）。

図１の例におけるＩｉｎは、直流電源８０から端子Ｔｐｉに流れる電流である。Ｉｉｎは、直流電源８０から負荷９０に流れる電流と読み換えることができる。Ｉｉｎは、メイン半導体スイッチＳＷｍに流れる電流でもある。このように、電流センサ１９は、メイン半導体スイッチＳＷｍに流れる電流を検出できるように配置されていればよい。

メイン半導体スイッチＳＷｍは、自身に流れる電流（すなわちＩｉｎ）を、自身に印加されるスイッチング制御信号に応じて遮断する。メイン半導体スイッチＳＷｍは、正極線８２ｐ上の第１ノードＮｐ１および第２ノードＮｐ２に接続されている。第２ノードＮｐ２は、第１ノードＮｐ１よりも後段に位置する正極線８２ｐ上のノードである。

メイン半導体スイッチＳＷｍのＯＮ状態／ＯＦＦ状態（導通状態／非導通状態）は、上述のスイッチング制御信号に応じて制御される。直流遮断器１の通常動作時には、メイン半導体スイッチＳＷｍは導通状態にある。メイン半導体スイッチＳＷｍに関する各説明は、内容上矛盾のない限り、後述のサブ半導体スイッチについても同様に当てはまる。

図１の例におけるメイン半導体スイッチＳＷｍは、ＩＧＢＴ（Insulated Gate Bipolar Transistor，絶縁ゲートバイポーラトランジスタ）である。図１の例では、メイン半導体スイッチＳＷｍのコレクタが第１ノードＮｐ１に接続されており、メイン半導体スイッチＳＷｍのエミッタが第２ノードＮｐ２に接続されている。本明細書では、メイン半導体スイッチＳＷｍのコレクタとエミッタとの間の電圧（コレクタ・エミッタ間電圧）を、Ｖｓｗとも称する（図４も参照）。Ｖｓｗは、第１ノードＮｐ１と第２ノードＮｐ２との間の電圧と読み換えることができる。

図１の例において、メイン半導体スイッチＳＷｍのゲートには、ゲート駆動信号が供給されてよい。メイン半導体スイッチＳＷｍのスイッチング状態は、メイン半導体スイッチＳＷｍのゲートに印加されるゲート制御信号に応じて制御される。したがって、ゲート駆動信号は、スイッチング制御信号の一例である。

制御部１０は、直流遮断器１の各部を制御する。制御部１０は、電流センサ１９から取得したＩｉｎに基づいて、各半導体スイッチを制御してよい。一例として、制御部１０は、メイン半導体スイッチＳＷｍを制御する。したがって、制御部１０は、メイン半導体スイッチ制御部１１を有していてよい。メイン半導体スイッチ制御部１１は、メイン半導体スイッチＳＷｍに対するスイッチング制御信号（以下、メインスイッチング制御信号と称する）を生成し、当該メインスイッチング制御信号をメイン半導体スイッチＳＷｍに供給する。

一例として、メイン半導体スイッチ制御部１１は、Ｉｉｎを所定の閾値（メインスイッチング遮断判定閾値）と比較し、その比較結果に基づいてメインスイッチング制御信号を生成してよい。例えば、メイン半導体スイッチ制御部１１は、Ｉｉｎがメインスイッチング遮断判定閾値以上となった場合には、メインスイッチング制御信号をＬｏｗ値（非導通状態に対応する値）に設定してよい。これにより、Ｉｉｎがメインスイッチング遮断判定閾値以上となった場合に、メイン半導体スイッチＳＷｍをターンオフできる。すなわち、直流電源８０から負荷９０に流れる電流を遮断できる。

また、制御部１０は、アクティブスナバ３０を制御することもできる。したがって、制御部１０は、アクティブスナバ制御部１２を有していてよい。アクティブスナバ制御部１２は、アクティブスナバ３０内のサブ半導体スイッチに対するスイッチング制御信号（以下、サブスイッチング制御信号と称する）を生成し、当該サブスイッチング制御信号をサブ半導体スイッチに供給する。

第１ダイオードＤ１は、正極線８２ｐと負極線８２ｎとに接続されている。具体的には、第１ダイオードＤ１は、第２ノードＮｐ２と負極線８２ｎとに接続されている。図１の例では、第１ダイオードＤ１のアノードは、負極線８２ｎ上の第３ノードＮｎ３に接続されている。そして、第１ダイオードＤ１のカソードは、第２ノードＮｐ２に接続されている。後述の図３から理解される通り、第１ダイオードＤ１は、還流ダイオードとしての役割を果たす。

パッシブスナバ２０は、第１ノードＮｐ１と第２ノードＮｐ２とに接続されており、かつ、メイン半導体スイッチＳＷｍと並列に接続されている。図１に示す通り、パッシブスナバ２０は、第２ダイオードＤ２とメイン抵抗素子ＲｍとキャパシタＣとを備えていてよい。

第２ダイオードＤ２は、第１ノードＮｐ１に接続されていてよい。図１の例では、第２ダイオードＤ２のアノードが、第１ノードＮｐ１に接続されている。そして、第２ダイオードＤ２のカソードが、メイン抵抗素子ＲｍおよびキャパシタＣに接続されている。

メイン抵抗素子Ｒｍは、第２ダイオードＤ２と直列に接続されていてよい。そして、メイン抵抗素子Ｒｍは、第２ノードＮｐ２に接続されていてよい。キャパシタＣは、メイン抵抗素子Ｒｍと並列に接続されていてよい。

アクティブスナバ３０は、（ｉ）制御部１０によって制御されるサブ半導体スイッチＳＷｓと、（ｉｉ）サブ抵抗素子Ｒｓと、を備えていてよい。アクティブスナバ３０は、サブ半導体スイッチＳＷｓとサブ抵抗素子Ｒｓとが直列に接続された、ｎ個（ｎは、１以上の整数）のエネルギー消費ユニットＥＣを備えていてよい。ｎ個のエネルギー消費ユニットＥＣのそれぞれは、互いに並列に接続されていてよい。

図１では、ｎ＝２の場合が例示されている。本明細書では、２つのエネルギー消費ユニットＥＣのそれぞれを区別する場合には、一方のエネルギー消費ユニットを第１エネルギー消費ユニットＥＣ－１と称し、他方のエネルギー消費ユニットを第２エネルギー消費ユニットＥＣ－２と称する。

そして、第１エネルギー消費ユニットＥＣ－１におけるサブ半導体スイッチＳＷｓおよびサブ抵抗素子Ｒｓをそれぞれ、第１サブ半導体スイッチＳＷｓ－１および第１サブ抵抗素子Ｒｓ－１とも称する。また、第２エネルギー消費ユニットＥＣ－２におけるサブ半導体スイッチＳＷｓおよびサブ抵抗素子Ｒｓをそれぞれ、第２サブ半導体スイッチＳＷｓ－２および第２サブ抵抗素子Ｒｓ－２とも称する。

一例として、アクティブスナバ制御部１２は、Ｉｉｎに対応する（例：Ｉｉｎに比例する）制御量ＣＯを設定してよい。続いて、アクティブスナバ制御部１２は、ＣＯに応じて（言い換えれば、Ｉｉｎに応じて）、ｎ個のサブ半導体スイッチＳＷｓのそれぞれのデューティ比を設定してよい。そして、アクティブスナバ制御部１２は、当該デューティ比に従って、ｎ個のサブ半導体スイッチＳＷｓを制御してよい。

例えば、アクティブスナバ制御部１２は、ｎ個のサブ半導体スイッチＳＷｓのそれぞれに対応するｎ個のキャリア（搬送波）を生成してよい。そして、アクティブスナバ制御部１２は、ＣＯをｎ個のキャリアのそれぞれと比較し、その比較結果に基づいてｎ個のサブ半導体スイッチＳＷｓのそれぞれのデューティ比を設定してよい。この場合、ｎ個のキャリアのそれぞれの位相を相違させることにより、ｎ個のサブ半導体スイッチＳＷｓのそれぞれを異なるタイミングによってＯＮ／ＯＦＦさせることができる。

一例として、ｎ個のキャリアのそれぞれの位相は、２π／ｎ（＝３６０°／ｎ）ずつずれていることが好ましい。このようにｎ個のキャリアのそれぞれの位相を設定することにより、ｎ個のサブ半導体スイッチＳＷｓのそれぞれの導通期間の重なり合いを十分に少なくできる。

したがって、例えば、ｎ＝２の場合には、第１サブ半導体スイッチＳＷｓ－１に対応するキャリア（便宜上、ＣＡ１と称する）の位相は、第２サブ半導体スイッチＳＷｓ－２に対応するキャリア（便宜上、ＣＡ２と称する）の位相に対して、πずらされうる。

アクティブスナバ制御部１２は、ＣＯがＣＡ１以上である期間においては、第１サブ半導体スイッチＳＷｓ－１に対するサブスイッチング制御信号（便宜上、第１サブスイッチング制御信号と称する）をＨｉｇｈ値（導通状態に対応する値）に設定してよい。そして、アクティブスナバ制御部１２は、ＣＯがＣＡ１よりも小さい期間においては、第１サブスイッチング制御信号をＬｏｗ値に設定してよい。

これにより、ＣＯがＣＡ１以上である期間において、第１サブ半導体スイッチＳＷｓ－１を導通させることができる。それゆえ、当該期間において、第１エネルギー消費ユニットＥＣ－１（より具体的には、第１サブ抵抗素子Ｒｓ－１）にサージエネルギー（後述）を消費させることができる。

同様に、アクティブスナバ制御部１２は、ＣＯがＣＡ２以上である期間においては、第２サブ半導体スイッチＳＷｓ－２に対するサブスイッチング制御信号（便宜上、第２サブスイッチング制御信号と称する）をＨｉｇｈ値に設定してよい。そして、アクティブスナバ制御部１２は、ＣＯがＣＡ２よりも小さい期間においては、第２サブスイッチング制御信号をＬｏｗ値に設定してよい。

これにより、ＣＯがＣＡ２以上である期間において、第２サブ半導体スイッチＳＷｓ－２を導通させることができる。それゆえ、当該期間において、第２エネルギー消費ユニットＥＣ－２（より具体的には、第２サブ抵抗素子Ｒｓ－２）にサージエネルギーを消費させることができる。

上述の通り、アクティブスナバ３０において、ｎは１であってもよい。ただし、ｎが１の場合には、サブ半導体スイッチＳＷｓの非導通期間において、単一のエネルギー消費ユニットＥＣにサージエネルギーを消費させることができない。

このため、アクティブスナバ３０においてサージエネルギーを速やかに消費するためには、ｎは２以上であることが好ましい。ｎが２以上である場合、ｎ個のサブ半導体スイッチＳＷｓのそれぞれの導通期間を相違させることにより、複数のエネルギー消費ユニットＥＣのうちの少なくとも１つに電流を流すことができる。それゆえ、アクティブスナバ３０においてサージエネルギーを速やかに消費できる。

（直流遮断器１の動作特性を検討するためのシミュレーションモデルの一例）
図２は、直流遮断器１の動作特性を検討するためのシミュレーションモデルの一例を示す図である。当該シミュレーションモデルにおける直流送電システムを、便宜上、直流送電システム１０１と称する。本明細書では、負荷９０に短絡が生じた場合における直流遮断器１の動作特性を、シミュレーションによって検討する。

そこで、図２の直流送電システム１０１では、図１の直流送電システム１００とは異なり、負荷９０が存在していない。言い換えれば、直流送電システム１０１では、直流送電システム１００における負荷９０が、導線に置き換えられている。直流送電システム１０１は、直流送電システム１００における負荷９０が短絡した状態を模擬する等価回路の一例である。

図２におけるＺｐおよびＺｓはそれぞれ、直流送電システム１０１の入力側および出力側における合成インピーダンスである。Ｚｐ＝Ｚ１であり、Ｚｓ＝Ｚ２＋Ｚ３＋Ｚ４である。以下では、直流送電システム１０１内における直流遮断器１の動作特性について検討する。

（図２のシミュレーションモデルにおける各電流の経路の例）
図３は、図２のシミュレーションモデルにおいてメイン半導体スイッチＳＷｍがターンオフされた場合（事故電流としてのＩｉｎが遮断された場合）における、各電流の経路について説明する図である。図３において、Ｌｏｏｐ１は、第１ダイオードＤ１を流れる電流の経路の例を示す。Ｌｏｏｐ２は、パッシブスナバ２０を流れる電流の経路の例を示す。Ｌｏｏｐ３は、アクティブスナバ３０を流れる電流の経路の例を示す。

（比較例）
図４は、図２のシミュレーションモデルに対する比較例を示す図である。図４における直流送電システムを、直流送電システム１０１Ｒと称する。直流送電システム１０１Ｒにおける直流遮断器を、直流遮断器１Ｒと称する。直流遮断器１Ｒの制御部を、制御部１０Ｒと称する。

直流遮断器１Ｒは、従来の直流遮断器の一構成例である。直流遮断器１Ｒは、直流遮断器１とは異なり、第１ダイオードＤ１、パッシブスナバ２０、およびアクティブスナバ３０を有していない。したがって、制御部１０Ｒは、制御部１０とは異なり、アクティブスナバ制御部１２を有していない。

（参考例１～３）
図５は、図２のシミュレーションモデルに対する第１の参考例（便宜上、参考例１と称する）を示す図である。図５における直流送電システムを、直流送電システム１０１Ｓ－１と称する。直流送電システム１０１Ｓ－１における直流遮断器を、直流遮断器１Ｓ－１と称する。直流遮断器１Ｓ－１の構成は、直流遮断器１Ｒに第１ダイオードＤ１を付加することにより得られる。

図６は、図２のシミュレーションモデルに対する第２の参考例（便宜上、参考例２と称する）を示す図である。図６における直流送電システムを、直流送電システム１０１Ｓ－２と称する。直流送電システム１０１Ｓ－２における直流遮断器を、直流遮断器１Ｓ－２と称する。直流遮断器１Ｓ－２の構成は、直流遮断器１Ｒにパッシブスナバ２０を付加することにより得られる。

図７は、図２のシミュレーションモデルに対する第３の参考例（便宜上、参考例３と称する）を示す図である。図７における直流送電システムを、直流送電システム１０１Ｓ－３と称する。直流送電システム１０１Ｓ－３における直流遮断器を、直流遮断器１Ｓ－３と称する。直流遮断器１Ｓ－３の構成は、直流遮断器１から第１ダイオードＤ１を取り除くことにより得られる。言い換えれば、直流遮断器１Ｓ－３の構成は、直流遮断器１Ｒの主回路にパッシブスナバ２０とアクティブスナバ３０とを付加することにより得られる。

（シミュレーションによる検討）
本願の発明者ら（以下、単に「発明者ら」と称する）は、第１ダイオードＤ１とパッシブスナバ２０とアクティブスナバ３０との効果を検証するためのシミュレーションを行った。具体的には、発明者らは、
・比較例（図４の直流送電システム１０１Ｒ）
・参考例１（図５の直流送電システム１０１Ｓ－１）
・参考例２（図６の直流送電システム１０１Ｓ－２）
・参考例３（図７の直流送電システム１０１Ｓ－３）
・実施例（図２の直流送電システム１０１）
のそれぞれに対して、シミュレーションを行った。

ところで、一般的な直流送電システムにおけるＩｉｎおよびＶｓｗの時間変化の態様は、例えば短絡発生時点におけるＩｉｎの時間変化率（すなわち、ｄＩｉｎ／ｄｔ）に応じて異なりうる。ｄＩｉｎ／ｄｔは、突進率とも称される。

そこで、発明者らは、「突進率が小の場合（第１パターン）」、「突進率が中の場合（第２パターン）」、および「突進率が大の場合（第３パターン）」のそれぞれについてシミュレーションを行い、ＩｉｎおよびＶｓｗの時間変化を導出した。

シミュレーションでは、第２パターンにおける突進率は、第３パターンにおける突進率の１／２に設定されている。また、第１パターンにおける突進率は、第２パターンにおける突進率の１／１００に設定されている。加えて、シミュレーションでは、（ｉ）時点（例：時刻）ｔ０において短絡が発生し、かつ、（ｉｉ）後続する時点ｔ１においてＩｉｎの遮断が開始される（すなわち、メイン半導体スイッチＳＷｍのターンオフが実行される）、という条件が設定されている。

（突進率が小の場合におけるシミュレーション結果）
図８～図１１はそれぞれ、突進率が小の場合におけるシミュレーション結果を示す。図８では、突進率が小の場合における、比較例および参考例１のそれぞれのシミュレーション結果が比較されている。図８において、符号８００ＡのグラフはＩｉｎの波形を示し、符号８００ＢのグラフはＶｓｗの波形を示す。

図９では、突進率が小の場合における、比較例および参考例２のそれぞれのシミュレーション結果が比較されている。図９において、符号９００ＡのグラフはＩｉｎの波形を示し、符号９００ＢのグラフはＶｓｗの波形を示す。

図１０では、突進率が小の場合における、比較例および参考例３のそれぞれのシミュレーション結果が比較されている。図１０において、符号１０００ＡのグラフはＩｉｎの波形を示し、符号１０００ＢのグラフはＶｓｗの波形を示す。

図１１では、突進率が小の場合における、比較例および実施例のそれぞれのシミュレーション結果が比較されている。図１１において、符号１１００ＡのグラフはＩｉｎの波形を示し、符号１１００ＢのグラフはＶｓｗの波形を示す。

（突進率が中の場合におけるシミュレーション結果）
図１２～図１５はそれぞれ、突進率が中の場合におけるシミュレーション結果を示す。図１２では、突進率が中の場合における、比較例および参考例１のそれぞれのシミュレーション結果が比較されている。図１２において、符号１２００ＡのグラフはＩｉｎの波形を示し、符号１２００ＢのグラフはＶｓｗの波形を示す。

図１３では、突進率が中の場合における、比較例および参考例２のそれぞれのシミュレーション結果が比較されている。図１３において、符号１３００ＡのグラフはＩｉｎの波形を示し、符号１３００ＢのグラフはＶｓｗの波形を示す。

図１４では、突進率が中の場合における、比較例および参考例３のそれぞれのシミュレーション結果が比較されている。図１４において、符号１４００ＡのグラフはＩｉｎの波形を示し、符号１４００ＢのグラフはＶｓｗの波形を示す。

図１５では、突進率が中の場合における、比較例および実施例のそれぞれのシミュレーション結果が比較されている。図１５において、符号１５００ＡのグラフはＩｉｎの波形を示し、符号１５００ＢのグラフはＶｓｗの波形を示す。

（突進率が大の場合におけるシミュレーション結果）
図１６～図１９はそれぞれ、突進率が大の場合におけるシミュレーション結果を示す。図１６では、突進率が大の場合における、比較例および参考例１のそれぞれのシミュレーション結果が比較されている。図１６において、符号１６００ＡのグラフはＩｉｎの波形を示し、符号１６００ＢのグラフはＶｓｗの波形を示す。

図１７では、突進率が大の場合における、比較例および参考例２のそれぞれのシミュレーション結果が比較されている。図１７において、符号１７００ＡのグラフはＩｉｎの波形を示し、符号１７００ＢのグラフはＶｓｗの波形を示す。

図１８では、突進率が大の場合における、比較例および参考例３のそれぞれのシミュレーション結果が比較されている。図１８において、符号１５００ＡのグラフはＩｉｎの波形を示し、符号１８００ＢのグラフはＶｓｗの波形を示す。

図１９では、突進率が大の場合における、比較例および実施例のそれぞれのシミュレーション結果が比較されている。図１９において、符号１９００ＡのグラフはＩｉｎの波形を示し、符号１９００ＢのグラフはＶｓｗの波形を示す。

（第１ダイオードＤ１によって奏する効果）
比較例における各シミュレーション結果に示す通り、短絡が発生した場合には、メイン半導体スイッチＳＷｍのターンオフに起因して、Ｖｓｗの増加が生じる。すなわち、メイン半導体スイッチＳＷｍにサージ電圧が生じる。当該サージ電圧は、ＺｐおよびＺｓに依存する。言い換えれば、当該サージ電圧は、直流送電システムの各配線のインダクタンス（以下、配線インダクタンス）に依存する。当該サージ電圧は、配線インダクタンスに蓄積されたエネルギーが放出することによって生じる。以下、配線インダクタンスから放出されたエネルギーを、サージエネルギーと称する。

過大なサージ電圧は、メイン半導体スイッチＳＷｍの破損を招きうる。そこで、メイン半導体スイッチＳＷｍの破損を防止するためには、サージ電圧を低減することが好ましい。上述の図３におけるＬｏｏｐ１から理解できる通り、第１ダイオードＤ１によれば、サージエネルギーを還流させることができる。このため、第１ダイオードＤ１によれば、サージ電圧を低減できる。

第１ダイオードＤ１は、比較的速い応答速度を有していてよい。この場合、第１ダイオードＤ１によれば、サージエネルギーを高速に還流させることができる。したがって、第１ダイオードＤ１によるサージ電圧低減効果は、突進率が大きい場合に顕著になりうる（上述の図８、図１２、および図１６を参照）。

（パッシブスナバ２０によって奏する効果）
サージエネルギーが大きい場合には、全てのサージエネルギーを第１ダイオードＤ１によって還流させきれないこともありうる。したがって、サージ電圧をさらに低減するためには、サージエネルギーを消費する回路を設けることが好ましい。パッシブスナバ２０は、当該回路の一例である。

上述の図３におけるＬｏｏｐ２から理解できる通り、パッシブスナバ２０に流入したサージエネルギーを、キャパシタＣによって吸収（蓄積）できる。また、キャパシタＣの充電（言い換えれば、サージエネルギーの吸収）が完了した後には、パッシブスナバ２０にさらに流入したサージエネルギーを、メイン抵抗素子Ｒｍによって消費できる。したがって、参考例２によれば、参考例１に比べてサージ電圧をさらに低減できる（上述の図９、図１３、および図１７を参照）。

パッシブスナバ２０の応答速度は、キャパシタＣのキャパタンスとメイン抵抗素子Ｒｍの抵抗値との積によって決定される時定数に依存する。パッシブスナバ２０は、第１ダイオードＤ１およびアクティブスナバ３０のそれぞれの応答速度とは異なる応答速度を有するように設計されてよい。一例として、パッシブスナバ２０は、第１ダイオードＤ１の応答速度よりも遅く、かつ、アクティブスナバ３０の応答速度よりも速い応答速度を有するように設計されてよい。この場合、パッシブスナバ２０によるサージ電圧低減効果は、突進率が中の場合に顕著になりうる。

（アクティブスナバ３０によって奏する効果）
サージ電圧をさらに低減するためには、サージエネルギーを消費する補助回路を、パッシブスナバ２０に加えて設けることが好ましい。アクティブスナバ３０は、当該補助回路の一例である。アクティブスナバ３０は、パッシブスナバ２０において消費しきれなかったサージエネルギーを消費する。

上述の図３におけるＬｏｏｐ３から理解できる通り、例えば、キャパシタＣに一時的に蓄積されていたサージエネルギーが、アクティブスナバ３０に流入する。アクティブスナバ３０によれば、ｎ個のエネルギー消費ユニットＥＣのそれぞれ（より具体的には、ｎ個のサブ抵抗素子Ｒｓのそれぞれ）によって、当該サージエネルギーを消費できる。したがって、参考例３によれば、参考例２に比べてサージ電圧をさらに低減できる（上述の図１０、図１４、および図１８を参照）。

アクティブスナバ３０の応答速度は、上述のキャリアの周波数に依存する。一例として、アクティブスナバ３０は、第１ダイオードＤ１、パッシブスナバ２０、およびアクティブスナバ３０の内、最も遅い応答速度を有するように設計されてよい。この場合、アクティブスナバ３０によるサージ電圧低減効果は、突進率が小の場合に顕著になりうる。

（直流遮断器１によって奏する効果）
直流遮断器１は、第１ダイオードＤ１とパッシブスナバ２０とアクティブスナバ３０とを備えている。したがって、実施例によれば、参考例３に比べてサージ電圧をさらに低減できる（上述の図１１、図１５、および図１９を参照）。実施例によれば、参考例３に比べてより大きいサージエネルギーに対処することもできる。

上述の各説明から理解できる通り、突進率が大の場合には、第１ダイオードＤ１がサージ電圧の低減に大きく寄与しうる。また、突進率が中の場合には、パッシブスナバ２０がサージ電圧の低減に大きく寄与しうる。さらに、突進率が小の場合には、アクティブスナバ３０がサージ電圧の低減に大きく寄与しうる。したがって、直流遮断器１は、幅広い範囲の突進率に対処できる。

以上の通り、直流遮断器１によれば、サージ電圧を効果的に低減できる。それゆえ、直流遮断器１では、優れた耐圧性能を有する専用設計品の半導体スイッチを、メイン半導体スイッチＳＷｍとして使用しなくともよい。直流遮断器１によれば、標準的な耐圧性能を有する汎用品の半導体スイッチを、メイン半導体スイッチＳＷｍとして使用できる。このように、直流遮断器１の構成は、直流遮断器１の設計の簡素化およびコストダウンにも貢献する。

ところで、従来技術（例：特許文献１の技術）では、正極線と負極線とに接続されたキャパシタによってサージ電圧を低減する（より具体的には、サージエネルギーを吸収する）という手法が提案されていた。

しかしながら、従来技術では、サージエネルギーが大きい場合には、メイン半導体スイッチの破損を防ぐために、正極線と負極線とに接続されたキャパシタのキャパシタンスを大きくする必要がある。例えば、複数のキャパシタを並列接続することにより、大きいキャパシタンスを実現する必要がある。それゆえ、従来技術の手法は、直流遮断器の構成の複雑化を招きうる。

これに対し、直流遮断器１によれば、正極線と負極線とに接続されたキャパシタを要することなく、メイン半導体スイッチに印加されるサージ電圧を低減できる。以上の通り、直流遮断器１によれば、簡素な直流遮断器の構成によって、メイン半導体スイッチに印加されるサージ電圧を低減できる。

上述の通り、直流遮断器１では、異なるタイプの複数のスナバ（パッシブスナバ２０およびアクティブスナバ３０）を利用することにより、サージ電圧が低減される。これに対し、特許文献１の技術はそもそも、スナバを用いない遮断装置を実現するというコンセプトに基づいている。このことから明らかである通り、直流遮断器１は、特許文献１の技術とは全く異なるコンセプトに基づいて創作されている。

〔変形例〕
直流遮断器１の回路構成は、直流電流を遮断する機能を有するその他の半導体スイッチングデバイスに適用されてもよい。例えば、直流遮断器１の回路構成は、ＤＣ／ＤＣコンバータに適用されてもよい。

〔ソフトウェアによる実現例〕
直流遮断器１（以下では便宜上、「装置」と呼ぶ）の機能は、当該装置としてコンピュータを機能させるためのプログラムであって、当該装置の各制御ブロック（特に制御部１０に含まれる各部）としてコンピュータを機能させるためのプログラムにより実現することができる。

この場合、上記装置は、上記プログラムを実行するためのハードウェアとして、少なくとも１つの制御装置（例えばプロセッサ）と少なくとも１つの記憶装置（例えばメモリ）を有するコンピュータを備えている。この制御装置と記憶装置により上記プログラムを実行することにより、上記各実施形態で説明した各機能が実現される。

上記プログラムは、一時的ではなく、コンピュータ読み取り可能な、１または複数の記録媒体に記録されていてもよい。この記録媒体は、上記装置が備えていてもよいし、備えていなくてもよい。後者の場合、上記プログラムは、有線または無線の任意の伝送媒体を介して上記装置に供給されてもよい。

また、上記各制御ブロックの機能の一部または全部は、論理回路により実現することも可能である。例えば、上記各制御ブロックとして機能する論理回路が形成された集積回路も本発明の範疇に含まれる。この他にも、例えば量子コンピュータにより上記各制御ブロックの機能を実現することも可能である。

上記各実施形態で説明した各処理は、ＡＩ（Artificial Intelligence：人工知能）に実行させてもよい。この場合、ＡＩは上記制御装置で動作するものであってもよいし、他の装置（例えばエッジコンピュータまたはクラウドサーバ等）で動作するものであってもよい。

〔まとめ〕
本発明の態様１に係る直流遮断器は、直流送電線の正極線および負極線に接続される直流遮断器であって、上記正極線上の第１ノードと、上記第１ノードよりも後段に位置する上記正極線上の第２ノードと、に接続されているメイン半導体スイッチと、上記メイン半導体スイッチを制御する制御部と、上記第２ノードと上記負極線とに接続されている第１ダイオードと、上記第１ノードと上記第２ノードとに接続されており、かつ、上記メイン半導体スイッチと並列に接続されているパッシブスナバと、上記パッシブスナバと並列に接続されており、かつ、上記制御部によって制御されるアクティブスナバと、を備えている。

本発明の態様２に係る直流遮断器では、上記態様１において、上記パッシブスナバは、上記第１ノードに接続されている第２ダイオードと、上記第２ダイオードと直列に接続されているとともに、上記第２ノードに接続されているメイン抵抗素子と、上記メイン抵抗素子と並列に接続されているキャパシタと、を備えていてよい。

本発明の態様３に係る直流遮断器では、上記態様１または２において、上記アクティブスナバは、上記制御部によって制御されるサブ半導体スイッチと、サブ抵抗素子と、を備えており、上記アクティブスナバは、上記サブ半導体スイッチと上記サブ抵抗素子とが直列に接続された、ｎ個（ｎは、１以上の整数）のエネルギー消費ユニットを備えており、ｎ個の上記エネルギー消費ユニットのそれぞれは、互いに並列に接続されていてよい。

本発明の態様４に係る直流遮断器では、上記態様３において、ｎは２以上であってよい。

〔付記事項〕
本発明の一態様は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の一態様の技術的範囲に含まれる。

１ 直流遮断器
１０ 制御部
２０ パッシブスナバ
３０ アクティブスナバ
８１ 直流送電線
８２ｐ 正極線
８２ｎ 負極線
Ｎｐ１ 第１ノード
Ｎｐ２ 第２ノード
ＳＷｍ メイン半導体スイッチ
Ｄ１ 第１ダイオード
Ｄ２ 第２ダイオード
Ｒｍ メイン抵抗素子
Ｃ キャパシタ
ＳＷｓ サブ半導体スイッチ
Ｒｓ サブ抵抗素子
ＥＣ エネルギー消費ユニット

Claims (4)

1. 直流送電線の正極線および負極線に接続される直流遮断器であって、
   上記正極線上の第１ノードと、上記第１ノードよりも後段に位置する上記正極線上の第２ノードと、に接続されているメイン半導体スイッチと、
   上記メイン半導体スイッチを制御する制御部と、
   上記第２ノードと上記負極線とに接続されている第１ダイオードと、
   上記第１ノードと上記第２ノードとに接続されており、かつ、上記メイン半導体スイッチと並列に接続されているパッシブスナバと、
   上記パッシブスナバと並列に接続されており、かつ、上記制御部によって制御されるアクティブスナバと、を備えている、直流遮断器。
2. 上記パッシブスナバは、
   上記第１ノードに接続されている第２ダイオードと、
   上記第２ダイオードと直列に接続されているとともに、上記第２ノードに接続されているメイン抵抗素子と、
   上記メイン抵抗素子と並列に接続されているキャパシタと、を備えている、請求項１に記載の直流遮断器。
3. 上記アクティブスナバは、
   上記制御部によって制御されるサブ半導体スイッチと、
   サブ抵抗素子と、を備えており、
   上記アクティブスナバは、上記サブ半導体スイッチと上記サブ抵抗素子とが直列に接続された、ｎ個（ｎは、１以上の整数）のエネルギー消費ユニットを備えており、
   ｎ個の上記エネルギー消費ユニットのそれぞれは、互いに並列に接続されている、請求項１または２に記載の直流遮断器。
4. ｎは２以上である、請求項３に記載の直流遮断器。

Images